[go: up one dir, main page]

JPH02113382A - ４象限乗算器 - Google Patents

４象限乗算器

Info

Publication number
JPH02113382A
JPH02113382A JP1222781A JP22278189A JPH02113382A JP H02113382 A JPH02113382 A JP H02113382A JP 1222781 A JP1222781 A JP 1222781A JP 22278189 A JP22278189 A JP 22278189A JP H02113382 A JPH02113382 A JP H02113382A
Authority
JP
Japan
Prior art keywords
transistor
terminal
input
emitter
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1222781A
Other languages
English (en)
Inventor
Richard Stepp
リヒアルト、シユテツプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH02113382A publication Critical patent/JPH02113382A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Fuzzy Systems (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Power Engineering (AREA)
  • Amplitude Modulation (AREA)
  • Complex Calculations (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Cylinder Crankcases Of Internal Combustion Engines (AREA)
  • Earth Drilling (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Luminescent Compositions (AREA)
  • Processing Of Color Television Signals (AREA)
  • Error Detection And Correction (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Logic Circuits (AREA)
  • Devices For Checking Fares Or Tickets At Control Points (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、２つよりも多い信号入力端を有し、１つの
入力信号を複数の別の入力信号と乗算し、その出力端で
個々の乗算結果を加算的に論理演算する４象限乗算器に
関するものである。
〔従来の技術〕
このような乗算器はたとえば１つの共通の搬送波上の種
々の信号の変調の際に、または１つの搬送波上に変調さ
れている種々の周波数を有する信号の検出の際に必要と
される。
２つの線形信号入力端を有する４象限乗算器およびその
作用の仕方はなかんずくアナログデバイス社の「データ
収集データブック（Ｄａ、ｔａ−Ａｃｑｕｉｓｉｔｉｏ
ｎ　Ｄａｔａｂｏｏｋ）　　１９８４、第１巻、集積回
路（Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔｓ）　Ｊ　
、第６−９ないし６−１６頁ならびにウー、ティーツェ
（１，１ｉｅｔｚｅ）、ツエーハー、シエンク（Ｇｈ、
５ｃｈｅｎｋ）著「半導体回路技術Ｈａｌｂｌｅｉｔｅ
ｒｓｃｈａｌｔｕｎｇｓｔｅｃｈｎｔｋ）　、１　、第
５版、１９８０、第２２７頁以降、特に第１１．４１図
に記載されている。それらはいわゆるギルバート−セル
に基づいて構成されている乗算器である。
第３図にはこのような公知の回路が示されている。第１
および第２のトランジスタＴ１およびＴ２ならびに第３
および第４のトランジスタＴ３およびＴ４は、直接に接
続されたエミッタを存するそれぞれ１つの差動増幅器対
を形成する。第１のトランジスタＴｌのコレクタ端子は
第３のトランジスタＴ３のコレクタ端子と一括接続され
ており、また第１の抵抗Ｒ１を介して供給電位Ｕｖと接
続されており、また一方の信号出力端子＋ｚを形成して
いる。同じく第２のトランジスタＴ２のコレクタ端子は
第４のトランジスタＴ４のコレクタ端子と一括接続され
ており、また第２の抵抗Ｒ２を介して供給電位Ｕｖと接
続されており、また信号出力端子＋ｚと共同して１つの
対称な出力信号を与え得る他方の信号出力端子−２を形
成している。
トランジスタＴ１およびＴ２ならびにＴ３およびＴ４の
エミッタ端子は反結合抵抗なしに互いに接続されている
ので、これらのトランジスタのベース端子は線形の信号
入力端をなさない。線形の信号入力端を得るため、第１
のトランジスタＴ１のベース端子は第４のトランジスタ
Ｔ４のベース端子ならびに第５のトランジスタＴ５のコ
レクタ端子と一括接続されており、また第１のダイオー
ドＤ１を介して１つの電流源、特に他方の端子により供
給電位Ｕｖに接続されている第３の抵抗Ｒ３に接続され
ている。同様に第２のトランジスタＴ２のベース端子は
第３のトランジスタＴ３のベース端子および第６のトラ
ンジスタＴ６のコレクタ端子と一括接続されており、ま
た第２のダイオードＤ２を介して前記第３の抵抗Ｒ３ま
たは前記電流源に接続されている。第５のトランジスタ
Ｔ５および第６のトランジスタＴ６のエミッタ端子は１
つの抵抗を介して互いに接続されており、また各々１つ
の固有の電流源を介して基準電位に接続されており、も
しくは第３図中に示されているように第４の抵抗Ｒｘｌ
および第５の抵抗Ｒｘ２を介して互いに接続されており
、その際に抵抗Ｒｘ１およびＲｘ２の接続節点は第１の
定電流源１１を介して基準電位（接地）に接続されてい
る。こうして第６のトランジスタＴ６のベース端子は乗
算器の第１の入力端子＋ｘを形成し、また第５のトラン
ジスタＴ５のベース端子はその第２の入力端子−Ｘを形
成している。端子＋ｘおよび−Ｘを介して対称な入力信
号の入力が可能であり、その際に乗算器はこの信号入力
に関して線形の伝達特性を有する。トランジスタＴ１お
よびＴ２のエミッタ端子は第７のトランジスタＴ７のコ
レクタ端子と接続されている。トランジスタＴ３および
Ｔ４のエミッタ端子は第８のトランジスタＴ８のコレク
タ端子と接続されている。トランジスタＴ７およびＴ８
のエミッタ端子は結合抵抗Ｒｙを介して一括接続されて
いる。第７のトランジスタＴ７のエミッタ端子は第２の
定電流源■２を介して基準電位に接続されており、第８
のトランジスタＴ８のエミッタ端子は第３の定電流源■
３を介して基準電位に接続されている。第７のトランジ
スタＴ７のベース端子は乗算器の第３の入力端子＋ｙを
形成しており、また第８のトランジスタＴ８のベース端
子はその第４の入力端子−ｙを形成している。端子＋ｙ
および−ｙを介して対称な人力信号の入力が可能であり
、その際に乗算器は、結合抵抗Ｒ３１により行われる反
結合に基づいて、この信号人力に関しても線形の伝達特
性を有する。
この形式の回路は少な（とも１つのディジタル入力信号
と１つの別の入力信号との乗算に特によく適している。
２つよりも多い信号入力を有し、１つの入力信号を複数
の他の入力信号と乗算しなければならず、また個々の乗
算結果を加算しなければならない相応の乗算器を得るた
めには、相応の数のこのような公知の乗算器を一括接続
することができよう、しかし、複数の乗算器の一括接続
は、特に検出器または変調器として使用する際に不利に
作用する成る欠点を必然的に伴う。
１つの作業工程で１つのチップ上に製造されるトランジ
スタまたはダイオードは高度に類似しているが、わずか
に異なる大信号挙動、個々のトランジスタの増幅率など
のばらつきが、特に多数のトランジスタが相応に一括接
続されているときに、なかんずく個々の増幅器段のなか
の相異なる直流電圧オフセットを惹起し、またさらに乗
算器全体回路の個々の信号入力が相異なって重み付けら
れる。このような回路の直流電圧オフセットはいずれに
しても問題であるので、複数の異なる直流電圧オフセッ
トの重畳は特に不利に作用する。
このような回路の他の欠点は、チップ占有面積が大きい
こと、また高い周波数において場合によっては有害な導
体路キャパシタンスを有することである。
〔発明が解決しようとする問題点〕
本発明の課題は、１つの入力信号を複数の別の入力信号
と乗算し、個々の乗算結果を出力端において加算的に論
理演算するための乗算器であって、上記の欠点が生ぜず
、または有害でない程度に減ぜられている乗算器を提供
することである。
〔課題を解決するための手段〕
この課題はモノリシックに集積された電子回路の形態の
４象限乗算器であって、第１のトランジスタのコレクタ
端子が第３のトランジスタのコレクタ端子と一括接続さ
れており、また第１の抵抗を介して１つの供給電位と接
続されており、また一方の信号出力端子を形成しており
、第２のトランジスタのコレクタ端子が第４のトランジ
スタのコレクタ端子と一括接続されており、また第２の
抵抗を介して供給電位と接続されており、また他方の信
号出力端子を形成しており、第１のトランジスタのベー
ス端子が第４のトランジスタのベース端子ならびに第５
のトランジスタのコレクタ端子および第１のダイオード
の正極と一括接続されており、第２のトランジスタのベ
ース端子が第３のトランジスタのベース端子および第６
のトランジスタのコレクタ端子ならびに第２のダイオー
ドの正極と一括接続されており、第１のダイオードの負
極が第２のダイオードの負極と共通に第３の抵抗を介し
て供給電位に接続されており、第５のトランジスタおよ
び第６のトランジスタのエミッタ端子が第４の抵抗およ
び第５の抵抗の直列回路を介して互いに接続されており
、これらの抵抗の接続節点が第１の電流源を介して基準
電位（接地）に接続されており、第６のトランジスタの
ベース端子が乗算器の第１の入力端子を、また第５のト
ランジスタのベース端子がその第２の入力端子を形成し
ている４象限乗算器において、第１、第２、第３および
第４のトランジスタとしてその構成が同一のマルチエミ
ッタトランジスタが設けられており、第１のトランジス
タの各エミッタが第２のトランジスタの各１つのエミッ
タおよび１つのそのつどの制御可能な電流源の電流入力
端と一括接続されており、これらの制御可能な電流源の
そのつどの電流出力端が基準電位（接地）に接続されて
おり、これらの制御可能な電流源の制御入力端が非反転
入力端子として設けられており、第３のトランジスタの
各エミッタが第４のトランジスタの各１つのエミッタお
よび１つのそのつどの制御可能な電流源の電流入力端と
一括接続されており、これらの制御可能な電流源のその
つどの電流出力端が基準電位（接地）に接続されており
、これらの制御可能な電流源の制御入力端が反転入力端
子として設けられた回路装置およびモノリシックに集積
された電子回路の形態の４象限乗算器であって、第１の
トランジスタのコレクタ端子が第３のトランジスタのコ
レクタ端子と一括接続されており、また第１の抵抗を介
して１つの供給電位と接続されており、また一方の信号
出力端子を形成しており、第２のトランジスタのコレク
タ端子が第４のトランジスタのコレクタ端子と一括接続
されており、また第２の抵抗を介して供給電位と接続さ
れており、また他方の信号出力端子を形成しており、第
１のトランジスタのベース端子が第４のトランジスタの
ベース端子ならびに第５のトランジスタのコレクタ端子
および第１のダイオードの正極と一括接続されており、
第２のトランジスタのベース端子が第３のトランジスタ
のベース端子および第６のトランジスタのコレクタ端子
ならびに第２のダイオードの正極と一括接続されており
、第１のダイオードの負極が第２のダイオードの負極と
共通に第３の抵抗を介して供給電位に接続されており、
第５のトランジスタおよび第６のトランジスタのエミッ
タ端子が第４の抵抗および第５の抵抗の直列回路を介し
て互いに接続されており、これらの抵抗の接続節点が第
１の電流源を介して基準電位（接地）に接続されており
、第６のトランジスタのベース端子が乗算器の第１の入
力端子を、また第５のトランジスタのベース端子がその
第２の入力端子を形成している４象限乗算器において、
第１、第２、第３および第４のトランジスタとしてその
構成が同一のマルチエミッタトランジスタが設けられて
おり、第１のトランジスタの各エミッタが第２のトラン
ジスタの各１つのエミッタおよび第７または別のトラン
ジスタのコレクタと一括接続されており、第３のトラン
ジスタの各エミッタが第４のトランジスタの各１つのエ
ミッタおよび第８または別のトランジスタのコレクタと
一括接続されており、コレクタにより第１のトランジス
タの１つのエミッタに接続されている各１つのトランジ
スタのエミッタが各１つの結合抵抗を介して、コレクタ
により第３のトランジスタの１つのエミッタに接続され
ている１つのトランジスタの各１つのエミッタと接続さ
れており、各１つの結合抵抗のそれぞれ両端子が分離し
た電流源を介して基準電位（接地）に接続されており、
第７のトランジスタのベース端子ならびに相応に接続さ
れた別のトランジスタのベース端子が非反転信号入力に
対する入力端子として設けられており、また第８のトラ
ンジスタのベース端子ならびに相応に接続された別のト
ランジスタのベース端子が反転信号入力に対する入力端
子として設けられた回路装置により解決される。
有利な実施例は請求項３以下にあげられている。
〔実施例〕
以下、第１図および第２図に示されている実施例により
本発明を一層詳細に説明する。第１図ないし第３図を通
じて、同一または類似の機能を有する回路要素には同一
または類似の参照符号が付されている。
第１図および第２図に示されており、また請求項１およ
び２に記載されている回路の原理的な作用の仕方は、第
３図に示されている回路の当業者に知られている作用の
仕方と類似している。
本発明による回路の特別な利点は、相応の駆動回路のな
かにギルバート−セルの形態で接続されているトランジ
スタＴ１、Ｔ２、Ｔ３およびＴ４がこの特別な応用に対
してマルチエミッタートランジスタとして構成されてい
ることに基礎をおいている０本発明による回路の回路費
用およびチップ占有面積は１段の乗算器にくらべてほと
んど大きくならない。
入力端子＋ｘ／−ｘに入力される入力信号は、端子＋ｙ
ｌ／−ｙ１、＋ｙ２／−ｙ２などに入力される入力信号
と公知の仕方で乗算的に混合され、または線形の駆動範
囲内で乗算される。トランジスタＴ１、Ｔ２、Ｔ３およ
びＴ４のコレクタ電流はそれぞれそれらのエミッタ電流
の和を含んでいるので、個々の乗算積は加算的に論理演
算されて出力端子子ｚ　／　−ｚに与えられる。
入力端子＋ｘ　／　−ｘに入力された入力信号と他の信
号入力端に入力された入力信号との乗算積が、入力端子
＋ｘ　／　−ｘからの入力信号および残りの信号入力端
子からの入力信号から形成されるその他の乗算積に加算
されるか、それから減算されるかは、個々の入力信号の
符号のみによる。入力端子の交換、たとえば＋ｙ１と−
ｙｌとの交換により符号は反転され得る。
第２図に示されており、また請求項２に記載されている
回路は特に、乗算器の伝達挙動が個々の入力端に関して
線形であるべき用途に適している。
入力端＋ｙｌ／−ｙ１、＋ｙ２／−ｙ２などに関するこ
の線形の伝達挙動は特に、結合抵抗Ｒ）ｒ１、Ｒｙ２、
…により行われる反結合により保証される。
本発明による回路装置にとって、トランジスタＴ５、Ｔ
６、Ｔ７、Ｙ８、Ｔ７１、Ｔ８　Ｌ　Ｔ７２、Ｔ８１、
…のエミッタが抵抗Ｒｙ１、…を介して相応のトランジ
スタのエミッタと接続されており、またそれぞれ固有の
電流源を介して基準電位に接続されているかどうか、ま
たはこれらのエミッタが２つの抵抗Ｒｘ１、Ｒｘ２、…
の直列回路を介して互いに接続されており、またそれぞ
れこれらの抵抗の接続節点のみが定電流源を介して基準
電位に接続されているかどうかは重要ではない、ウー、
ティーツエ（Ｕ、Ｔｉｅｔｚｅ）、ツェーハーシエンク
（Ｇｈ、５ｃｈｅｎｋ）　　’半導体回路技術（）Ｉａ
ｌｂｌｅｔｔｅｒ−３ｃｈａｌｔｕｎｇａｔｅｃｈｎＬ
ｋ）　Ｊ　、第４版、１９７８、第６４．６５真に記載
されているように、これらの実施形態は等価である。そ
れらは作用の点で、エミッタ対あたり２つの電、流源お
よび１つの抵抗においてこの抵抗が休止状態で無電流で
あり、従って増幅率の変動がここでは休止電位の妨害を
もたらさないことによってのみ相違している。すなわち
相応の回路構成の選択はそのつどの要求に関係するが、
モノリシックに集積された回路ではほぼ非臨界的である
。
図面中に＋ｙ／−ｙ、＋ｙｌ／−ｙｌなどを付されてい
る信号入力端子が方形波状信号を与えるために設けられ
ているならば、第１図または請求項１による乗算器回路
が特に適している。
この場合、制御可能な電流源１ｓ２１．Ｉｓ２２、…！
ｓ３１、Ｉｓ３２、…はそれぞれ入力すべき信号レベル
に関係してスイッチオンまたはスイッチオフされている
通常の定電流源として構成されていれば十分である。こ
れらの制御可能な電流源１ｓ２１、…の電流入力端子と
してトランジスタＴｘのコレクタが設けられており、そ
のエミッタが１つの他の電位、特に基準電位に、また同
時に１つの別のトランジスタＴｙのエミッタに接続され
ており、その際にトランジスタＴｘのベース端子がトラ
ンジスタＴｙのベース端子およびコレクタ端子と一括接
続されており、またこの電流源の制御入力端を形成して
おり、またこの制御入力端が抵抗Ｒｖを介して供給電位
Ｕｖに接続されているならば、たとえばこのように構成
された電流源の制御入力端は１つの論理ゲート、特に１
つのＩｚＬゲートＧ１、Ｇ２、…の出力により直接に駆
動され得る。
方形波状信号のきれいな側縁を得るため、その際にそれ
ぞれ反転入力端子−ｙ１、−ｙ２、…は論理ゲー）Ｇ１
、Ｇ２、…の出力信号により駆動され、また非反転入力
端子＋ｙ１、＋ｙ２、…はこの論理ゲートＧ１、Ｇ２、
…のこの出力信号に対して逆の出力信号により駆動され
得る。
【図面の簡単な説明】 第１図、第２図はそれぞれ本発明の異なる実施例の接続
図、第３図は公知の回路の接続図である。 ＧＩＳＧ２…ＩｚＬゲート Ｉｓ２１〜…制御可能な電流源 Ｕｖ…供給電位 ＋ｘ、−Ｘ…信号入力端子 ＋ｙｌ〜…非反転入力端子 −ｙｌ〜…反転入力端子 ＋ｚ、　−ｚ…信号出力端子 ｆＧ２

Claims (1)

  1. 【特許請求の範囲】 １）モノリシックに集積された電子回路の形態の４象限
    乗算器であって、第１のトランジスタ（Ｔ１）のコレク
    タ端子が第３のトランジスタ（Ｔ３）のコレクタ端子と
    一括接続されており、また第１の抵抗（Ｒ１）を介して
    １つの供給電位（Ｕｖ）と接続されており、また一方の
    信号出力端子（＋ｚ）を形成しており、第２のトランジ
    スタ（Ｔ２）のコレクタ端子が第４のトランジスタ（Ｔ
    ４）のコレクタ端子と一括接続されており、また第２の
    抵抗（Ｒ２）を介して供給電位（Ｕｖ）と接続されてお
    り、また他方の信号出力端子（−ｚ）を形成しており、
    第１のトランジスタ（Ｔ１）のベース端子が第４のトラ
    ンジスタ（Ｔ４）のベース端子ならびに第５のトランジ
    スタ（Ｔ５）のコレクタ端子および第１のダイオード（
    Ｄ１）の正極と一括接続されており、第２のトランジス
    タ（Ｔ２）のベース端子が第３のトランジスタ（Ｔ３）
    のベース端子および第６のトランジスタ（Ｔ６）のコレ
    クタ端子ならびに第２のダイオード（Ｄ２）の正極と一
    括接続されており、第１のダイオード（Ｄ１）の負極が
    第２のダイオード（Ｄ２）の負極と共通に第３の抵抗（
    Ｒ３）を介して供給電位（Ｕｖ）に接続されており、第
    ５のトランジスタ（Ｔ５）および第６のトランジスタ（
    Ｔ６）のエミッタ端子が第４の抵抗（Ｒｘ１）および第
    ５の抵抗（Ｒｘ２）の直列回路を介して互いに接続され
    ており、これらの抵抗（Ｒｘ１、Ｒｘ２）の接続節点が
    第１の電流源（１１）を介して基準電位（接地）に接続
    されており、第６のトランジスタ（Ｔ６）のベース端子
    が乗算器の第１の入力端子（＋ｘ）を、また第５のトラ
    ンジスタ（Ｔ５）のベース端子がその第２の入力端子（
    −ｘ）を形成している４象限乗算器において、第１、第
    ２、第３および第４のトランジスタ（Ｔ１、Ｔ２、Ｔ３
    、Ｔ４）としてその構成が同一のマルチエミッタトラン
    ジスタが設けられており、第１のトランジスタ（Ｔ１）
    の各エミッタが第２のトランジスタ（Ｔ２）の各１つの
    エミッタおよび１つのそのつどの制御可能な電流源（Ｉ
    ｓ２１、Ｉｓ２２、…）の電流入力端と一括接続されて
    おり、これらの制御可能な電流源（Ｉｓ２１、Ｉｓ２２
    、…）のそのつどの電流出力端が基準電位（接地）に接
    続されており、これらの制御可能な電流源（Ｉｓ２１、
    Ｉｓ２２、…）の制御入力端が非反転入力端子（＋ｙ１
    、＋ｙ２、…）として設けられており、第３のトランジ
    スタ（Ｔ３）の各エミッタが第４のトランジスタ（Ｔ４
    ）の各１つのエミッタおよび１つのそのつどの制御可能
    な電流源（Ｉｓ３１、Ｉｓ３２、…）の電流入力端と一
    括接続されており、これらの制御可能な電流源（Ｉｓ３
    １、Ｉｓ３２、…）のそのつどの電流出力端が基準電位
    （接地）に接続されており、これらの制御可能な電流源
    （Ｉｓ３１、Ｉｓ３２、…）の制御入力端が反転入力端
    子（−ｙ１、−ｙ２、…）として設けられていることを
    特徴とする４象限乗算器。 ２）モノリシックに集積された電子回路の形態の４象限
    乗算器であって、第１のトランジスタ（Ｔ１）のコレク
    タ端子が第３のトランジスタ（Ｔ３）のコレクタ端子と
    一括接続されており、また第１の抵抗（Ｒ１）を介して
    １つの供給電位（Ｕｖ）と接続されており、また一方の
    信号出力端子（＋ｚ）を形成しており、第２のトランジ
    スタ（Ｔ２）のコレクタ端子が第４のトランジスタ（Ｔ
    ４）のコレクタ端子と一括接続されており、また第２の
    抵抗（Ｒ２）を介して供給電位（Ｕｖ）と接続されてお
    り、また他方の信号出力端子（−ｚ）を形成しており、
    第１のトランジスタ（Ｔ１）のベース端子が第４のトラ
    ンジスタ（Ｔ４）のベース端子ならびに第５のトランジ
    スタ（Ｔ５）のコレクタ端子および第１のダイオード（
    Ｄ１）の正極と一括接続されており、第２のトランジス
    タ（Ｔ２）のベース端子が第３のトランジスタ（Ｔ３）
    のベース端子および第６のトランジスタ（Ｔ６）のコレ
    クタ端子ならびに第２のダイオード（Ｄ２）の正極と一
    括接続されており、第１のダイオード（Ｄ１）の負極が
    第２のダイオード（Ｄ２）の負極と共通に第３の抵抗（
    Ｒ３）を介して供給電位（Ｕｖ）に接続されており、第
    ５のトランジスタ（Ｔ５）および第６のトランジスタ（
    Ｔ６）のエミッタ端子が第４の抵抗（Ｒｘ１）および第
    ５の抵抗（Ｒｘ２）の直列回路を介して互いに接続され
    ており、これらの抵抗（Ｒｘ１、Ｒｘ２）の接続節点が
    第１の電流源（１１）を介して基準電位（接地）に接続
    されており、第６のトランジスタ（Ｔ６）のベース端子
    が乗算器の第１の入力端子（＋ｘ）を、また第５のトラ
    ンジスタ（Ｔ５）のベース端子がその第２の入力端子（
    −ｘ）を形成している４象限乗算器において、第１、第
    ２、第３および第４のトランジスタ（Ｔ１、Ｔ２、Ｔ３
    、Ｔ４）としてその構成が同一のマルチエミッタトラン
    ジスタが設けられており、第１のトランジスタ（Ｔ１）
    の各エミッタが第２のトランジスタ（Ｔ２）の各１つの
    エミッタおよび第７または別のトランジスタ（Ｔ７１、
    Ｔ７２、…）のコレクタと一括接続されており、第３の
    トランジスタ（Ｔ３）の各エミッタが第４のトランジス
    タ（Ｔ４）の各１つのエミッタおよび第８または別のト
    ランジスタ（Ｔ８１、Ｔ８２、…）のコレクタと一括接
    続されており、コレクタにより第１のトランジスタ（Ｔ
    １）の１つのエミッタに接続されている各１つのトラン
    ジスタ（Ｔ７１、Ｔ７２、…）のエミッタが各１つの結
    合抵抗（Ｒｙ１、Ｒｙ２、…）を介して、コレクタによ
    り第３のトランジスタ（Ｔ３）の１つのエミッタに接続
    されている１つのトランジスタ（Ｔ８１、Ｔ８２、…）
    の各１つのエミッタと接続されており、各１つの結合抵
    抗（Ｒｙ１、Ｒｙ２、…）のそれぞれ両端子が分離した
    電流源（Ｉ２１、Ｉ２２、…、Ｉ３１、Ｉ３２、…）を
    介して基準電位（接地）に接続されており、第７のトラ
    ンジスタ（Ｔ７１）のベース端子ならびに相応に接続さ
    れた別のトランジスタ（Ｔ７２、…）のベース端子が非
    反転信号入力に対する入力端子として設けられており、
    また第８のトランジスタ（Ｔ８１）のベース端子ならび
    に相応に接続された別のトランジスタ（Ｔ８２、…）の
    ベース端子が反転信号入力に対する入力端子として設け
    られていることを特徴とする４象限乗算器。 ３）反転および非反転入力端子（−ｙ１、−ｙ２、…；
    ＋ｙ１、＋ｙ２、…）と接続されている制御可能な電流
    源（Ｉｓ２１、Ｉｓ２２、…；Ｉｓ３１、Ｉｓ３２、…
    ）がスイッチオンおよびスイッチオフ可能な定電流源と
    して構成されており、また相応の入力端子（−ｙ１、−
    ｙ２、…；＋ｙ１、＋ｙ２、…）により形成される信号
    入力端に方形波状の信号が与えられることを特徴とする
    請求項１記載の４象限乗算器。 ４）第１の入力端子（＋ｘ）以外の少なくともすべての
    非反転入力端子（＋ｙ１、＋ｙ２、…）がそれぞれ１つ
    のそのつどのＩ＾ｚＬゲート（Ｇ１、Ｇ２、…）の第１
    の出力端と接続されており、第２の入力端子（−ｘ）以
    外の少なくともすべての反転入力端子（−ｙ１、−ｙ２
    、…）がそれぞれ、これらのＩ＾ｚＬゲート（Ｇ１、Ｇ
    ２、…）のそれぞれ１つの、第１の出力端に与えられる
    信号に対して逆の信号を導く第２の出力端と接続されて
    おり、またそれぞれこれらのＩ＾ｚＬゲート（Ｇ１、Ｇ
    ２、…）の入力端が基準電位を基準とする１つの方形波
    状の信号を与えられることを特徴とする請求項１または
    ３記載の４象限乗算器。
JP1222781A 1988-08-31 1989-08-28 ４象限乗算器 Pending JPH02113382A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP88114225.1 1988-08-31
EP88114225A EP0356556B1 (de) 1988-08-31 1988-08-31 Multieingangs-Vier-Quadranten-Multiplizierer

Publications (1)

Publication Number Publication Date
JPH02113382A true JPH02113382A (ja) 1990-04-25

Family

ID=8199251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1222781A Pending JPH02113382A (ja) 1988-08-31 1989-08-28 ４象限乗算器

Country Status (9)

Country Link
US (1) US5115409A (ja)
EP (1) EP0356556B1 (ja)
JP (1) JPH02113382A (ja)
AT (1) ATE96558T1 (ja)
DE (1) DE3885280D1 (ja)
DK (1) DK426489A (ja)
ES (1) ES2045047T3 (ja)
FI (1) FI894071A (ja)
PT (1) PT91582B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0416383A (ja) * 1990-05-10 1992-01-21 Matsushita Electric Ind Co Ltd 光記録媒体及びその製造方法

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2823229B2 (ja) * 1989-04-05 1998-11-11 株式会社東芝 電子回路、差動増幅回路、及びアナログ乗算回路
JP2964573B2 (ja) * 1990-07-19 1999-10-18 日本電気株式会社 コスタスループ搬送波再生回路
US5311086A (en) * 1991-03-01 1994-05-10 Kabushiki Kaisha Toshiba Multiplying circuit with improved linearity and reduced leakage
JP2661394B2 (ja) * 1991-04-08 1997-10-08 日本電気株式会社 掛算回路
JPH07109608B2 (ja) * 1992-10-30 1995-11-22 日本電気株式会社 マルチプライヤ
US5389840A (en) * 1992-11-10 1995-02-14 Elantec, Inc. Complementary analog multiplier circuits with differential ground referenced outputs and switching capability
EP0616423B1 (en) * 1993-03-16 1997-12-03 Alcatel Differential pair arrangement
GB9307384D0 (en) * 1993-04-08 1993-06-02 Philips Electronics Uk Ltd Four quadrant multiplier and a receiver including such a circuit
ES2153849T3 (es) * 1994-11-07 2001-03-16 Cit Alcatel Mezclador de transmision con entrada en modo de corriente.
US5596298A (en) * 1995-04-05 1997-01-21 Thomson Consumer Electronics, Inc. Bus aligned quadrature FM detector
US5945860A (en) * 1996-01-04 1999-08-31 Northern Telecom Limited CLM/ECL clock phase shifter with CMOS digital control
EP0767536A3 (en) * 1995-10-02 1998-04-08 Nortel Networks Corporation An ECL clock phase shifter with CMOS digital control
JP3189710B2 (ja) * 1996-10-11 2001-07-16 日本電気株式会社 アナログ乗算器
US5903185A (en) * 1996-12-20 1999-05-11 Maxim Integrated Products, Inc. Hybrid differential pairs for flat transconductance
US5821810A (en) * 1997-01-31 1998-10-13 International Business Machines Corporation Method and apparatus for trim adjustment of variable gain amplifier
US6040731A (en) * 1997-05-01 2000-03-21 Raytheon Company Differential pair gain control stage
US5877974A (en) * 1997-08-11 1999-03-02 National Semiconductor Corporation Folded analog signal multiplier circuit
US5872446A (en) * 1997-08-12 1999-02-16 International Business Machines Corporation Low voltage CMOS analog multiplier with extended input dynamic range
US6054889A (en) * 1997-11-11 2000-04-25 Trw Inc. Mixer with improved linear range
US6466072B1 (en) * 1998-03-30 2002-10-15 Cypress Semiconductor Corp. Integrated circuitry for display generation
JP3880730B2 (ja) * 1998-08-14 2007-02-14 三菱電機株式会社 ４象限掛算回路
US6694128B1 (en) 1998-08-18 2004-02-17 Parkervision, Inc. Frequency synthesizer using universal frequency translation technology
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US6118339A (en) * 1998-10-19 2000-09-12 Powerwave Technologies, Inc. Amplification system using baseband mixer
US6560301B1 (en) 1998-10-21 2003-05-06 Parkervision, Inc. Integrated frequency translation and selectivity with a variety of filter embodiments
US6061555A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for ensuring reception of a communications signal
US7295826B1 (en) 1998-10-21 2007-11-13 Parkervision, Inc. Integrated frequency translation and selectivity with gain control functionality, and applications thereof
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US6049706A (en) 1998-10-21 2000-04-11 Parkervision, Inc. Integrated frequency translation and selectivity
US6542722B1 (en) 1998-10-21 2003-04-01 Parkervision, Inc. Method and system for frequency up-conversion with variety of transmitter configurations
US7321735B1 (en) 1998-10-21 2008-01-22 Parkervision, Inc. Optical down-converter using universal frequency translation technology
US6813485B2 (en) 1998-10-21 2004-11-02 Parkervision, Inc. Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US7039372B1 (en) 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US6704558B1 (en) 1999-01-22 2004-03-09 Parkervision, Inc. Image-reject down-converter and embodiments thereof, such as the family radio service
US7006805B1 (en) 1999-01-22 2006-02-28 Parker Vision, Inc. Aliasing communication system with multi-mode and multi-band functionality and embodiments thereof, such as the family radio service
US6704549B1 (en) 1999-03-03 2004-03-09 Parkvision, Inc. Multi-mode, multi-band communication system
US6853690B1 (en) 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US6879817B1 (en) 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US6873836B1 (en) 1999-03-03 2005-03-29 Parkervision, Inc. Universal platform module and methods and apparatuses relating thereto enabled by universal frequency translation technology
US7110435B1 (en) 1999-03-15 2006-09-19 Parkervision, Inc. Spread spectrum applications of universal frequency translation
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US7054296B1 (en) 1999-08-04 2006-05-30 Parkervision, Inc. Wireless local area network (WLAN) technology and applications including techniques of universal frequency translation
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US7072390B1 (en) 1999-08-04 2006-07-04 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments
US7082171B1 (en) 1999-11-24 2006-07-25 Parkervision, Inc. Phase shifting applications of universal frequency translation
US6963734B2 (en) 1999-12-22 2005-11-08 Parkervision, Inc. Differential frequency down-conversion using techniques of universal frequency translation technology
US7292835B2 (en) 2000-01-28 2007-11-06 Parkervision, Inc. Wireless and wired cable modem applications of universal frequency translation technology
US7010286B2 (en) 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
US7554508B2 (en) 2000-06-09 2009-06-30 Parker Vision, Inc. Phased array antenna applications on universal frequency translation
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US7010559B2 (en) 2000-11-14 2006-03-07 Parkervision, Inc. Method and apparatus for a parallel correlator and applications thereof
US20020146996A1 (en) * 2001-03-06 2002-10-10 Bachman Thomas A. Scanning receiver for use in power amplifier linearization
US6433720B1 (en) 2001-03-06 2002-08-13 Furaxa, Inc. Methods, apparatuses, and systems for sampling or pulse generation
US6829471B2 (en) 2001-03-07 2004-12-07 Andrew Corporation Digital baseband receiver in a multi-carrier power amplifier
US6642878B2 (en) * 2001-06-06 2003-11-04 Furaxa, Inc. Methods and apparatuses for multiple sampling and multiple pulse generation
US7085335B2 (en) 2001-11-09 2006-08-01 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7072427B2 (en) 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US6975848B2 (en) 2002-06-04 2005-12-13 Parkervision, Inc. Method and apparatus for DC offset removal in a radio frequency communication channel
US7321640B2 (en) 2002-06-07 2008-01-22 Parkervision, Inc. Active polyphase inverter filter for quadrature signal generation
US7379883B2 (en) 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
US7403573B2 (en) * 2003-01-15 2008-07-22 Andrew Corporation Uncorrelated adaptive predistorter
US7729668B2 (en) 2003-04-03 2010-06-01 Andrew Llc Independence between paths that predistort for memory and memory-less distortion in power amplifiers
US6972622B2 (en) * 2003-05-12 2005-12-06 Andrew Corporation Optimization of error loops in distributed power amplifiers
US7259630B2 (en) * 2003-07-23 2007-08-21 Andrew Corporation Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter
US20050024038A1 (en) * 2003-07-31 2005-02-03 John Santhoff Sampling circuit apparatus and method
US20050035660A1 (en) * 2003-07-31 2005-02-17 John Santhoff Electromagnetic pulse generator
US6963242B2 (en) * 2003-07-31 2005-11-08 Andrew Corporation Predistorter for phase modulated signals with low peak to average ratios
US20050035663A1 (en) * 2003-07-31 2005-02-17 Steven Moore Electromagnetic pulse generator
US7023273B2 (en) * 2003-10-06 2006-04-04 Andrew Corporation Architecture and implementation methods of digital predistortion circuitry
US20050113045A1 (en) * 2003-11-21 2005-05-26 John Santhoff Bridged ultra-wideband communication method and apparatus
US7046618B2 (en) * 2003-11-25 2006-05-16 Pulse-Link, Inc. Bridged ultra-wideband communication method and apparatus
US7418468B2 (en) * 2004-02-13 2008-08-26 University Of Alberta Low-voltage CMOS circuits for analog decoders
US8232831B2 (en) * 2009-11-24 2012-07-31 Bae Systems Information And Electronic Systems Integration Inc. Multiple input/gain stage Gilbert cell mixers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3309508A (en) * 1963-03-01 1967-03-14 Raytheon Co Hybrid multiplier
US3689752A (en) * 1970-04-13 1972-09-05 Tektronix Inc Four-quadrant multiplier circuit
US3670155A (en) * 1970-07-23 1972-06-13 Communications & Systems Inc High frequency four quadrant multiplier
NL7210633A (ja) * 1972-08-03 1974-02-05
US4071777A (en) * 1976-07-06 1978-01-31 Rca Corporation Four-quadrant multiplier
DE3030115C2 (de) * 1980-08-08 1982-06-09 Siemens AG, 1000 Berlin und 8000 München Differenzverstärkeranordnung als Schwellenwertschalter für digitale Signale
US4586155A (en) * 1983-02-11 1986-04-29 Analog Devices, Incorporated High-accuracy four-quadrant multiplier which also is capable of four-quadrant division
US4563670A (en) * 1983-12-14 1986-01-07 Tektronix, Inc. High speed multiplying digital to analog converter
US4572975A (en) * 1984-04-02 1986-02-25 Precision Monolithics, Inc. Analog multiplier with improved linearity
DE3477284D1 (de) * 1984-06-25 1989-04-20 Ibm Four quadrant multiplier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0416383A (ja) * 1990-05-10 1992-01-21 Matsushita Electric Ind Co Ltd 光記録媒体及びその製造方法

Also Published As

Publication number Publication date
FI894071A0 (fi) 1989-08-30
DK426489D0 (da) 1989-08-30
PT91582A (pt) 1990-03-08
EP0356556A1 (de) 1990-03-07
EP0356556B1 (de) 1993-10-27
FI894071A (fi) 1990-03-01
PT91582B (pt) 1995-07-18
DK426489A (da) 1990-03-01
ES2045047T3 (es) 1994-01-16
DE3885280D1 (de) 1993-12-02
US5115409A (en) 1992-05-19
ATE96558T1 (de) 1993-11-15

Similar Documents

Publication Publication Date Title
JPH02113382A (ja) ４象限乗算器
US5055719A (en) Current conveyor circuit
US3838262A (en) Four-quadrant multiplier circuit
US5389840A (en) Complementary analog multiplier circuits with differential ground referenced outputs and switching capability
US4720686A (en) Circuit for converting a fully differential amplifier to a single-ended output amplifier
EP0142081B1 (en) Signal processing circuit
JPH05224761A (ja) 基準電流ループ
US3399357A (en) Wideband transistor amplifier with output stage in the feedback loop
JP2621311B2 (ja) ラッチ回路付きコンパレータ
JPS61501238A (ja) 高効率ｉｇｆｅｔ演算増幅器
JPH0770935B2 (ja) 差動電流増幅回路
US3617916A (en) Commutated buffer amplifier
US5394080A (en) Universal signal converter using multiple current mirrors
JPH0547868B2 (ja)
NL8301763A (nl) Schakeling met een hoge ingangsimpedantiewaarde, meer in het bijzonder ten gebruike als bufferschakeling bij een signaalbewerkingsschakeling.
US3602707A (en) Analogue multiplier-divider circuit including a pair of cross-coupled transistor circuits
Ibaragi et al. A CMOS analog multiplier free from mobility reduction and body effect
Vanaja et al. Analysis of Different Generations of Current Conveyors Using CMOS and Its Simulation
CN117294262B (zh) 运算电路及测试电路
US6744306B2 (en) Filter circuit
JPH05299978A (ja) コンパレータ
SU742965A1 (ru) Аналоговый умножитель
JPS59182610A (ja) 電流増幅器
RU2222048C2 (ru) Функциональный генератор
JP3579540B2 (ja) 時定数発生回路