JPH02110497A

JPH02110497A - 画像表示装置

Info

Publication number: JPH02110497A
Application number: JP63264646A
Authority: JP
Inventors: Hideji Takebe; 秀治武部; Makoto Okura; 真大倉
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-10-19
Filing date: 1988-10-19
Publication date: 1990-04-23
Also published as: US5068651A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、画像の表示装置、特に表示画像の解像度が
固定されている液晶表示パネルやプラズマ表示パネルな
どの画像表示装置に関するものである。

［従来の技術］近年、液晶表示パネルあるいはプラズマ表示パネル等の
表示パネルにおいて技術革新、低価格化が進み、パーソ
ナルコンピュータにおいても上記表示パネルを用いた可
搬型のものが普及している。

すなわち、上記パーソナルコンピュータは、表示画像の
解像度が固定された表示パネルを用いた画像表示装置が
使用されている。

［発明が解決しようとする課題］従来の画像表示装置は以上のように構成されているので
、パーソナルコンピュータに対応するソフトウェアは過
去開発されたものも含めて多数流通しているが、表示媒
体の技術進歩に伴い一般的に以前開発されたソフトウェ
アに対応する表示画面の解像度（表示する文字や図形等
の画像のラスタ数）は、新しく開発されたソフトウェア
に対応する表示画面の解像度に比べて低い。したがって
それぞれのパーソナルコンピュータにおいて利用される
ソフトウェアに対応する表示画面の解像度は複数存在す
ることになる。しかし、上記表示パネルの表示画面の解
像度は固定されており、この表示パネルを用いて表示パ
ネルの解像度より低い解像度の表示画面をもつソフトウ
ェアを動作させた場合に１表示画面は表示パネルの画面
サイズより小さくなる。例えば、横６４０ドツト×縦４
８０ドツトの解像度をもつ表示パネルを用いて、６４０
ドツト×３５０ドツトの解像度からなるソフトウェアの
画面を表示した場合に１表示画面は全体の３５０／４８
０　（約７３％）と小さくなり、高解像度の表示パネル
を用いても画面が見にくいなどの問題点があった・この発明は上記のような問題点を解消するためになされ
たもので１表示画像の解像度が固定された表示パネル上
に表示パネルの解像度より低い解像度をもった画像を表
示する場合でも、表示パネルの解像度に合った、すなわ
ち画面−杯近くに表示して見易い画面を表示するととも
に、画像を拡大することによる画像の歪みを極力抑えて
表示文字の品質が劣化しない画像表示装置を得ることを
目的とする。

［課題を解決するための手段］この発明に係る画像表示装置は、メモリアドレス発生手
段がラスタを順次指定する過程において、あらかじめ設
定されたラスタのアドレスを繰り返し指定するようにし
たものである。

［作用］この発明における画像表示装置は、ラスタを順次指定す
る過程において、あらかじめ設定されたラスタのアドレ
スを繰り返し指定するメモリアドレス発生手段により、
表示する画像を表示パネルの解像度にあわせて拡大する
。

［実施例］以下、この発明の一実施例である画像表示装置を第１図
乃至第５図を用いて説明する。図において、１はＣＰＵ
及びプリンタ等の出力装置を制御する制御回路などを備
えたマイクロプロセッサやキーボード等の入力装置など
から構成された入力源回路、７は同期信号を出力する同
期信号発生手段である同期信号発生回路、８は表示タイ
ミング信号を出力する表示タイミング発生手段である表
示タイミング発生回路、５０は文字１図形等の各パター
ンを構成する画素データをラスタごとに記憶する画像記
憶手段である画像記憶回路、２は上記画像記憶回路５０
における上記ラスタのアドレスを順次指定して画素デー
タを読出すメモリアドレス発生手段であるメモリアドレ
ス発生回路、９は上記同期信号発生回路７および表示タ
イミング発生回路８からの同期信号及び表示タイミング
信号に基づき上記画素データを映像信号に変換するビデ
オ回路、１０は当該ビデオ回路９の出力により上記文字
９図形等のパターンを表示する表示手段である液晶表示
パネルである。上記ビデオ回路９は、例えばドツト単位
で構成された上記画像データをシリアル・パラレル変換
したのちシフトクロックに同期させて液晶表示パネル１
０に出力する。上記液晶表示パネル１０は、表示画面の
解像度が固定されており、上記入力源回路１によりモー
ドが設定されている。本実施例では横６２０×縦４８０
の表示画面を１９ラスタ×２５文字列のモードとする。

上記画像記憶回路５０は、入力源回路１や上記メモリア
ドレス発生回路２からのアドレスを選択して出力するア
ドレスセレクタ３，４と、ＤＲＡＭなどからなり上記文
字９図形等の各パターンや文字列のコードを記憶してい
るリフレッシュメモリ５と、当該リフレッシュメモリ５
からの出力により表示すべきパターンの画素データ、例
えば第４図（ａ）に示すようなドツト単位で構成された
文字ＪＩ　Ａ″′の画素データを出力するパターン発生
手段である文字発生器６とからなる。上記メモリアドレ
ス発生回路２は、第２図に示すように繰り返し指定する
ラスタを設定するラスタ設定手段であるラスタ設定回路
５１と、上記ラスタ設定回路５１の出力に基づいてラス
タのアドレスを１１次出力するアドレス８力手段である
アドレス出力回路５２とからなる。上記アドレス出力回
路５２は、ＡＮＤ回路２５と、プログラマブルカウンタ
２０と、アドレス変換回路２１とからなる。

上記ラスタ設定回路５１は、上記入力源回路１によりあ
らかじめ繰り返し指定するラスタが設定されたレジスタ
２２〜２６と、このレジスタ２２〜２６と出力信号１０
３とを比較する比較器２７〜３１と、この比較器２７〜
３１の出力を演算するＯＲ回路３２及びＮＡＮＤ回路３
３と、二のＮＡＮＤ回路３３の出力１１５と水平同期信
号パルス１００により動作するＤ型フリップフロップ３
４とからなる。

次に動作について説明する。入力源回路１からリフレッ
シュメモリ５へ文字列のコードが、文字発生器６へ文字
の画素データが入力される６メモリアドレス発生回路２
は、表示画面の同期信号発生回路７及び表示タイミング
発生回路８より同期信号及び表示タイミング信号を受け
、表示すべき文字列のコードが記憶されているリフレッ
シュメモリ５のアドレス及び文字の画素データが記憶さ
れている文字発生器６のアドレスの一部を出力する。ア
ドレスセレクタ３は５リフレツシユメモリ５の文字列の
コードを入力源回路１が読み書きする場合には入力源回
路１のアドレスを、表示のためにリフレッシュメモリ５
の文字列のコードデータを読み出す場合にはメモリアド
レス発生回路２の出力を選択する。またアドレスセレク
タ４は、文字発生器６の文字の画素データを入力源回路
１が読み書きする場合には入力源回路１のアドレスを、
表示のためしこ文字発生器６の文字画素データを読み出
す場合にはリフレッシュメモリ５の出力及びメモリアド
レス発生回路２の出力を選択する。

上記文字発生器６から表示のために読み出された画素デ
ータはビデオ回路９に入力され、上記同期信号及び表示
タイミング信号に同期させて、液晶表示パネル１０の入
力形式に合った映像信号に変換され出力される。この映
像信号により液晶表示パネル１０に上記文字や図形を表
示する。

次にメモリアドレス発生回路２は、水平同期信号パルス
１００に基づきＡＮＤ回路３５を介して出力される出力
パルス１０１が印加されるごとにプログラマブルカウン
タ２０はカウントアツプし、１４パルスをカウントする
ごとにリセットされる。

すなわち上記プログラマブルカウンタ２０は１４進カウ
ンタであるが、カウント数は上記入力源回路１により任
意に設定され、本実施例では１４ラスタの文字を表示す
るとして１４進カウンタとする。上記プログラマブルカ
ウンタ２０の出力信号１０３はアドレス変換回路２１に
入力され、その出力１０２はリフレッシュメモリ５の出
力とともに文字発生器６のアドレスとして入力される。

すなわち、上記リフレッシュメモリ５の出力は文字発生
器６に保存される文字画素データのどの文字画素データ
を指定するかであり、出力１０２は指定された文字画素
データの内、何うスク目のデータを指定するかである。

レジスタ２２〜２６は入力源回路１によりあらかじめ値
が設定され、本実施例ではそれぞれのレジスタ２２〜２
６に「１」ｒ　４　Ｊ　　ｒ　７　Ｊ　　ｒ　ＩＯＪ　
　ｒ　１３Ｊが設定されている。比較器２７〜３１は、
一方に上記レジスタ２２〜２６のそれぞれの出力１０４
〜１０８が、他方には上記プログラマブルカウンタ２０
の出力信号１０３が入力され、上記レジスタ２２〜２６
の設定値と出力信号１０３の値とが一致したときに出力
する。この出力１０９〜１１３はＯＲ回路３２に入力さ
れ、ＮＡＮＤ回路３３に出力１１４を出力する。ＮＡＮ
Ｄ回路３３の出力１１５はＤ型フリップフロップ３４の
Ｄ入力及びＡＮＤ回路３５の一方の入力となる。上記り
型フリップフロップ３４のクロックＴ入力は水平同期信
号パルス１００であり、このＤ型フリップフロップ３４
の出力Ｑ１１６はＮＡＮＤ回路３３の入力となっている
。このメモリアドレス発生回路２のタイミングチャート
は、第３図に示すように、比較器２７〜３１の出力１０
９〜１１３は入力が不一致の場合はＬＯｌ、！レベル、
−Ｍの場合には旧ｇｈレベルとなる。したがって、比較
器２７の出力１０９は、プログラマブルカウンタ２０の
出力信号１０３がｒｌ」の時旧ｇｈレベルで、その他の
時Ｌｏｗレベルである。他の比較器２３〜２７も同様に
出力１１０〜１１３は各設定値ｒ４Ｊ　　ｒ７Ｊ　　ｒ
ｌＯＪ「１３」の時だけＨｉｇｈレベルとなる。ＯＲ回
路３２の出力１１４は、上記比較器２２〜２７の出力１
０９〜１１３によりプログラマブルカウンタ２０の出力
信号１０３がｒｌＪ　　ｒ４Ｊ　　ｒ７Ｊ　　ｒｌＯＪ
「１３」の時Ｈｉｇｈレベル、その他の時はＬＯＩＪレ
ベルとなる。二の出力１１４がしＱＷレベルからｌｌｉ
ｇｈレベルになるとＤ型フリップフロップ３４の出力Ｑ
１１６が旧ｇｈレベルであればＮＡＮＤ回路３３の出力
１１５はＨｉｇｈレベルからＬｏｗレベルに変化する。

この出力１１５のＬｏｌ＋レベルは水平同期信号パルス
１００に同期して出力Ｑ１１６に伝えられ、次のクロッ
クで出力Ｑ１１６は旧ｇｈレベルからＬｏｗレベルに変
化する。したがって、ＮＡＮＤ回路３３の出力１１５も
同時にしＯＷレベルから旧ｇｈレベルに変化する。以上
のように出力１１５は、上記プログラマブルカウンタ２
ｏの出力信号１０３が「１」「４」「７」「１０」「１
３」になる最初の１クロック分だけＬｏｗレベルになり
、他は旧ｇｈレベルになる。上記出力１１５はＡＮＩ）
回路３５の入力になっているので、出力１１５がＬｏｗ
レベルの時はＡ　Ｎ　Ｄ回路３５の出力がＬｏｔｉレベ
ルとなり水平同期信号パルス１００は上記プログラマブ
ルカウンタ２０には入力されない。すなわち、水平同期
信号パルス１００が１９力ウント発生する間にプログラ
マブルカウンタ２０に入力されるパルスは１４カウント
となる。したがって、画面表示のラスタが１９本進む間
、文字発生器６へのアドレス入力は１４ラスタ分進”ｔ
ｒ。これはレジスタ２２〜２６にあらかじめ設定されて
いる設定値ｒ１」ｒ４Ｊ　　ｒ７Ｊ　　ｒｌｏＪ　　ｒ
ｌ：３Ｊのラスタのデータを次うスクの表示データとし
て用いることにより、第４図（ａ）に示すような文字発
生器６に記憶されている１４ラスタからなる文字画素デ
ータを、第４図（ｂ）に示すような１９ラスタの文字と
して表示する。このようにして４８０ラスタからなる液
晶表示パネル１０に１４ラスタの文字を拡大して２５列
に表示した場合、第５図に示すように１９ラスクの文字
が２５列並び、５ラスタの非表示領域ができるが、液晶
表示パネル１０において拡大せずに表示する場合におい
ては３５０／４８０＝約７３％であるのに対し、本実施
例では４７５／４８０＝約９９％に表示できる二とにな
る。また、各文字列は同様にラスタが拡大されているた
めに、異なる文字列上にある同じ文字は必ず同一の形状
になり、表示品質を劣化させることはなく、見易い画面
を得ることができる。

なお、本実施例においては、表示手段を液晶表示パネル
１０としたが、これに限定されず、プラズマデイスプレ
ィ、エレクトロルミネセンス（ＥＬ）やＣＲＴなどの表
示手段でもよい。

また１本実施例においては、画像は１４ラスタの文字を
１９ラスクに拡大して表示するとしたが、これに限定さ
れず、キャラクタ−などの図形を拡大することも可能で
あり、また１６ラスクの文字や１０ラスタの文字を拡大
することや２０ラスタに拡大して表示することも可能で
、例えば１６ラスクの文字を１９ラスタに拡大して表示
する場合において、入力源回路１によりプログラマブル
カウンタ２０を１６進カウンタに設定し、かつレジスタ
２２〜２４の設定値をｒ３Ｊ　　ｒ９」ｒｌ２」に、他
のレジスタ２５．２６は使わないようにして、１６ラス
クの文字を１９ラスクに拡大して表示することができる
。また、レジスタ２２〜２６及び比較器２７〜３１は５
本設けるとしたが、・必要に応じて何本設けるとしても
よい。

［発明の効果］以上のように、この発明によれば画像表示装置のメモリ
アドレス発生手段を、ラスタを順次指定する過程におい
て、あらかじめ設定されたラスタのアドレスを繰り返し
指定するようにしたので、表示文字の品質を保ったまま
、表示手段のもつ解像度に合わせて見易く拡大した画面
を得る。

【図面の簡単な説明】

第１図はこの発明の一実施例である画像表示装置のブロ
ック図、第２図及び第３図はメモリアドレス発生回路の
ブロック図及びタイムチャート図、第４図（ａ）は表示
する文字の形状を示す図、第４図（ｂ）は表示された文
字の形状を示す図、第５図は液晶表示パネルの表示状態
を示す平面図である。１・・・入力源回路、２・・・メモリアドレス発生回路
、３．４・・・アドレスセレクタ、５・・・リフレッシ
ュメモリ、６・・・文字発生器、７・・・同期信号発生
回路、８・・・表示タイミング発生回路、９・・・ビデ
オ回路、１０・・・液晶表示パネル、２０・・・プログ
ラマブルカウンタ、２１・・・アドレス変換回路、２２
〜２６・・・レジスタ、２７〜３１・・・比較器、３４
・・・Ｄ型フリップフロップ、５０・・・画像記憶回路
、５１・・・ラスタ設定回路、５２・・・アドレス出力
回路。第１代理人　　大　岩　増　雄　（ほか２名）第２図第４（ａ）（ｂ）］９ラスタ第５図手続補正書（自発）

Claims

【特許請求の範囲】

同期信号発生手段と、表示タイミング発生手段と、文字
、図形等の各パターンを構成する画素データをラスタご
とに記憶する画像記憶手段と、この画像記憶手段におけ
る上記ラスタのアドレスを順次指定して画素データを読
出すメモリアドレス発生手段と、上記同期信号発生手段
および表示タイミング発生手段からの信号に基づき上記
画素データを映像信号に変換するビデオ回路と、当該ビ
デオ回路の出力により上記文字、図形等のパターンを表
示する表示手段とからなる画像表示装置において、上記
メモリアドレス発生手段は、ラスタを順次指定する過程
において、あらかじめ設定されたラスタのアドレスを繰
り返し指定することを特徴とする画像表示装置。