JPH02105252A - ロック処理方式 - Google Patents
ロック処理方式Info
- Publication number
- JPH02105252A JPH02105252A JP25703488A JP25703488A JPH02105252A JP H02105252 A JPH02105252 A JP H02105252A JP 25703488 A JP25703488 A JP 25703488A JP 25703488 A JP25703488 A JP 25703488A JP H02105252 A JPH02105252 A JP H02105252A
- Authority
- JP
- Japan
- Prior art keywords
- lock
- information
- system control
- processing
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Lock And Its Accessories (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、複数の処理装置に接続されたロック機能を有
するシステム制御装置に関し、特に、システム制御装置
を複数接続させた場合のロック処理方式に関する。
するシステム制御装置に関し、特に、システム制御装置
を複数接続させた場合のロック処理方式に関する。
［従来の技術〕
従来、この種のロック処理方式は、ロックの処理を行な
う度に必要な情報の全てを、お互いに接続されたシステ
ム制御装置間で伝達し合うように構成されていた。
う度に必要な情報の全てを、お互いに接続されたシステ
ム制御装置間で伝達し合うように構成されていた。
以下、第３図を参照して従来のロック処理方式について
説明する。第１のシステム制御装置４０におけるロック
処理の場合、ロックデータ４１とロック指定４２によっ
てロック処理が指示され、ロックの判定は、ロック指定
４２とロックバイト４３とでロック判定回路４４により
判定される。
説明する。第１のシステム制御装置４０におけるロック
処理の場合、ロックデータ４１とロック指定４２によっ
てロック処理が指示され、ロックの判定は、ロック指定
４２とロックバイト４３とでロック判定回路４４により
判定される。
第２のシステム制御装置５０を、反映させるために、シ
ステム制御装置５０のロックバイト５３、ロック指定５
２を、システム制御装置４０に伝達して、ロック一致制
御回路４５で制御して、システム制御装置４０における
ロック処理に反映させる。
ステム制御装置５０のロックバイト５３、ロック指定５
２を、システム制御装置４０に伝達して、ロック一致制
御回路４５で制御して、システム制御装置４０における
ロック処理に反映させる。
ただし、システム制御装置５０のデータをロック一致制
御回路４５に伝達するのに時間がかかり、ロックバイト
５３などのデータと一致していないデータとなって伝達
されることもありえるので、ロック一致制御回路４５は
それを回避する制御をする。
御回路４５に伝達するのに時間がかかり、ロックバイト
５３などのデータと一致していないデータとなって伝達
されることもありえるので、ロック一致制御回路４５は
それを回避する制御をする。
［発明が解決しようとする課題］
上述した従来のロック処理の方式では、システム制御装
置はそれぞれ接続された処理装置のみのロックの情報し
か保持しておらず、片方のみではロック全体の状態を把
握できないため、ロックの度そのロックの状態を他方へ
伝達しなければならず、伝達のためのハードウェアが大
きくなるという欠点があった。又、ロックの処理を行な
うために、それぞれのシステム制御装置のロックバイト
を全て調べるため、時間がかかり、制御も複雑であった
。さらに、ロックの状態の装置間の伝達の時間がかかる
ため、必ずしも伝達されたロックの情報と伝達先のロッ
ク情報が一致しなくなる事態が有りうるために、連続的
にロックは出来ないという欠点を持っていた。
置はそれぞれ接続された処理装置のみのロックの情報し
か保持しておらず、片方のみではロック全体の状態を把
握できないため、ロックの度そのロックの状態を他方へ
伝達しなければならず、伝達のためのハードウェアが大
きくなるという欠点があった。又、ロックの処理を行な
うために、それぞれのシステム制御装置のロックバイト
を全て調べるため、時間がかかり、制御も複雑であった
。さらに、ロックの状態の装置間の伝達の時間がかかる
ため、必ずしも伝達されたロックの情報と伝達先のロッ
ク情報が一致しなくなる事態が有りうるために、連続的
にロックは出来ないという欠点を持っていた。
［課題を解決するための手段］
本発明によるロック処理方式は、複雑の処理装置に接続
されて排他制御を行うためのロック機能を有するシステ
ム制御装置が複数個接続され、前記システム制御装置の
各々は、自システム制御装置に接続された処理装置のロ
ック情報を第１のロック情報として保持する第１のロッ
ク情報保持手段と、自システム制御装置に接続された他
システム制御装置との間で、それぞれのシステム制御装
置に接続された処理装置のロック情報をお互いに伝達し
合う手段とを有する情報処理装置において、前記システ
ム制御装置の各々は、他システム制御装置に接続された
処理装置のロック情報の写しを第２のロック情報として
保持する第２のロック情報保持手段と、前期節１のロッ
ク情報と第２のロック情報よりそれぞれのロック処理を
行う手段とを有する。
されて排他制御を行うためのロック機能を有するシステ
ム制御装置が複数個接続され、前記システム制御装置の
各々は、自システム制御装置に接続された処理装置のロ
ック情報を第１のロック情報として保持する第１のロッ
ク情報保持手段と、自システム制御装置に接続された他
システム制御装置との間で、それぞれのシステム制御装
置に接続された処理装置のロック情報をお互いに伝達し
合う手段とを有する情報処理装置において、前記システ
ム制御装置の各々は、他システム制御装置に接続された
処理装置のロック情報の写しを第２のロック情報として
保持する第２のロック情報保持手段と、前期節１のロッ
ク情報と第２のロック情報よりそれぞれのロック処理を
行う手段とを有する。
［実施例］
次に本発明について図面を参照して説明する。
第２図はシステム制御装置１０．１１と、入出力装置（
ＩＯＰ）２５，２６，３５．３６と、演算処理装置（Ｅ
ＰＵ）２３，２４，３３．３４を接続したマルチプロセ
ッサ装置の構成であり、入出力装置２５，２６，３５．
３６と演算処理装置２３．２４．３３．３４がロックを
要求した、システム制御装置１０．１１はその要求を受
けてロック処理を行なう。
ＩＯＰ）２５，２６，３５．３６と、演算処理装置（Ｅ
ＰＵ）２３，２４，３３．３４を接続したマルチプロセ
ッサ装置の構成であり、入出力装置２５，２６，３５．
３６と演算処理装置２３．２４．３３．３４がロックを
要求した、システム制御装置１０．１１はその要求を受
けてロック処理を行なう。
ロック処理方式としては、システム制御装置１０．１１
は、接続された処理袋！２３．２４゜２５．２６，３３
．３４，３５．３６のロック要求をお互いに伝達し合い
、それぞれのロック判別とロック情報の保持を行なう。
は、接続された処理袋！２３．２４゜２５．２６，３３
．３４，３５．３６のロック要求をお互いに伝達し合い
、それぞれのロック判別とロック情報の保持を行なう。
第１図はシステム制御装置１０．１１をお互いに接続し
たときのブロック図である。システム制御装置１０を自
系、システム制御装置１１を他系として、自系を中心に
説明する。
たときのブロック図である。システム制御装置１０を自
系、システム制御装置１１を他系として、自系を中心に
説明する。
処理装置からロックの要求が自系１０にきたとき、ロッ
ク指定１０−２と自系のロック情報を保持するロックバ
イト１０−６と他系のロック情報を保持する他系ロック
情報１０−７から、自系ロック判別回路１０−８でロッ
クの判別を行なう。
ク指定１０−２と自系のロック情報を保持するロックバ
イト１０−６と他系のロック情報を保持する他系ロック
情報１０−７から、自系ロック判別回路１０−８でロッ
クの判別を行なう。
ロックが成功すると、ロックデータ１０−１がロック指
定１０−２に従ってロックバイト１０−６に書き込まれ
る。
定１０−２に従ってロックバイト１０−６に書き込まれ
る。
他系１１に接続された処理装置のロック要求は、他系に
おいてロック処理を行うが、自系に反映するために、他
系１１のロック指定１１−２を自系１０に送り、自系１
０内の他系ロック指定１０−３で受ける。ロックバイト
１０−６と他系ロック情報１０−７と他系ロック指定１
０−３から、他系ロック判別回路１０−９で他系のロッ
クの判別を行う。ロックが成功すると、他系ロック情報
１Ｏ−７と他系ロック指定１０−３から他系ロックデー
タ作成回路１０−５で作られたデータを他系ロック情報
１０−７に書き込む。
おいてロック処理を行うが、自系に反映するために、他
系１１のロック指定１１−２を自系１０に送り、自系１
０内の他系ロック指定１０−３で受ける。ロックバイト
１０−６と他系ロック情報１０−７と他系ロック指定１
０−３から、他系ロック判別回路１０−９で他系のロッ
クの判別を行う。ロックが成功すると、他系ロック情報
１Ｏ−７と他系ロック指定１０−３から他系ロックデー
タ作成回路１０−５で作られたデータを他系ロック情報
１０−７に書き込む。
自系１０に接続された処理装置がアンロックを要求する
と、ロック指定１０−２に従ってロックデータ１０−１
がロックバイト１０−６に書き込まれる。
と、ロック指定１０−２に従ってロックデータ１０−１
がロックバイト１０−６に書き込まれる。
他系１１でアンロックが要求されると、ロックと同様に
データを送り、自系１０では、他系ロック指定１０−３
と他系ロック情報１０−７から他系ロックデータ作成回
路１０−５で作られたデータを、他系ロック情報１０−
７に書き込む。
データを送り、自系１０では、他系ロック指定１０−３
と他系ロック情報１０−７から他系ロックデータ作成回
路１０−５で作られたデータを、他系ロック情報１０−
７に書き込む。
自系と他系とで同時にロックの要求がある場合、ロック
指定１０−２と他系ロック指定１０−３から競合判別回
路１０−４で判別を行ない、同系のロック要求と判明す
ると、競合として自系と他系と優先されている方のロッ
クの判別を行い、優先されない方は、ロック不成功とす
る。二の優先をつける手段として、フリップフロップ（
図示せず）で、優先の目印として競合が起こる度に、自
系と他系の優先が入れ変わるように、フリップフロップ
を反転させる。
指定１０−２と他系ロック指定１０−３から競合判別回
路１０−４で判別を行ない、同系のロック要求と判明す
ると、競合として自系と他系と優先されている方のロッ
クの判別を行い、優先されない方は、ロック不成功とす
る。二の優先をつける手段として、フリップフロップ（
図示せず）で、優先の目印として競合が起こる度に、自
系と他系の優先が入れ変わるように、フリップフロップ
を反転させる。
競合がない場合、自系、他系のロック判別をそれぞれ行
う。
う。
ロックとアンロックの要求が自系と他系で同時にある場
合、競合が起こると、ロックは不成功としてアンロック
の処理を行なう。競合がない場合は、それぞれの処理を
行なう。
合、競合が起こると、ロックは不成功としてアンロック
の処理を行なう。競合がない場合は、それぞれの処理を
行なう。
［発明の効果］
以上説明したように本発明は、システム制御装置それぞ
れに、自装置に接続された処理装置のロックのみならず
、接続された他システム制御装置に接続された処理装置
のロックを保持し、そこでロックの判別をする手段によ
り、ロックのために伝達するデータは少なくなり、伝達
のためのハードウェア量が少なくてすむ。また、−台の
システム制御装置を調べれば、システム全体のロックの
状態が確認できるので、高速に確認が可能で、制御も簡
単である。また、保持しているロック情報は、転送など
の時間がないため、常に最新であり、連続的なロックが
可能である。
れに、自装置に接続された処理装置のロックのみならず
、接続された他システム制御装置に接続された処理装置
のロックを保持し、そこでロックの判別をする手段によ
り、ロックのために伝達するデータは少なくなり、伝達
のためのハードウェア量が少なくてすむ。また、−台の
システム制御装置を調べれば、システム全体のロックの
状態が確認できるので、高速に確認が可能で、制御も簡
単である。また、保持しているロック情報は、転送など
の時間がないため、常に最新であり、連続的なロックが
可能である。
第１図は本発明の一実施例によるロック処理方式の構成
を示すブロック図、第２図は本発明が適用される情報処
理システムのブロック図、第３図は従来のロック処理方
式の構成を示すブロック図である。 １０．１１・・・システム制御装置、１０−１゜１１−
１・・・ロックデータ、１０−２．１１−２・・・ロッ
ク指定、１０−３．１１−３・・・他系ロック指定、１
０−４．１１−４・・・競合判別回路、１０−５．１１
−５・・・他系ロックデータ作成回路、１０−６．１１
−６・・・ロックバイト、１０−７゜１１−７・・・他
系ロック情報、１０−８．１１−８・・・自系ロック判
別回路、１０−９．１１−９・・・他系ロック判別回路
。 第２図 どご ：ｊυ
を示すブロック図、第２図は本発明が適用される情報処
理システムのブロック図、第３図は従来のロック処理方
式の構成を示すブロック図である。 １０．１１・・・システム制御装置、１０−１゜１１−
１・・・ロックデータ、１０−２．１１−２・・・ロッ
ク指定、１０−３．１１−３・・・他系ロック指定、１
０−４．１１−４・・・競合判別回路、１０−５．１１
−５・・・他系ロックデータ作成回路、１０−６．１１
−６・・・ロックバイト、１０−７゜１１−７・・・他
系ロック情報、１０−８．１１−８・・・自系ロック判
別回路、１０−９．１１−９・・・他系ロック判別回路
。 第２図 どご ：ｊυ
Claims (1)
- 【特許請求の範囲】 １、複数の処理装置に接続されて排他制御を行うための
ロック機能を有するシステム制御装置が複数個接続され
、前記システム制御装置の各々は、自システム制御装置
に接続された処理装置のロック情報を第１のロック情報
として保持する第１のロック情報保持手段と、自システ
ム制御装置に接続された他システム制御装置との間で、
それぞれのシステム制御装置に接続された処理装置のロ
ック情報をお互いに伝達し合う手段とを有する情報処理
装置において、 前記システム制御装置の各々は、他システム制御装置に
接続された処理装置のロック情報の写しを保持する第２
のロック情報保持手段と、前記第１のロック情報と前記
第２のロック情報よりそれぞれのロック処理を行う手段
とを有するロック処理方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25703488A JPH02105252A (ja) | 1988-10-14 | 1988-10-14 | ロック処理方式 |
| FR8913429A FR2637998B1 (fr) | 1988-10-14 | 1989-10-13 | Systeme de traitement du verrouillage |
| US07/812,853 US5175861A (en) | 1988-10-14 | 1991-12-23 | Lock processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25703488A JPH02105252A (ja) | 1988-10-14 | 1988-10-14 | ロック処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105252A true JPH02105252A (ja) | 1990-04-17 |
Family
ID=17300824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25703488A Pending JPH02105252A (ja) | 1988-10-14 | 1988-10-14 | ロック処理方式 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH02105252A (ja) |
| FR (1) | FR2637998B1 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62197858A (ja) * | 1986-02-26 | 1987-09-01 | Hitachi Ltd | システム間デ−タベ−ス共用方式 |
| JPH0731662B2 (ja) * | 1986-07-15 | 1995-04-10 | 富士通株式会社 | マルチプロセッサシステム |
-
1988
- 1988-10-14 JP JP25703488A patent/JPH02105252A/ja active Pending
-
1989
- 1989-10-13 FR FR8913429A patent/FR2637998B1/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2637998A1 (fr) | 1990-04-20 |
| FR2637998B1 (fr) | 1992-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1239227A (en) | Method of and arrangement for ordering of multiprocessor operations in a multiprocessor system | |
| US4862354A (en) | Multiprocessor system with interrupt notification and verification unit | |
| US4975833A (en) | Multiprocessor system which only allows alternately accessing to shared memory upon receiving read and write request signals | |
| US5060144A (en) | Locking control with validity status indication for a multi-host processor system that utilizes a record lock processor and a cache memory for each host processor | |
| US4466098A (en) | Cross channel circuit for an electronic system having two or more redundant computers | |
| EP0194462B1 (en) | System bus means for inter-processor communication | |
| US5666515A (en) | Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address | |
| KR920001552B1 (ko) | 다중 컴퓨터 시스템이 접속된 로컬 에어리어 네트워크 시스템 | |
| JPH061458B2 (ja) | 共有母線のための分配仲裁装置および方法 | |
| JPH07311660A (ja) | 障害を早期検出するためのソフトウェア制御方式のデータ処理方法 | |
| JPH056223B2 (ja) | ||
| US5051946A (en) | Integrated scannable rotational priority network apparatus | |
| US5432915A (en) | Interprocessor communication system in an information processing system enabling communication between execution processor units during communication between other processor units | |
| US5353414A (en) | Bus lock control apparatus capable of controlling without stopping bus arbiters | |
| JPH02105252A (ja) | ロック処理方式 | |
| JP2680208B2 (ja) | メモリアクセス制御装置 | |
| US5175861A (en) | Lock processing system | |
| JPH0528856B2 (ja) | ||
| JPH06224975A (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPH09288608A (ja) | 分散処理システムにおけるファイル共用制御装置 | |
| JP2783547B2 (ja) | 記憶制御装置 | |
| JP2824890B2 (ja) | Ｓｃｓｉプロトコル制御装置 | |
| JPS5975354A (ja) | プロセッサ装置 | |
| JPH0786859B2 (ja) | マルチプロセッサシステムにおいて仲裁及び直列化を行う方法及び装置 | |
| JPH03235152A (ja) | バス制御方式 |