JPH0210405Y2 - - Google Patents
Info
- Publication number
- JPH0210405Y2 JPH0210405Y2 JP1983065123U JP6512383U JPH0210405Y2 JP H0210405 Y2 JPH0210405 Y2 JP H0210405Y2 JP 1983065123 U JP1983065123 U JP 1983065123U JP 6512383 U JP6512383 U JP 6512383U JP H0210405 Y2 JPH0210405 Y2 JP H0210405Y2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- signal
- memory
- channel
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Recording Measured Values (AREA)
Description
【考案の詳細な説明】
本考案は、同時に発生する複数の単発現象、過
度現象等の短時間現象を単位時間だけ一旦メモリ
に記憶した後、より低速で読出して記録紙へ共通
の時間軸の基に描記する多チヤネルの記録ペン式
アナログ信号記憶記録装置に関するものである。
度現象等の短時間現象を単位時間だけ一旦メモリ
に記憶した後、より低速で読出して記録紙へ共通
の時間軸の基に描記する多チヤネルの記録ペン式
アナログ信号記憶記録装置に関するものである。
従来、この種の装置ではチヤネル数に対応する
個数の記録部を並置していたために構造的に嵩ば
るだけでなく、コスト的にも対応して高価になつ
ていた。
個数の記録部を並置していたために構造的に嵩ば
るだけでなく、コスト的にも対応して高価になつ
ていた。
よつて、本考案はより簡単な機械構造下で複数
の短時間現象を共通の時間軸上に描記し得る多チ
ヤネルの記録ペン式アナログ信号記憶記録装置を
提供することを目的とする。
の短時間現象を共通の時間軸上に描記し得る多チ
ヤネルの記録ペン式アナログ信号記憶記録装置を
提供することを目的とする。
次に、本考案を図示の実施例を基に説明する。
第１図において、１1〜１oは所属のアナログ入
力信号をデイジタル化するＡ／Ｄコンバータ、２
１〜２oはデイジタル化された所属のアナログ入力
信号を単位時間分だけ記憶する例えばシフト型の
メモリ、３1〜３oは所属のメモリ２1〜２oから読
出されたデイジタル信号をアナログ化するＤ／Ａ
コンバータである。４は、メモリ２1〜２oのライ
トパルスｃ及びよりパルス間隔の長いリードパル
スｄを計数して前記メモリの各チヤネルのアドレ
ス数に相当する計数値に達するとアドレス走査終
了信号ａを発生するカウンタである。５は、ステ
ツプモータ６により正逆方向に紙送り駆動される
記録紙５′に１本の記録ペン（図示せず）で複数
チヤネルのアナログ信号を描記する１チヤネル用
の記録部である。１０は、ステツプモータ６の駆
動部７へのパルス供給端子を切換えることにより
ステツプモータ６を正転又は逆転させる回転方向
制御回路であり、リードパルスｄを一方の入力と
する２個のアンドゲート１１，１２と、これらの
開閉制御を行うためにリセツト可能で、かつアド
レス走査終了信号ａによりトリガーされるフリツ
プフロツプ（FF）１３とから構成されている。
１５は、Ｄ／Ａコンバータ３1〜３oの出力信号を
順に選択する選択回路であり、FF１３のＱ出力
を選択信号として利用することによりこれが
“Ｈ”へ反転したときにチヤネル切換を行い、
“Ｌ”の期間中は各チヤネルの基準位置信号を発
生する。
力信号をデイジタル化するＡ／Ｄコンバータ、２
１〜２oはデイジタル化された所属のアナログ入力
信号を単位時間分だけ記憶する例えばシフト型の
メモリ、３1〜３oは所属のメモリ２1〜２oから読
出されたデイジタル信号をアナログ化するＤ／Ａ
コンバータである。４は、メモリ２1〜２oのライ
トパルスｃ及びよりパルス間隔の長いリードパル
スｄを計数して前記メモリの各チヤネルのアドレ
ス数に相当する計数値に達するとアドレス走査終
了信号ａを発生するカウンタである。５は、ステ
ツプモータ６により正逆方向に紙送り駆動される
記録紙５′に１本の記録ペン（図示せず）で複数
チヤネルのアナログ信号を描記する１チヤネル用
の記録部である。１０は、ステツプモータ６の駆
動部７へのパルス供給端子を切換えることにより
ステツプモータ６を正転又は逆転させる回転方向
制御回路であり、リードパルスｄを一方の入力と
する２個のアンドゲート１１，１２と、これらの
開閉制御を行うためにリセツト可能で、かつアド
レス走査終了信号ａによりトリガーされるフリツ
プフロツプ（FF）１３とから構成されている。
１５は、Ｄ／Ａコンバータ３1〜３oの出力信号を
順に選択する選択回路であり、FF１３のＱ出力
を選択信号として利用することによりこれが
“Ｈ”へ反転したときにチヤネル切換を行い、
“Ｌ”の期間中は各チヤネルの基準位置信号を発
生する。
２０は、外部からの制御信号を基に前記の各部
１，２，４，５，１０に対する種々の制御信号を
発生する制御回路であり、アドレス走査終了信号
ａを計数して全チヤネルに対する記録動作の終了
時点を検出するカウンタ２１を含む。
１，２，４，５，１０に対する種々の制御信号を
発生する制御回路であり、アドレス走査終了信号
ａを計数して全チヤネルに対する記録動作の終了
時点を検出するカウンタ２１を含む。
過渡的な現象を記憶するために制御回路２０へ
ライト開始信号ｅを加えると、Ｒ／Ｗ信号ｂによ
り各メモリ２1〜２oは、ライトモードになると共
にライトパルスｃの発生により所属のチヤネルの
デイジタル化されたアナログ入力信号を逐次書込
まれる。同時に、カウンタ４はライトパルスｃの
計数を開始し、単位時間経過すると、即ちメモリ
２1〜２oの各アドレス数に対応した例えば1024個
目のライトパルスｃが発生すると、アドレス走査
終了信号ａを発生し、これにより制御回路２０は
書込み動作を終了させる。この間、メモリ２1〜
２oの各アドレスには所属チヤネルのアナログ入
力信号の対応する時間のサンプリングデータが記
憶される。
ライト開始信号ｅを加えると、Ｒ／Ｗ信号ｂによ
り各メモリ２1〜２oは、ライトモードになると共
にライトパルスｃの発生により所属のチヤネルの
デイジタル化されたアナログ入力信号を逐次書込
まれる。同時に、カウンタ４はライトパルスｃの
計数を開始し、単位時間経過すると、即ちメモリ
２1〜２oの各アドレス数に対応した例えば1024個
目のライトパルスｃが発生すると、アドレス走査
終了信号ａを発生し、これにより制御回路２０は
書込み動作を終了させる。この間、メモリ２1〜
２oの各アドレスには所属チヤネルのアナログ入
力信号の対応する時間のサンプリングデータが記
憶される。
記憶されているアナログ入力信号を記録紙５′
へ描記させるためにリード開始信号ｆを制御回路
２０へ加えると、記録部５が動作を開始して記録
ペンを下降させ、Ｒ／Ｗ信号により切換スイツチ
２２がリード側に切換わり、メモリ２1〜２oはリ
ードモードになる。また、FF１３のＱ出力が
“Ｈ”であることによりアンドゲート１１が開き、
選択回路１５は1chのＤ／Ａコンバータ３1を選択
している。この状態でリードパルスｄが発生する
と、メモリ２1〜２oの各アドレスのデータが読出
されると共にステツプモータ６は記録紙５′を正
方向に紙送りさせる。これにより、記録紙５′で
は1chのアナログ信号がその基準位置を基に描記
される。1chの記録が終了した時点でアドレス走
査終了信号ａが発生することにより、リードパル
スｄの発生が中断し、ステツプモータ６が停止
し、記録ペンが一旦上昇し、FF１３の反転によ
りアンドゲート１２が開き、選択回路１５は1ch
の基準位置信号を出力する。記録ペンが再び下降
した時点で、リードパルスｄが再び発生し、ステ
ツプモータ６は相通電方向が反転することにより
逆回転し、記録紙５′は逆送りされつつ1chの基
準位置を描記される。記録ペンが記録紙５′の原
点、即ちメモリ２1〜２oの０番地に対応する位置
に復帰した時点で再びアドレス走査終了信号ａが
発生し、これにより、FF１３が反転してステツ
プモータ６は正転可能状態で停止し、選択回路１
５は2chのＤ／Ａコンバータ３2の出力信号を選択
し、記録ペンが上昇する。そして記録ペンが下降
した時点でリードパルスｄが発生し、2chのアナ
ログ信号がその基準位置に対応して描記され、ス
テツプモータ６の逆転時には選択回路１５から
2chの基準位置信号が出力されて基準位置が描記
される。
へ描記させるためにリード開始信号ｆを制御回路
２０へ加えると、記録部５が動作を開始して記録
ペンを下降させ、Ｒ／Ｗ信号により切換スイツチ
２２がリード側に切換わり、メモリ２1〜２oはリ
ードモードになる。また、FF１３のＱ出力が
“Ｈ”であることによりアンドゲート１１が開き、
選択回路１５は1chのＤ／Ａコンバータ３1を選択
している。この状態でリードパルスｄが発生する
と、メモリ２1〜２oの各アドレスのデータが読出
されると共にステツプモータ６は記録紙５′を正
方向に紙送りさせる。これにより、記録紙５′で
は1chのアナログ信号がその基準位置を基に描記
される。1chの記録が終了した時点でアドレス走
査終了信号ａが発生することにより、リードパル
スｄの発生が中断し、ステツプモータ６が停止
し、記録ペンが一旦上昇し、FF１３の反転によ
りアンドゲート１２が開き、選択回路１５は1ch
の基準位置信号を出力する。記録ペンが再び下降
した時点で、リードパルスｄが再び発生し、ステ
ツプモータ６は相通電方向が反転することにより
逆回転し、記録紙５′は逆送りされつつ1chの基
準位置を描記される。記録ペンが記録紙５′の原
点、即ちメモリ２1〜２oの０番地に対応する位置
に復帰した時点で再びアドレス走査終了信号ａが
発生し、これにより、FF１３が反転してステツ
プモータ６は正転可能状態で停止し、選択回路１
５は2chのＤ／Ａコンバータ３2の出力信号を選択
し、記録ペンが上昇する。そして記録ペンが下降
した時点でリードパルスｄが発生し、2chのアナ
ログ信号がその基準位置に対応して描記され、ス
テツプモータ６の逆転時には選択回路１５から
2chの基準位置信号が出力されて基準位置が描記
される。
このようにステツプモータ６は正逆転をくり返
し、１本の記録ペンにより正転時には記録紙５′
へ原点を揃えて各チヤネルのアナログ信号を描記
し、逆転時には各チヤネルの直線状の基準位置を
描記し、カウンタ２１の計数値が全チヤネルの記
録終了に相当するプリセツト値２o−１に達する
と、記録動作を終了させる。
し、１本の記録ペンにより正転時には記録紙５′
へ原点を揃えて各チヤネルのアナログ信号を描記
し、逆転時には各チヤネルの直線状の基準位置を
描記し、カウンタ２１の計数値が全チヤネルの記
録終了に相当するプリセツト値２o−１に達する
と、記録動作を終了させる。
尚、第１図の実施例においてメモリ２1〜２oは
シフト型でなくRAMに置換でき、この場合カウ
ンタ４はアドレスカウンタとなる。選択回路１５
は必ずしも各チヤネルの基準位置信号を発生する
必要はなく他の部分で発生させるか或は共通の基
準位置にしても良い。記録部５は逆転時にはその
記録ペンを上昇させたままにしておくこともでき
る。ステツプモータ６の駆動パルスはリードパル
スｄ自体でなくても良く、記録方式によつてはこ
れに対応して発生するよりパルス間隔の狭いパル
スにすることも考えられる。
シフト型でなくRAMに置換でき、この場合カウ
ンタ４はアドレスカウンタとなる。選択回路１５
は必ずしも各チヤネルの基準位置信号を発生する
必要はなく他の部分で発生させるか或は共通の基
準位置にしても良い。記録部５は逆転時にはその
記録ペンを上昇させたままにしておくこともでき
る。ステツプモータ６の駆動パルスはリードパル
スｄ自体でなくても良く、記録方式によつてはこ
れに対応して発生するよりパルス間隔の狭いパル
スにすることも考えられる。
第２図はステツプモータの逆転時に次のチヤネ
ルの記録を行わせる別の実施例を示すもので、第
１図におけるカウンタ４を可逆のアドレスカウン
タ２４に、選択回路１５をアドレス走査終了信号
ａの発生ごとにチヤネル切換を行う選択回路２５
に置換し、メモリ２1〜２oはRAMにする。アド
レスカウンタ２４は最大及び最小アドレス信号の
発生時に対応する信号を発生し、オアゲート２６
を通してアドレス走査終了信号ａを発生させる。
そして選択回路２５は、この信号ａが発生するご
とに切換わり、したがつてステツプモータ６の逆
転時には偶数チヤネルが選択されると共にメモリ
２1〜２oは逆方向にアドレス走査される。尚、第
１図による実施例も含めて、カウンタ２１を外部
からプリセツト可能にしておけば、回路的に許容
されるチヤネル数内で記録するチヤネル数を設定
でき、記録時間を節約でき、また無駄な描記も回
避される。
ルの記録を行わせる別の実施例を示すもので、第
１図におけるカウンタ４を可逆のアドレスカウン
タ２４に、選択回路１５をアドレス走査終了信号
ａの発生ごとにチヤネル切換を行う選択回路２５
に置換し、メモリ２1〜２oはRAMにする。アド
レスカウンタ２４は最大及び最小アドレス信号の
発生時に対応する信号を発生し、オアゲート２６
を通してアドレス走査終了信号ａを発生させる。
そして選択回路２５は、この信号ａが発生するご
とに切換わり、したがつてステツプモータ６の逆
転時には偶数チヤネルが選択されると共にメモリ
２1〜２oは逆方向にアドレス走査される。尚、第
１図による実施例も含めて、カウンタ２１を外部
からプリセツト可能にしておけば、回路的に許容
されるチヤネル数内で記録するチヤネル数を設定
でき、記録時間を節約でき、また無駄な描記も回
避される。
第３図は、インクを浸み込ませたフエルトを内
蔵する容器の先端にペンチツプ３１を備えたカー
トリツジ式記録ペン３２を用いた自動平衡型記録
部に、本考案を適用したアナログ信号記憶記録信
号の操作面部分を示す。そして、このカートリツ
ジ式記録ペン３２は、これを上下動させるために
回動可能で、かつシヤフト３６に滑動可能に取付
けられたキヤリツジ３５の弾性受容部に着脱可能
に挿入されている。記録時には、ブラウン管モニ
タ部３４へ順に表示される各チヤネルのアナログ
信号に対応して、１個のキヤリツジ３５が１本の
シヤフト３６上を信号レベルに応じて移動するこ
とにより、記録紙３３へ順に描記を行う。また、
この種のペンチツプ３１には、インクの揮発を防
止するために非記録時にキヤツプが装着される
が、しばしばキヤツプを粉失する問題がある。本
考案によれば多チヤネル用であるにも拘わらずペ
ンチツプ３１が１個で済むためにその可能性も少
くなり、しかも操作面に、記録時に抜いたキヤツ
プ３７を保持するその内径に対応した直径の突起
３８が配設されていることにより、さらに粉失の
可能性が少くなる。ちなみに、キヤツプ３７をカ
ートリツジ式記録ペン３２自体に設けると、その
重量が増し、また着脱操作も操作面に設けるほど
には容易にならない。
蔵する容器の先端にペンチツプ３１を備えたカー
トリツジ式記録ペン３２を用いた自動平衡型記録
部に、本考案を適用したアナログ信号記憶記録信
号の操作面部分を示す。そして、このカートリツ
ジ式記録ペン３２は、これを上下動させるために
回動可能で、かつシヤフト３６に滑動可能に取付
けられたキヤリツジ３５の弾性受容部に着脱可能
に挿入されている。記録時には、ブラウン管モニ
タ部３４へ順に表示される各チヤネルのアナログ
信号に対応して、１個のキヤリツジ３５が１本の
シヤフト３６上を信号レベルに応じて移動するこ
とにより、記録紙３３へ順に描記を行う。また、
この種のペンチツプ３１には、インクの揮発を防
止するために非記録時にキヤツプが装着される
が、しばしばキヤツプを粉失する問題がある。本
考案によれば多チヤネル用であるにも拘わらずペ
ンチツプ３１が１個で済むためにその可能性も少
くなり、しかも操作面に、記録時に抜いたキヤツ
プ３７を保持するその内径に対応した直径の突起
３８が配設されていることにより、さらに粉失の
可能性が少くなる。ちなみに、キヤツプ３７をカ
ートリツジ式記録ペン３２自体に設けると、その
重量が増し、また着脱操作も操作面に設けるほど
には容易にならない。
以上、本考案によるアナログ信号記憶記録装置
によれば紙送り駆動用のステツプモータがメモリ
のリードパルスに対応したパルスを用いて正逆回
転させられることにより、記録ペン一本を備えた
１チヤネル用の記録部で共通の時間軸の基に複数
チヤネルのアナログ入力信号を波形描記でき、し
たがつて記録部の機械構造が簡単になりコスト及
びスペースフアクタの点で改善され、また保守上
も有利となる。
によれば紙送り駆動用のステツプモータがメモリ
のリードパルスに対応したパルスを用いて正逆回
転させられることにより、記録ペン一本を備えた
１チヤネル用の記録部で共通の時間軸の基に複数
チヤネルのアナログ入力信号を波形描記でき、し
たがつて記録部の機械構造が簡単になりコスト及
びスペースフアクタの点で改善され、また保守上
も有利となる。
第１図は本考案の実施例による回路構成を示す
ブロツク図、第２図は別の実施例のブロツク図及
び第３図は本考案によるレコーダの操作面部分に
対する実施例の概略構造を示す。 １０……回転方向制御回路、２０……制御回
路、３１……ペンチツプ、３２……カートリツジ
式記録ペン、３７……キヤツプ、３８……突起。
ブロツク図、第２図は別の実施例のブロツク図及
び第３図は本考案によるレコーダの操作面部分に
対する実施例の概略構造を示す。 １０……回転方向制御回路、２０……制御回
路、３１……ペンチツプ、３２……カートリツジ
式記録ペン、３７……キヤツプ、３８……突起。
Claims (1)
- 共通の単位時間に対する複数チヤネルのアナロ
グ入力信号を記憶するメモリと、紙送り方向に対
して直交方向へ入力アナログ信号に応じて駆動さ
れる一本の記録ペンを備えた１チヤネル用記録部
と、前記メモリの読出し用のリードパルスに対応
したパルスを入力として前記記録部の記録紙に対
して正逆方向の紙送り駆動を行うステツプモータ
と、前記リードパルスを計数して前記メモリの各
チヤネルのアドレス数に相当する計数値に達する
とアドレス走査終了信号を発生するカウンタと、
前記アドレス走査終了信号の発生ごとに前記パル
スモータの回転方向を切り換えるための回転方向
制御回路と、前記アドレス走査終了信号を選択信
号として前記メモリから読出された前記単位時間
分の各チヤネルの信号を順に選択して前記記録部
へ供給する選択回路と、前記読出し及び前記紙送
り駆動用の前記パルスを前記アドレス数に対応す
る数だけくり返し発生し得る制御回路とを有する
ことを特徴とするアナログ信号記憶記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6512383U JPS59172328U (ja) | 1983-05-02 | 1983-05-02 | アナログ信号記憶記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6512383U JPS59172328U (ja) | 1983-05-02 | 1983-05-02 | アナログ信号記憶記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59172328U JPS59172328U (ja) | 1984-11-17 |
| JPH0210405Y2 true JPH0210405Y2 (ja) | 1990-03-15 |
Family
ID=30195317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6512383U Granted JPS59172328U (ja) | 1983-05-02 | 1983-05-02 | アナログ信号記憶記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59172328U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5360262A (en) * | 1976-10-26 | 1978-05-30 | Edo Western Corp | Graphic recording system |
-
1983
- 1983-05-02 JP JP6512383U patent/JPS59172328U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5360262A (en) * | 1976-10-26 | 1978-05-30 | Edo Western Corp | Graphic recording system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59172328U (ja) | 1984-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578718A (en) | Control arrangement and method for video tape recorder | |
| US4398279A (en) | Digital display for dictation transcriber for indicating remaining tape within discrete segments of dictation | |
| JPH0210405Y2 (ja) | ||
| JP2708159B2 (ja) | テープ位置捕捉回路付テープ駆動装置 | |
| JPS6326873B2 (ja) | ||
| JPH0311021B2 (ja) | ||
| JPH0535831A (ja) | 画像記録装置 | |
| JPH0437363B2 (ja) | ||
| US4563715A (en) | Head position control device | |
| US5479301A (en) | Magnetic disk apparatus comprising means for changing a sector period | |
| JPH0652497B2 (ja) | 信号記憶方法 | |
| EP0279885B1 (en) | Video signal reproducing apparatus | |
| JPH051773Y2 (ja) | ||
| US5359462A (en) | Device for eliminating noises during slow and high speed search operation in a video tape recorder and method therefor | |
| JP2838912B2 (ja) | 半導体記憶装置 | |
| KR960005647B1 (ko) | 브이씨알(vcr)의 다이제스트 오디오 스킵장치 및 그의 방법 | |
| SU446108A1 (ru) | Запоминающее устройство | |
| JP2697831B2 (ja) | 再生装置 | |
| JPH057543Y2 (ja) | ||
| JPS6339925B2 (ja) | ||
| JP3437717B2 (ja) | 波形記録計 | |
| JP2791684B2 (ja) | 波形記録計 | |
| JPH11304843A (ja) | デジタルオシロスコープ | |
| JPH0131203Y2 (ja) | ||
| JPH0217289Y2 (ja) |