JPH0193836A - シミュレーション方式 - Google Patents
シミュレーション方式Info
- Publication number
- JPH0193836A JPH0193836A JP62249803A JP24980387A JPH0193836A JP H0193836 A JPH0193836 A JP H0193836A JP 62249803 A JP62249803 A JP 62249803A JP 24980387 A JP24980387 A JP 24980387A JP H0193836 A JPH0193836 A JP H0193836A
- Authority
- JP
- Japan
- Prior art keywords
- simulator
- test
- model
- data
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータ用プログラムを実機上
でなく、汎用計算機でシミュレーションし、マイクロプ
ログラムをテスト・デパックする方式に関し、特にプロ
グラムの競合処理を実機に近い状態でシミュレーション
する方式に関する。
でなく、汎用計算機でシミュレーションし、マイクロプ
ログラムをテスト・デパックする方式に関し、特にプロ
グラムの競合処理を実機に近い状態でシミュレーション
する方式に関する。
従来の方式は情報処理学会マイクロコンピュータ研究会
資料20−3 r16ビツトマイコン68000用クロ
ス型テストデバッグ支援システムHITSJ (19
82,3,15発表)に記載のように、CPUとメモリ
のみをシミュレートするものであり、これはプログラム
の単一機能をシミュレートするものである。
資料20−3 r16ビツトマイコン68000用クロ
ス型テストデバッグ支援システムHITSJ (19
82,3,15発表)に記載のように、CPUとメモリ
のみをシミュレートするものであり、これはプログラム
の単一機能をシミュレートするものである。
従来のCPUとメモリをシミュレートする方式を前進さ
せ、CPUとIOを見かけ上、並行動作させる手段とし
て第4図に示す■0シミュレーションがある。この手段
は第3図に示す例のごとく、端末と中央処理装置のコミ
ュニケーションを制御する端末制御装置を例にとると、
端末制御装置1にはマイクロプロセッサ2およびマイコ
ン用バス信号3および中央処理装置eと通信制御するア
ダプタ4および端末7と通信”−御するアダプタ5で構
成する実機上の制御プログラムを汎用計算機でシミュレ
ーション出来るようにしたものである。
せ、CPUとIOを見かけ上、並行動作させる手段とし
て第4図に示す■0シミュレーションがある。この手段
は第3図に示す例のごとく、端末と中央処理装置のコミ
ュニケーションを制御する端末制御装置を例にとると、
端末制御装置1にはマイクロプロセッサ2およびマイコ
ン用バス信号3および中央処理装置eと通信制御するア
ダプタ4および端末7と通信”−御するアダプタ5で構
成する実機上の制御プログラムを汎用計算機でシミュレ
ーション出来るようにしたものである。
第4図のIOシミュレーションを簡単に説明するとマイ
クロコンピュータ2に対応して、CPUシミュレータ8
がある。またマイコン用バス3に対応してIOシミュレ
ータ10があり、アダプタ4およびアダプタ5に対応し
て各アダプタの動作を模擬するIOアダプタ11および
12がある。
クロコンピュータ2に対応して、CPUシミュレータ8
がある。またマイコン用バス3に対応してIOシミュレ
ータ10があり、アダプタ4およびアダプタ5に対応し
て各アダプタの動作を模擬するIOアダプタ11および
12がある。
この他に中央処理装置6に対する動作手続がファイル1
3にまた端末7に対する動作手続がファイル14に置換
され、これらの資源を使用してマイクロプログラム9の
テスト、デパックをする。
3にまた端末7に対する動作手続がファイル14に置換
され、これらの資源を使用してマイクロプログラム9の
テスト、デパックをする。
この手段では第5図に示す例のごとく、複数デバイスを
シミュレートしようとすると、テスト手続きが第6図の
ように混在し、テスト・シーケンスが長くなるとデバイ
スの確認順序逆りにデータを用意するのが困難であった
。またテスト・シーケンスを変更する場合、テスト・デ
ータの再設定が厄介になる問題があった。
シミュレートしようとすると、テスト手続きが第6図の
ように混在し、テスト・シーケンスが長くなるとデバイ
スの確認順序逆りにデータを用意するのが困難であった
。またテスト・シーケンスを変更する場合、テスト・デ
ータの再設定が厄介になる問題があった。
本発明は、複数デバイスの競合処理をシミュレートする
場合において、テスト手続きを混在させずデバイス対応
にテスト・データを用意し、競合処理のシミュレートを
容易にする技術である。
場合において、テスト手続きを混在させずデバイス対応
にテスト・データを用意し、競合処理のシミュレートを
容易にする技術である。
競合処理のシミュレートを容易にするために、IOモデ
ルにテスト・デバイスを認識する手段とテスト・デバイ
スを自動的に切り換える手段を用意し、かつテスト手続
きのデータ中にデバイス切換え情報を付加し、IOモデ
ルでこれを判断する手段を設けることにより達成される
。
ルにテスト・デバイスを認識する手段とテスト・デバイ
スを自動的に切り換える手段を用意し、かつテスト手続
きのデータ中にデバイス切換え情報を付加し、IOモデ
ルでこれを判断する手段を設けることにより達成される
。
第1図をもとに、端末データを中央処理装置に送信する
例をもとに以下説明する。
例をもとに以下説明する。
■ CPUシミュレータよりIOシミュレータを経由し
てて、端末側IOモデル14に送信データの読込み指示
が発行される。
てて、端末側IOモデル14に送信データの読込み指示
が発行される。
■ IOモデル14では送信指示を受けると、本モデル
内に記憶する端末サービスを開始するデバイス・ポイン
タを読み出す。このデバイス・ポインタはテスト開始時
に初期化されている。
内に記憶する端末サービスを開始するデバイス・ポイン
タを読み出す。このデバイス・ポインタはテスト開始時
に初期化されている。
■ デバイス・ポインタでサービス開始の端末を認識す
ると次に、本モデル内に記憶するデバイス対応の小ファ
イル・ポインタを読み出す。
ると次に、本モデル内に記憶するデバイス対応の小ファ
イル・ポインタを読み出す。
■ 第2図に示すごとく、送信データはデバイス単位に
予めセットされており、デバイス・ポインタおよびデバ
イス小ファイル・ポインタで示される送信データを読み
出し、CPUシミュレータ部にデータ登録(IOシミュ
レータを経由)する6尚小フアイルポインタはテスト開
始時に初期化さている。
予めセットされており、デバイス・ポインタおよびデバ
イス小ファイル・ポインタで示される送信データを読み
出し、CPUシミュレータ部にデータ登録(IOシミュ
レータを経由)する6尚小フアイルポインタはテスト開
始時に初期化さている。
■ 小ファイル・ポインタを+1更新する。
■ 第7図に示すごとく、送信データ部の最後にシミュ
レーション用に設けたデバイス・ポインタ値を読み出し
、本モデルに記憶するデバイス・ポインタにセットする
。競合テストをしない場合は、本デバイスポインタ値は
テストするデバイス番号に固定される。また、競合テス
トする場合はテスト内容により、本デバイス・ポインタ
値を変更してテスト・データを用意する。
レーション用に設けたデバイス・ポインタ値を読み出し
、本モデルに記憶するデバイス・ポインタにセットする
。競合テストをしない場合は、本デバイスポインタ値は
テストするデバイス番号に固定される。また、競合テス
トする場合はテスト内容により、本デバイス・ポインタ
値を変更してテスト・データを用意する。
■ 工○シミュレータ10を経由して、CPUシミュレ
ータ8に割込む。
ータ8に割込む。
■ CPUシミュレータ8では、IOモデル12より取
込んだ端末送信データの加工処理をする。
込んだ端末送信データの加工処理をする。
(本処理は被テストプログラムであるマイクロ・プログ
ラム9の処理内容に従う。) ■ CPUシミュレータ8では、マイクロプログラム9
の処理内容に従い送信データをホスト側IOモデル11
に送信指示を出す。
ラム9の処理内容に従う。) ■ CPUシミュレータ8では、マイクロプログラム9
の処理内容に従い送信データをホスト側IOモデル11
に送信指示を出す。
[株] IOモデル11では送信指示を受けたデータよ
り第7図に示す端末アドレスを読み出し、デバイス・ポ
インタにセットする。
り第7図に示す端末アドレスを読み出し、デバイス・ポ
インタにセットする。
0 デバイス・ポインタ値で示される小ファイル゛ポイ
ンタをリードする。
ンタをリードする。
Oホストに対する送信データをIOシミュレータ10を
経由してCPUシミュレータ8より読み出す。
経由してCPUシミュレータ8より読み出す。
◎ 読み出したデータをホスト側受信ファイル13に対
し、デバイス・ポインタおよび小ファイル・ポインタで
示されるエリヤに書込む。
し、デバイス・ポインタおよび小ファイル・ポインタで
示されるエリヤに書込む。
0 小ファイル・ポインタを+1更新する。
Q IOシミュレータ10を経由して、CPUシミュ
レータ8に終了割込みする。
レータ8に終了割込みする。
以上により送信処理が終了する。
本発明により従来は困難であった競合処理に関するシミ
ュレートが可能となり、ハードウェア完成前にソフトウ
ェアの開発が可能となるので、開発期間の短縮が図れる
。また実機レベルで発生させることが困難な競合ケース
も容易に設定出来ることにより信頼性向上が図れる。
ュレートが可能となり、ハードウェア完成前にソフトウ
ェアの開発が可能となるので、開発期間の短縮が図れる
。また実機レベルで発生させることが困難な競合ケース
も容易に設定出来ることにより信頼性向上が図れる。
ユレート方式の説明図、第2図はファイルのアクセス説
明図、第3図は実機によるハードウェア構成図、第4図
はハードウェアに対応したIOシミュレータ利用の構成
図、第5図は競合テスト例を示す説明図、第6図は従来
のファイル・アクセス図、第7図は送信データ形式図で
ある。
明図、第3図は実機によるハードウェア構成図、第4図
はハードウェアに対応したIOシミュレータ利用の構成
図、第5図は競合テスト例を示す説明図、第6図は従来
のファイル・アクセス図、第7図は送信データ形式図で
ある。
1・・・端末制御装置、2・・・マイクロコンピュータ
。
。
3・・・マイコン用バス、4・・・ホスト側コミュニケ
ーションアダプタ、5・・・端末側コミュニケーション
・アダプタ、6・・・中央処理装置、7・・・端末群、
8・・・CPUシミュレータ、9・・・マイクロプログ
ラム。
ーションアダプタ、5・・・端末側コミュニケーション
・アダプタ、6・・・中央処理装置、7・・・端末群、
8・・・CPUシミュレータ、9・・・マイクロプログ
ラム。
10・・・■○シミュレータ、11・・・ホスト側IO
モデル、12・・・端末側IOモデル 、13・・ホス
ト側ファイル、14・・端末側ファイル。
モデル、12・・・端末側IOモデル 、13・・ホス
ト側ファイル、14・・端末側ファイル。
代理人弁理士 小 川 勝 男じ′
躬 1 国 交
筋 1 圀 b
Claims (1)
- 1、汎用計算機上において、マイクロプロセッサを有し
、複数デバイスを制御する装置の競合処理の動作をシミ
ュレートするために、前記マイクロプロセッサに接続さ
れた記憶装置上に置かれた命令を逐次取出して命令動作
をシミュレーションするCPUシミュレータと、マイク
ロプロセッサの周辺アダプタの動作をシミュレーション
し且つ制御するIOシミュレータと周辺アダプタの動作
をシミュレーションするIOモデルと複数デバイスの入
出力動作に対応したファイルを形成して、CPUシミュ
レータ部よりIOシミュレータを経由してIOモデルに
入出力指令が発行された場合、IOモデル内にデバイス
を認識する機能と、デバイス対応のテストデータを記憶
する前記ファイルより、テスト・データのアクセス・ポ
イントを記憶、更新する機能を設け、かつテスト手続き
上のデータ部にテスト・デバイスの切換え符号を設け、
IOモデルがその符号を認識しテスト・デバイスを切換
える機能を設けることにより競合テストのシミュレーシ
ョンを可能とすることを特徴とするシミュレーション方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62249803A JPH0193836A (ja) | 1987-10-05 | 1987-10-05 | シミュレーション方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62249803A JPH0193836A (ja) | 1987-10-05 | 1987-10-05 | シミュレーション方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0193836A true JPH0193836A (ja) | 1989-04-12 |
Family
ID=17198441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62249803A Pending JPH0193836A (ja) | 1987-10-05 | 1987-10-05 | シミュレーション方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0193836A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5175136A (en) * | 1990-05-31 | 1992-12-29 | Monsanto Company | Monolithic catalysts for conversion of sulfur dioxide to sulfur trioxide |
-
1987
- 1987-10-05 JP JP62249803A patent/JPH0193836A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5175136A (en) * | 1990-05-31 | 1992-12-29 | Monsanto Company | Monolithic catalysts for conversion of sulfur dioxide to sulfur trioxide |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62182939A (ja) | 情報処理装置の論理シミユレ−シヨン方法 | |
GB2133603A (en) | Training simulator | |
JPH0193836A (ja) | シミュレーション方式 | |
CN118363873A (zh) | 调试模块的测试方法、装置、设备及可读存储介质 | |
JPH1173210A (ja) | エミュレーション方法およびエミュレータ装置 | |
JPH022448A (ja) | 端末エミュレータ | |
CN110456656A (zh) | Emtdc仿真装置、emtdc仿真系统及其仿真方法 | |
JPH05313864A (ja) | ホスト−端末間動的リビジョン情報交換方式 | |
CN108932171A (zh) | 嵌入式软件交互方法 | |
CN111445989B (zh) | 一种精浆分析仪模拟机模拟学习方法 | |
Ratcliff et al. | An inexpensive real-time microcomputer-based cognitive laboratory system | |
JPH01251256A (ja) | 端末シュミレータ | |
JPH0518138B2 (ja) | ||
JP2000207249A (ja) | シミュレ―ション装置 | |
JPH02134045A (ja) | 端末シュミレーション装置 | |
JP2522659Y2 (ja) | ファクシミリ装置用試験機 | |
Davidson et al. | Testing of microprograms using the lockheed SUE microinstruction simulator | |
JPS62242235A (ja) | 機能適合性のチエツク方式 | |
JPH08286953A (ja) | プログラム検証システム | |
JPS63172321A (ja) | デ−タ入力装置 | |
JPS62274436A (ja) | シミユレ−シヨン方式 | |
JPS59153245A (ja) | デバツグ装置 | |
JPS6123248A (ja) | デ−タ処理装置試験方式 | |
JPH01158551A (ja) | 入出力制御方式 | |
JPH0228734A (ja) | ファームウェア評価方式 |