JPH0134455Y2 - - Google Patents
Info
- Publication number
- JPH0134455Y2 JPH0134455Y2 JP1980033211U JP3321180U JPH0134455Y2 JP H0134455 Y2 JPH0134455 Y2 JP H0134455Y2 JP 1980033211 U JP1980033211 U JP 1980033211U JP 3321180 U JP3321180 U JP 3321180U JP H0134455 Y2 JPH0134455 Y2 JP H0134455Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- comparison
- clamp
- black level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、ITV(工業用テレビジヨン)受像機
の黒レベル固定回路に係り、この黒レベル固定回
路の後にブランキング回路を結合して黒レベル固
定回路に必要なブランキング機能と本来のブラン
キング機能とを兼用せしめて黒レベル固定回路の
簡略化を図つたものである。[Detailed description of the invention] The present invention relates to a black level fixing circuit for an ITV (industrial television) receiver, and a blanking circuit is connected after the black level fixing circuit to provide the black level fixing circuit necessary for the black level fixing circuit. This is intended to simplify the black level fixing circuit by combining the ranking function and the original blanking function.
一般にITV受像機は自動機械等の監視に使わ
れ、監視対象と背景の境界を明確に識別すること
が要求される。このようなITV受像機の黒レベ
ル固定回路は、従来、黒レベルにクランプする回
路とブランキングする回路とを備えており、この
うちブランキング回路は、帰線消去用の本来のブ
ランキング回路とは別に専用回路となつていた。
そのため、同一作用の回路を2個必要としコスト
高となつていた。 ITV receivers are generally used to monitor automatic machinery, etc., and are required to clearly distinguish between the monitored object and the background. Conventionally, the black level fixing circuit of such an ITV receiver has a circuit for clamping to the black level and a circuit for blanking. was a separate dedicated circuit.
Therefore, two circuits with the same function are required, resulting in high cost.
本考案は、このような従来の欠点を改良するた
めになされたもので、黒レベル固定回路の後に本
来のブランキング回路を接続することにより、黒
レベル固定回路におけるブランキング作用を本来
のブランキング回路で行なわしめ、回路の簡素化
を図つたものである。 The present invention was made to improve these conventional drawbacks, and by connecting the original blanking circuit after the black level fixing circuit, the blanking effect in the black level fixing circuit is replaced by the original blanking circuit. This is done using a circuit to simplify the circuit.
以下、本考案の一実施例を図面について説明す
る。 An embodiment of the present invention will be described below with reference to the drawings.
1は、複合映像信号(映像信号と同期信号を重
畳した信号)の入力端子、2はインピーダンス変
換用トランジスタである。このトランジスタ2の
エミツタ抵抗3には、コンデンサ4、npn型のト
ランジスタ5を主体とするクランプ回路7と、イ
ンピーダンス変換用のトランジスタ6とが順次接
続されている。このトランジスタ6のエミツタ抵
抗8には、抵抗9とトランジスタ10からなりブ
ランキングパルス入力端子11を有する本来の帰
線消去用ブランキング回路12が接続され、さら
にこのブランキング回路12は、トランジスタ1
3のベースからエミツタ抵抗14、黒クリツプ回
路15を経て出力端子16に結合されている。 1 is an input terminal for a composite video signal (a signal obtained by superimposing a video signal and a synchronization signal), and 2 is an impedance conversion transistor. A capacitor 4, a clamp circuit 7 mainly composed of an npn type transistor 5, and a transistor 6 for impedance conversion are connected to the emitter resistor 3 of the transistor 2 in this order. The emitter resistor 8 of the transistor 6 is connected to an original blanking circuit 12 for blanking, which is made up of a resistor 9 and a transistor 10 and has a blanking pulse input terminal 11.
3 is connected to the output terminal 16 via an emitter resistor 14 and a black clip circuit 15.
前記トランジスタ6のコレクタ側すなわちイン
バータ出力側には、トランジスタ17、抵抗1
8、コンデンサ19、ダイオード20、可変抵抗
21および抵抗22からなる比較回路23が接続
され、この比較回路23のトランジスタ17のコ
レクタには、トランジスタ24、抵抗25,2
6,27、コンデンサ28からなるレベル固定回
路29が結合され、前記コンデンサ28は前記ク
ランプ回路7のトランジスタ5のエミツタに接続
されている。なお、30はクランプパルス入力端
子、31はコンデンサ、32はベース抵抗、33
は電源端子である。 A transistor 17 and a resistor 1 are connected to the collector side of the transistor 6, that is, to the inverter output side.
8, a comparator circuit 23 consisting of a capacitor 19, a diode 20, a variable resistor 21, and a resistor 22 is connected to the collector of the transistor 17 of the comparator circuit 23, a transistor 24, resistors 25, 2
6, 27, and a level fixing circuit 29 consisting of a capacitor 28, the capacitor 28 being connected to the emitter of the transistor 5 of the clamp circuit 7. In addition, 30 is a clamp pulse input terminal, 31 is a capacitor, 32 is a base resistor, and 33
is the power terminal.
つぎに本考案による回路の作用を説明する。 Next, the operation of the circuit according to the present invention will be explained.
入力端子1に入力された複合映像信号は、トラ
ンジスタ2を経てエミツタに第2図aのような波
形の信号が得られたものとする。この信号は、ク
ランプ回路7を経てトランジスタ6のベースに加
えられるので、このトランジスタ6のエミツタに
は、第2図aの波形の信号を黒レベルLでクラン
プし、ついで同図dのようなブランキングパルス
で同期信号がブランキングされた同図bのような
波形の信号が得られる。すなわち、ブランキング
パルスのない映像期間では、ブランキング回路1
2のトランジスタ10がオフであり、トランジス
タ6のエミツタと接地間の抵抗は抵抗8だけなの
で、このトランジスタ6のエミツタには、第2図
aの映像信号部分の波形を黒レベルLでクランプ
した波形の信号が得られ、ブランキングパルスの
ある帰線期間では、ブランキング回路12のトラ
ンジスタ10がオンとなり、トランジスタ6のエ
ミツタと接地間の抵抗は、ほぼ、並列接続された
抵抗8,9の合成値となつて抵抗8より小さくな
るので、トランジスタ6のコレクタ電流は大きく
なるが、エミツタに現われる電位は低くなり、ト
ランジスタ6のエミツタには同図aの同期信号部
分をブランキングした波形の信号が得られるから
である。 It is assumed that the composite video signal input to the input terminal 1 passes through the transistor 2 and a signal having a waveform as shown in FIG. 2a is obtained at the emitter. This signal is applied to the base of the transistor 6 via the clamp circuit 7, so the emitter of the transistor 6 is clamped at the black level L with the waveform signal shown in FIG. A signal with a waveform like that shown in FIG. 2B is obtained by blanking the synchronizing signal with the ranking pulse. That is, in the video period without blanking pulses, the blanking circuit 1
Since the transistor 10 of No. 2 is off and the only resistance between the emitter of the transistor 6 and the ground is the resistor 8, the emitter of the transistor 6 receives a waveform obtained by clamping the waveform of the video signal portion in FIG. 2a at the black level L. During the retrace period with a blanking pulse, the transistor 10 of the blanking circuit 12 is turned on, and the resistance between the emitter of the transistor 6 and the ground is approximately the sum of the resistors 8 and 9 connected in parallel. Since the collector current of transistor 6 becomes larger than that of resistor 8, the potential appearing at the emitter becomes lower, and the emitter of transistor 6 receives a signal with a waveform obtained by blanking the synchronizing signal part of a in the same figure. Because you can get it.
上述のようにして得られた第2図bの波形の信
号は、抵抗9を経、トランジスタ13、黒クリツ
プ回路15を介して出力端子16に供給されるの
で、この出力端子16には同図fに示すような波
形の信号が得られる。 The signal having the waveform shown in FIG. A signal with a waveform as shown in f is obtained.
一方、インピーダンス変換用のトランジスタ6
のコレクタには、第2図cに示すように、映像期
間では同図bの波形の映像信号部分を反転し、帰
線期間では同図bの波形をブランキングパルスで
ブランキングした波形の信号が出力となつてあら
われ、比較回路23のトランジスタ17のベース
に加えられる。このとき、第2図aに示すような
黒い部分の映像信号A,Bは、反転されて、上向
きの信号A′,B′となる。このときのベース電圧
が、可変抵抗21で調整された電圧に、トランジ
スタ17のベース・エミツタ間電圧を加えた電圧
すなわち基準レベルXよりも高くなると、トラン
ジスタ17はオンする。すると、このトランジス
タ17のコレクタには、第2図eに示すようなパ
ルスが得られる。このパルスによりレベル固定回
路29のトランジスタ24がオンし、抵抗26を
通してコンデンサ28を充電し、トランジスタ5
のエミツタ電圧を上昇させる。すなわち、クラン
プ回路7のクランプ電圧が上昇してトランジスタ
6のコレクタ電圧が下降する。 On the other hand, the transistor 6 for impedance conversion
As shown in Figure 2c, the collector receives a signal whose waveform is obtained by inverting the video signal portion of the waveform shown in Figure 2b during the video period, and blanking the waveform shown in Figure 2B with a blanking pulse during the retrace period. appears as an output and is applied to the base of transistor 17 of comparator circuit 23. At this time, the video signals A and B in the black portions as shown in FIG. 2a are inverted to become upward signals A' and B'. When the base voltage at this time becomes higher than the voltage obtained by adding the base-emitter voltage of the transistor 17 to the voltage adjusted by the variable resistor 21, that is, the reference level X, the transistor 17 is turned on. Then, a pulse as shown in FIG. 2e is obtained at the collector of this transistor 17. This pulse turns on the transistor 24 of the level fixing circuit 29, charges the capacitor 28 through the resistor 26, and charges the transistor 5.
increases the emitter voltage. That is, the clamp voltage of the clamp circuit 7 increases and the collector voltage of the transistor 6 decreases.
つぎに前記上向きの信号A′,B′の上端部電圧
が前記電圧Xより低くなると、トランジスタ1
7,24はオフし、コンデンサ28の充電は停止
し、このコンデンサ28の充電電荷は、抵抗27
を通して放電する。すると、クランプ電圧が下降
し、再びトランジスタ6のコレクタ電圧が上昇
し、トランジスタ17,24をオンさせ、抵抗2
6を通してコンデンサ28に充電する。このよう
に、抵抗26を通しての充電電流と、抵抗27を
通しての放電電流がバランスしたところで、トラ
ンジスタ5のエミツタ電圧が固定される。 Next, when the upper end voltage of the upward signals A' and B' becomes lower than the voltage X, the transistor 1
7 and 24 are turned off, charging of the capacitor 28 is stopped, and the charge of this capacitor 28 is transferred to the resistor 27.
discharge through. Then, the clamp voltage falls, and the collector voltage of transistor 6 rises again, turning on transistors 17 and 24, and turning on resistor 2.
6 to charge the capacitor 28. In this way, when the charging current through the resistor 26 and the discharging current through the resistor 27 are balanced, the emitter voltage of the transistor 5 is fixed.
ここでもし第2図aにおける黒い部分の映像信
号A,Bの先端電圧が動いた場合には、それに応
じてトランジスタ5のエミツタ電圧が上下し、ト
ランジスタ6のエミツタの波形では、第2図cの
基準レベルXが常に一定電圧で保たれ、したがつ
て黒レベル固定回路として作用する。なお、第2
図においてLは黒レベル、Eはアース線のレベ
ル、Xは比較回路23の基準レベルを示す。 Here, if the tip voltages of the video signals A and B in the black part in FIG. The reference level X of is always maintained at a constant voltage, and therefore acts as a black level fixing circuit. In addition, the second
In the figure, L indicates the black level, E indicates the ground line level, and X indicates the reference level of the comparator circuit 23.
本考案は上述のように、黒レベル固定回路に本
来の帰線消去用ブランキング回路を組合せたので
必要とするブランキング回路が1個でよく、使用
トランジスタ等の部品点数を削減でき、安価に提
供できるものである。 As mentioned above, this invention combines the black level fixing circuit with the original blanking circuit for blanking, so only one blanking circuit is required, reducing the number of components such as transistors, and reducing the cost. This is something that can be provided.
第1図は、本考案による黒レベル固定回路の一
実施例を示す電気回路図、第2図は各部の波形図
である。
1……映像信号入力端子、7……クランプ回
路、11……ブランキングパルス入力端子、12
……ブランキング回路、15……黒クリツプ回
路、16……出力端子、23……比較回路、29
……レベル固定回路、30……クランプパルス入
力端子、L……黒レベル、E……アース線のレベ
ル、X……比較回路23の基準レベル。
FIG. 1 is an electrical circuit diagram showing an embodiment of the black level fixing circuit according to the present invention, and FIG. 2 is a waveform diagram of each part. 1...Video signal input terminal, 7...Clamp circuit, 11...Blanking pulse input terminal, 12
... Blanking circuit, 15 ... Black clip circuit, 16 ... Output terminal, 23 ... Comparison circuit, 29
... Level fixing circuit, 30 ... Clamp pulse input terminal, L ... Black level, E ... Ground wire level, X ... Reference level of comparison circuit 23.
Claims (1)
ンス変換用のトランジスタを介してブランキン
グ回路を結合し、前記インピーダンス変換用の
トランジスタのインバータ出力側に、このイン
バータ出力を基準レベルと比較する比較回路を
結合し、この比較回路の出力側に、この比較出
力に基づいて前記クランプ回路の動作電圧を一
定に保持するレベル固定回路を結合してなるこ
とを特徴とするITV受像機の黒レベル固定回
路。 (2) クランプ回路は、クランプパルスでオン、オ
フするnpn型のトランジスタからなる実用新案
登録請求の範囲第1項記載のITV受像機の黒
レベル固定回路。 (3) 比較回路は、基準電圧をエミツタに結合し、
クランプ回路の後段に結合されたインピーダン
ス変換用のトランジスタからのインバータ出力
電圧をベースに結合したトランジスタからなる
実用新案登録請求の範囲第1項または第2項記
載のITV受像機の黒レベル固定回路。 (4) レベル固定回路は、比較回路の比較出力の有
無によつてオン、オフするトランジスタと、こ
のトランジスタのオン時に抵抗を介して充電
し、オフ時に他の抵抗を介して放電してバラン
スするコンデンサであつて、クランプ回路のト
ランジスタのエミツタに結合されたコンデンサ
とからなる実用新案登録請求の範囲第2項また
は第3項記載のITV受像機の黒レベル固定回
路。[Claims for Utility Model Registration] (1) A blanking circuit is coupled to the rear stage of the video signal clamp circuit via an impedance conversion transistor, and the inverter output is connected to the inverter output side of the impedance conversion transistor. An ITV characterized in that a comparison circuit for comparison with a reference level is coupled to the output side of the comparison circuit, and a level fixing circuit is coupled to the output side of the comparison circuit for holding the operating voltage of the clamp circuit constant based on the comparison output. Receiver black level fixing circuit. (2) The black level fixing circuit for an ITV receiver according to claim 1, wherein the clamp circuit comprises an NPN transistor that is turned on and off by a clamp pulse. (3) The comparator circuit couples the reference voltage to the emitter,
A black level fixing circuit for an ITV receiver according to claim 1 or 2, which is comprised of a transistor whose base is connected to an inverter output voltage from an impedance conversion transistor connected to a downstream stage of a clamp circuit. (4) The level fixed circuit has a transistor that turns on and off depending on the presence or absence of the comparison output of the comparison circuit, and when this transistor is on, it is charged through a resistor, and when it is off, it is discharged through another resistor for balance. 4. A black level fixing circuit for an ITV receiver as claimed in claim 2 or 3, comprising a capacitor coupled to the emitter of a transistor of a clamp circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980033211U JPH0134455Y2 (en) | 1980-03-14 | 1980-03-14 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980033211U JPH0134455Y2 (en) | 1980-03-14 | 1980-03-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56134872U JPS56134872U (en) | 1981-10-13 |
JPH0134455Y2 true JPH0134455Y2 (en) | 1989-10-19 |
Family
ID=29628904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1980033211U Expired JPH0134455Y2 (en) | 1980-03-14 | 1980-03-14 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0134455Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS615061U (en) * | 1984-06-14 | 1986-01-13 | シャープ株式会社 | color television receiver |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5127018A (en) * | 1974-08-30 | 1976-03-06 | Sharp Kk |
-
1980
- 1980-03-14 JP JP1980033211U patent/JPH0134455Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5127018A (en) * | 1974-08-30 | 1976-03-06 | Sharp Kk |
Also Published As
Publication number | Publication date |
---|---|
JPS56134872U (en) | 1981-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0134455Y2 (en) | ||
EP0058729B1 (en) | Synchronizing signal separator circuit | |
GB1511003A (en) | Black level clamping circuit for a television signal processor | |
US4172262A (en) | Line sampling circuit for television receiver | |
EP1630821B1 (en) | Sampling circuit | |
US3949418A (en) | Burst gate and backporch clamping circuitry | |
US4384305A (en) | Circuit arrangement for generating a synchronizable sawtooth voltage | |
JP2931701B2 (en) | Clamp circuit | |
US3532811A (en) | Circuit for separating sync signals from a composite video signal | |
JPH0294918A (en) | Emitter coupled logic circuit | |
JPS5953726B2 (en) | Sawtooth wave generator | |
US4371793A (en) | Dual-mode control signal generating apparatus | |
JP2849768B2 (en) | Clamp circuit | |
JP3743125B2 (en) | Clamp circuit | |
GB2131257A (en) | Switching network with suppressed switching transients | |
JPS5837135Y2 (en) | Muting signal generation circuit | |
JPS59860Y2 (en) | color television receiver | |
JP2580570B2 (en) | sin 2 upper 2 waveform shaping circuit | |
JPS645419Y2 (en) | ||
JPH0113480Y2 (en) | ||
JPS6129188B2 (en) | ||
JPH0568154B2 (en) | ||
JPH0230629B2 (en) | ||
KR900003644Y1 (en) | TV's horizontal oscillation circuit | |
JPS5826850B2 (en) | Astable multivibrator |