JPH0132637B2 - - Google Patents
Info
- Publication number
- JPH0132637B2 JPH0132637B2 JP59071149A JP7114984A JPH0132637B2 JP H0132637 B2 JPH0132637 B2 JP H0132637B2 JP 59071149 A JP59071149 A JP 59071149A JP 7114984 A JP7114984 A JP 7114984A JP H0132637 B2 JPH0132637 B2 JP H0132637B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- series
- switching element
- resonant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000006698 induction Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Landscapes
- General Induction Heating (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は誘導加熱装置用インバータ回路に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an inverter circuit for an induction heating device.
従来例の構成とその問題点
直列インバータ回路として従来は第1図の如く
インバータ回路を構成するスイツチング素子1及
び2に逆並列にダイオード3及び4を接続しただ
けのもの、或は第2図の如くさらに抵抗R及びコ
ンデンサCsの直列回路を並列接続したものを用い
ていた。第1図では上記スイツチング素子1及び
2の電圧の立上がりが急峻なため、上記スイツチ
ング素子の安全動作領域に対する動作余裕が小さ
いと共に、スイツチング損失が大きいという欠点
を有していた。第2図では、上記抵抗の損失が大
きく直列インバータ回路の変換効率低下をきたす
という欠点をこの第2図の抵抗Rを単に除去すれ
ば抵抗損失をなくすことができると考えられる
が、負荷コイルと共振コンデンサの直列回路の共
振周波数以下でインバータ回路を動作させる場
合、コンデンサCsに充電された状態でスイツチン
グ素子1あるいは2がオンするとスイツチング素
子に短絡電流が流れ、スイツチング素子の安全動
作領域外にまで電流が達するため、電流制限用と
して必ず抵抗Rを設ける必要があつた。Conventional configurations and their problems Conventional series inverter circuits have only had diodes 3 and 4 connected in antiparallel to switching elements 1 and 2 constituting the inverter circuit as shown in Fig. 1, or as shown in Fig. 2. Furthermore, a series circuit of a resistor R and a capacitor Cs was connected in parallel. In FIG. 1, since the voltages of the switching elements 1 and 2 rise sharply, the operating margin for the safe operation range of the switching elements is small and the switching loss is large. In Fig. 2, it is thought that the disadvantage that the resistance loss is large and reduces the conversion efficiency of the series inverter circuit can be eliminated by simply removing the resistor R shown in Fig. When operating an inverter circuit below the resonant frequency of a series circuit of resonant capacitors, if switching element 1 or 2 is turned on while capacitor Cs is charged, a short-circuit current will flow through the switching element, causing the switching element to fall outside the safe operating area. Since the current reaches up to 1, it was necessary to provide a resistor R to limit the current.
発明の目的
本発明は、かかる欠点に鑑みてなされたもので
インバータ回路を構成するスイツチング素子の、
安全動作領域に対する動作余裕の増大、スイツチ
ング損失による発熱の低減を図るものである。Purpose of the Invention The present invention was made in view of the above drawbacks, and the present invention provides a switching element that constitutes an inverter circuit.
This aims to increase the operating margin in the safe operating range and reduce heat generation due to switching loss.
発明の構成
上記目的を達するため、本発明の誘導加熱用イ
ンバータ回路は直流電源と、負荷コイル及び共振
コンデンサの直列共振回路よりなる負荷回路と、
上記直流電源及び負荷回路の間に直列的に介在す
る第1のスイツチング素子と、上記負荷回路に並
列的に接続された第2のスイツチング素子よりな
り、上記スイツチング素子に逆並列にダイオード
を接続した直列インバータ回路において、上記ス
イツチング素子と負荷回路の接続点と、上記直流
電源間に少なくとも1個の遅延コンデンサを接続
し、上記直列共振回路の共振周波数以上の周波数
で動作するものである。Structure of the Invention In order to achieve the above object, the inverter circuit for induction heating of the present invention includes a DC power supply, a load circuit consisting of a series resonant circuit of a load coil and a resonant capacitor,
It consists of a first switching element interposed in series between the DC power supply and the load circuit, and a second switching element connected in parallel to the load circuit, and a diode is connected in antiparallel to the switching element. In the series inverter circuit, at least one delay capacitor is connected between the connection point of the switching element and the load circuit and the DC power supply, and the circuit operates at a frequency higher than the resonant frequency of the series resonant circuit.
実施例の説明
以下、本発明を実施例に従い詳述する。第3図
におて、1はトランジスタで直流電源及び負荷回
路の間に直列的に介在している。2はトランジス
タで負荷回路に並列的に接続されている。3及び
4はダイオードで、それぞれトランジスタ1及び
2に逆並列に接続されている。5は負荷コイル、
6は共振コンデンサである。負荷コイル及び共振
コンデンサ6の直列共振回路よりなる負荷回路は
トランジスタ1及び2の接続点と、上記直流電源
の間に接続されている。8は電源スイツチ7を介
して交流電源がその入力に加えられる単相ブリツ
ジよりなる全波整流器、9は平滑コンデンサ、1
0は全波整流器8と並列接続された前記直列共振
回路の共振周波数以上の周波数でトランジスタ1
および2を駆動するベース駆動回路である。であ
る。Description of Examples Hereinafter, the present invention will be described in detail according to Examples. In FIG. 3, a transistor 1 is interposed in series between a DC power source and a load circuit. 2 is a transistor connected in parallel to the load circuit. Diodes 3 and 4 are connected antiparallel to transistors 1 and 2, respectively. 5 is a load coil,
6 is a resonant capacitor. A load circuit consisting of a series resonant circuit including a load coil and a resonant capacitor 6 is connected between the connection point of the transistors 1 and 2 and the DC power supply. 8 is a full-wave rectifier consisting of a single-phase bridge to which AC power is applied to its input via power switch 7; 9 is a smoothing capacitor;
0 is a frequency higher than the resonant frequency of the series resonant circuit connected in parallel with the full-wave rectifier 8;
and a base drive circuit that drives 2. It is.
第3図において第4図波形図を用いて動作を説
明する。第4図Aはトランジスタ1のベース電
流、同図Bはトランジスタ1のコレクタ電流、同
図Cはダイオード3の順方向電流、同図Dはトラ
ンジスタ1のコレクタ−エミツタ間電圧、同図E
はトランジスタ2のベース電流、同図Fはトラン
ジスタ2のコレクタ電流、同図Gはダイオード4
の順方向電流、同図Hはトランジスタ2のコレク
タ−エミツタ間電圧、同図Iはトランジスタ1の
スイツチング損失、同図Jはトランジスタ2のス
イツチング損失、同図Kはトランジスタ1の電圧
−電流軌跡で横軸はコレクタ−エミツタ間電圧で
縦軸はコレクタ電流である。同図Lはトランジス
タ2の電圧−電流軌跡で横軸及び縦軸は同図Kと
同様である。第4図で破線は遅延コンデンサCd
のない場合、すなわち第1図の従来例の波形であ
る。 The operation will be explained in FIG. 3 using the waveform diagram in FIG. 4. Figure 4A is the base current of transistor 1, Figure B is the collector current of transistor 1, Figure C is the forward current of diode 3, Figure D is the collector-emitter voltage of transistor 1, Figure 4E is
is the base current of transistor 2, F is the collector current of transistor 2, and G is the diode 4.
, H is the collector-emitter voltage of transistor 2, I is the switching loss of transistor 1, J is the switching loss of transistor 2, and K is the voltage-current trajectory of transistor 1. The horizontal axis is the collector-emitter voltage and the vertical axis is the collector current. L in the same figure shows the voltage-current locus of the transistor 2, and the horizontal and vertical axes are the same as in K in the same figure. In Figure 4, the broken line is the delay capacitor C d
This is the waveform in the case without , that is, in the conventional example shown in FIG.
本実施例においては、トランジスタ2が遮断さ
れたとき、負荷コイル5、共振コンデンサ6、遅
延コンデンサCdよりなる直列共振回路が形成さ
れ上記直列共振回路の自然角周波数に従つてトラ
ンジスタ2のコレクタ−エミツタ間電圧が立ち上
がる。第1図の従来例の場合は上記直列回路が形
成されないのでトランジスタ2が完全に遮断され
た時点でトランジスタ2のコレクタ−エミツタ間
電圧がその最大値に達する。その故第4図D,H
に示す様に第3図の実施例では、第1図の従来例
に比してトランジスタ2のコレクタ−エミツタ間
電圧の立上がりが遅延コンデンサCdの充電時間
Tだけ遅れる。同様にトランジスタ1のコレクタ
−エミツタ間電圧の立上がりも上記時間Tだけ遅
れる。特に、共振周波数以上でトランジスタ1,
2を駆動しているため、トランジスタ1,2のコ
レクタ電流(第4図B,F)は完全な正弦波を形
成する以前にオフされ、急激に低下していく。こ
のコレクタ電流は直列共振回路を流れる電流波形
とほぼ同じ波形をしている。すなわち、トランジ
スタ1をオンからオフすれば、直列共振回路に流
れる電流も急激に低下し始めるとともに、負荷コ
イル5にエネルギが蓄積された状態で前記電流が
急激に低下するため、この負荷コイル5は遅延コ
ンデンサCdのエネルギーを吸収(遅延コンデン
サCdが放電)し、次にトランジスタ2がオンす
るまでには遅延コンデンサの端子電圧がほぼ零と
なり、トランジスタ2に短絡電流が流れることが
ない。 In this embodiment, when the transistor 2 is cut off, a series resonant circuit consisting of the load coil 5, the resonant capacitor 6, and the delay capacitor Cd is formed, and the collector of the transistor 2 is connected to the collector of the transistor 2 according to the natural angular frequency of the series resonant circuit. The emitter voltage rises. In the conventional example shown in FIG. 1, the series circuit is not formed, so the voltage between the collector and emitter of transistor 2 reaches its maximum value when transistor 2 is completely cut off. Therefore, Figure 4 D, H
As shown in FIG. 3, in the embodiment shown in FIG. 3, the rise of the voltage between the collector and emitter of transistor 2 is delayed by the charging time T of delay capacitor Cd compared to the conventional example shown in FIG. Similarly, the rise of the collector-emitter voltage of transistor 1 is also delayed by the above-mentioned time T. In particular, above the resonance frequency, transistor 1,
2, the collector currents of transistors 1 and 2 (FIG. 4, B and F) are turned off before forming a complete sine wave, and rapidly decrease. This collector current has almost the same waveform as the current waveform flowing through the series resonant circuit. That is, when the transistor 1 is turned off from on, the current flowing through the series resonant circuit also begins to drop rapidly, and the current drops rapidly while energy is stored in the load coil 5. By the time the energy of the delay capacitor C d is absorbed (the delay capacitor C d is discharged) and the next time the transistor 2 is turned on, the terminal voltage of the delay capacitor becomes almost zero, and no short-circuit current flows through the transistor 2.
以上の特性を利用して本発明では、短絡電流を
抑制するための電流制限用抵抗を排除することを
可能とし、抵抗による変換効率の低下をなくすと
ともに、遅延コンデンサによるトランジスタに印
加される急峻な電圧を抑え、トランジスタの安全
動作領域に対する動作余裕を増大できる。第5図
及び第6図は本発明の他の実施例であり、その動
作は第3図の実施例より容易に類推できる。図中
第3図と同じ動作をする素子は同一番号を付して
いる。 Utilizing the above-mentioned characteristics, the present invention makes it possible to eliminate the current-limiting resistor for suppressing short-circuit current, eliminate the reduction in conversion efficiency caused by the resistor, and reduce the steep voltage applied to the transistor by the delay capacitor. It is possible to suppress the voltage and increase the operating margin for the safe operating area of the transistor. 5 and 6 show other embodiments of the present invention, the operation of which can be easily inferred from the embodiment shown in FIG. In the figure, elements that operate in the same way as in FIG. 3 are given the same numbers.
発明の効果
以上述べたように、本発明の遅延コンデンサを
付加することにより、第4図K,Lに示すように
直列インバータ回路を構成するスイツチング素子
の安全動作領域に対する動作余裕を増大し、第4
図I,Jに示すようにスイツチング損失を低減す
ることができる。加えて第2図の従来例に比して
抵抗Rによる損失がないので直列インバータ回路
の変換効率を高めることができる。Effects of the Invention As described above, by adding the delay capacitor of the present invention, as shown in FIG. 4
Switching loss can be reduced as shown in Figures I and J. In addition, since there is no loss due to the resistor R compared to the conventional example shown in FIG. 2, the conversion efficiency of the series inverter circuit can be improved.
第1図及び第2図は従来の直列インバータ回路
の回路図、第3図は本発明の一実施例を示す誘導
加熱装置用インバータ回路の回路図、第4図A,
B,C,D,E,F,G,H,I,J,K,Lは
第3図の動作を示す波形図、第5図及び第6図は
本発明の他の実施例を示す回路図である。
1,2……トランジスタ、3,4……ダイオー
ド、Cd……遅延コンデンサ、5……負荷コイル、
6……共振コンデンサ。
1 and 2 are circuit diagrams of a conventional series inverter circuit, FIG. 3 is a circuit diagram of an inverter circuit for an induction heating device showing an embodiment of the present invention, and FIG. 4A,
B, C, D, E, F, G, H, I, J, K, and L are waveform diagrams showing the operation of FIG. 3, and FIGS. 5 and 6 are circuits showing other embodiments of the present invention. It is a diagram. 1, 2...Transistor, 3, 4...Diode, C d ...Delay capacitor, 5...Load coil,
6...Resonance capacitor.
Claims (1)
の直列共振回路よりなる負荷回路と、上記直流電
源及び負荷回路の間に直列的に介在する第1のス
イツチング素子と、上記負荷回路に並列的に接続
された第2のスイツチング素子よりなり、上記ス
イツチング素子に逆並列にダイオードを接続した
直列インバータ回路において、上記スイツチング
素子と負荷回路の接続点と、上記直流電源間に少
なくとも1個の遅延コンデンサを接続し、前記直
列共振回路の共振周波数以上の周波数で動作する
誘導加熱装置用インバータ回路。1. A DC power source, a load circuit consisting of a series resonant circuit of a load coil and a resonant capacitor, a first switching element interposed in series between the DC power source and the load circuit, and a first switching element connected in parallel to the load circuit. In a series inverter circuit comprising a second switching element and a diode connected in antiparallel to the switching element, at least one delay capacitor is connected between a connection point between the switching element and the load circuit and the DC power supply. , an inverter circuit for an induction heating device that operates at a frequency higher than the resonant frequency of the series resonant circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59071149A JPS59209296A (en) | 1984-04-10 | 1984-04-10 | Inverter circuit for induction heater |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59071149A JPS59209296A (en) | 1984-04-10 | 1984-04-10 | Inverter circuit for induction heater |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59209296A JPS59209296A (en) | 1984-11-27 |
JPH0132637B2 true JPH0132637B2 (en) | 1989-07-07 |
Family
ID=13452257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59071149A Granted JPS59209296A (en) | 1984-04-10 | 1984-04-10 | Inverter circuit for induction heater |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59209296A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62250874A (en) * | 1986-04-23 | 1987-10-31 | Fuji Electric Co Ltd | Voltage type inverter for series resonance load |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5512395Y2 (en) * | 1976-01-17 | 1980-03-18 |
-
1984
- 1984-04-10 JP JP59071149A patent/JPS59209296A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59209296A (en) | 1984-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2674341B2 (en) | Snubber circuit of power converter | |
JP2711315B2 (en) | Switching power supply | |
JPH02184267A (en) | Series resonance inverter with non-loss snabber-reset part | |
US5258902A (en) | Snubber circuit located between an output line and low impedance potential | |
JPH01502874A (en) | pulse width modulation converter | |
JP3025715B2 (en) | Inverter circuit | |
JPH0132637B2 (en) | ||
JPS62250874A (en) | Voltage type inverter for series resonance load | |
JP2865148B2 (en) | AC voltage controller | |
JP3198733B2 (en) | Inverter power transistor drive circuit | |
JPH0681500B2 (en) | Switching circuit | |
JP2555621B2 (en) | Inverter energy recovery circuit | |
JP2833799B2 (en) | Chopper circuit | |
JPS58202623A (en) | transistor switch circuit | |
JPS6127111Y2 (en) | ||
JP2673996B2 (en) | Inverter device | |
JPH05236756A (en) | Protective unit for current type inverter | |
JP3335639B2 (en) | Inverter with silicon controlled rectifier full bridge circuit | |
JPS61244264A (en) | Multi-output DC voltage conversion circuit | |
JPS627783B2 (en) | ||
JPH0231915Y2 (en) | ||
JPS6116794Y2 (en) | ||
JP2540294Y2 (en) | Power inverter drive circuit | |
JPS6244074A (en) | Current type inverter | |
JPS60156220A (en) | Inverter device |