[go: up one dir, main page]

JPH01309380A - 絶縁ゲート形半導体装置 - Google Patents

絶縁ゲート形半導体装置

Info

Publication number
JPH01309380A
JPH01309380A JP63139264A JP13926488A JPH01309380A JP H01309380 A JPH01309380 A JP H01309380A JP 63139264 A JP63139264 A JP 63139264A JP 13926488 A JP13926488 A JP 13926488A JP H01309380 A JPH01309380 A JP H01309380A
Authority
JP
Japan
Prior art keywords
film
insulated gate
semiconductor device
oxide
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63139264A
Other languages
English (en)
Inventor
Isao Yoshida
功 吉田
Masatoshi Morikawa
正敏 森川
Yuzuru Oji
譲 大路
Hiroshi Jinriki
博 神力
Kiichiro Mukai
向 喜一郎
Kenji Akeyama
明山 健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63139264A priority Critical patent/JPH01309380A/ja
Publication of JPH01309380A publication Critical patent/JPH01309380A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • H10D30/668Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電力用絶縁ゲート形半導体装置に係り特に低損
失でかつ高信頼性を得るのに好適な絶縁ゲート形半導体
装置に関する。
〔従来の技術〕
一般にMOSFETのゲート絶縁膜材料としては、シリ
コン酸化膜が用いられている。縦形構造を有する電力用
(以下パワーと称する) MOSFETの場合にも、特
公昭60−41876号に記載のように、ゲート絶縁膜
にはシリコン酸化膜が用いられていた。−方、特願昭6
1−269659号に記載のように、半導体装置のキャ
パシタ用絶縁膜として高誘電体膜たとえば酸化タンタル
膜が使用れていた。また、特開昭53−11348号に
記載のように、横形構造の微細MO8FETに酸化タン
タル膜が用いられた例がある。
〔発明が解決しようとする課題〕
上記従来技術は、縦形パワーMO5FETのゲート絶縁
膜材料として、キャパシタ用として高信頼性を有する酸
化タンタルのような高誘電体膜を用いる点について配慮
されておらず、特にゲート面積の大きな場合、ゲート耐
圧の歩留り及び信頼性が低下するという問題があった。
なお、横形構造の微細MO3FETに酸化タンタル膜が
用いられた例はあるが、この構造ではゲート面積が小さ
く、ゲート耐圧の歩留り及び信頼性に関して配慮されて
いなかった。
本発明の目的は、縦形パワーMO3FETのゲート耐圧
歩留り及び信頼性を向上することにある。
〔課題を解決するための手段〕
上記目的は、縦形パワーMO5FETのゲート絶縁膜と
して、例えば酸化タンタル膜とシリコン酸化膜との複合
膜のような誘電率の異なる複合膜を用いることにより達
成される。
〔作用〕
縦形パワーMO3FETのゲート面積が大きいので、ゲ
ート絶縁膜の欠陥が、ゲート耐圧歩留り及び信頼性に対
して大きな影響を及ぼす。
ゲート絶縁膜として用いた酸化タンタル膜とシリコン酸
化膜との複合膜は、従来のシリコン酸化膜の単層膜に比
べて、等測的に誘電率が高くとれるので、電気的時性を
低下させないで厚膜化でき、欠陥の発生確率の低減に著
しい効果を有する。それによって、ゲート耐圧歩留り及
び信頼性が著しく向上する。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。第1
図は、縦形パワーMO5FETの主要部セル部の断面構
造図である。1は抵抗率が0.01Ω・■のn形高濃度
半墓体基板、2は抵抗率が、0.8Ω・国、厚さが10
μmのn形エピタキシャル層からなるドレイン領域、3
はシート抵抗が500Ω/口、深さが2.5μmのp形
ベース領域、4は、シート抵抗が20Ω/口、深さが0
.5μmのn形高濃度ソース領域、5は厚さが25Ωm
のシリコン酸化膜、6は厚さが35Ωmの酸化タンタル
膜、7は厚さが5Ωmの窒化シリコン膜、8は厚さが0
.3μmの多結晶シリコンからなるゲート電極、9は厚
さが0.6μmのリンガラスからなる安定化保護膜、1
0は厚さが3μmのアルミニウム膜、11は樹脂系絶縁
膜、そして12は厚さが2μmの金J7ft膜からなる
ドレイン電極である。本構造の特徴は、ゲート絶縁膜が
、シリコン酸化膜、酸化タンタル膜および窒化シリコン
膜から成る複合膜で構成されていることであり、またそ
のゲート絶縁膜の下に低濃度ドレイン領域を有すること
である。
本実施例によれば、3.5m角チップパワーMO3FE
Tにおいて、ドレイン耐圧60V、オン抵抗30mΩ、
ゲート耐圧30Vが得られた。このデバイスは、従来の
厚さ35Ωmのシリコン酸化膜からなるゲート絶g膜を
有するパワーMO8FETに比べてゲート耐圧の歩留り
が約20%向上でき、また、ゲート電界加速試験におい
ても不良発生率が格段に減少した。
次に、本発明の他の実施例を第2図により説明する。第
2図は、U溝を有する縦形パワーMO3FETの主要部
の断面構造図である。本構造では、p形ベース領域3お
よびn形ベース領域4を形成後に、ゲート絶縁膜5,6
.7を形成している。従って、ゲート絶縁膜形成後に、
例えばベース拡散などの高温熱処理工程を入れる必要が
ない。また、図に示したように、ゲート領域がU溝をし
ている場合には、ゲート絶縁膜を均一な厚さに保つこと
は難しく、その絶′R膜が薄い場合には、ピンホールな
どを生じやすいので、その面からも膜厚を大とする必要
がある6本構造ではシリコン酸化膜5の厚さを15nm
、酸化タンタル膜6の厚さを35nm、窒化シリコン膜
7の厚さを5nmとした。またU溝の幅を3μmとした
。他のパラメータは、第1図とほぼ同一の条件に設定し
た。
本実施例によれば、3.5mm角チツプのパワーMO5
FETにおいて、ドレイン耐圧45V、オン抵抗20m
Ω、ゲート耐圧25Vが得られた。このデバイスは、従
来の厚さ30nmのシリコン酸化膜とゲート絶縁膜とす
るパワーMO3FETに比べて、ゲート耐圧歩留りが3
0%も向上できた。
次に、本発明の他の実施例を第3図および第4図により
説明する。第3図は、パワーICの平面配置図、第4図
はそのICの主要部の断面構造図である。ここで、10
1はパワーMO8FIETが配置されている領域、10
2,103は、MOSFETや抵抗やキャパシタから成
るドライブIC,論理ICが配置されている領域である
。さらに、ドライブIC102には、過電圧、低電圧、
過電流及び温度上昇に対する保護回路が含まれている。
本構造の特徴は、パワーMO3FET部とMOSFET
部のゲート絶縁膜及びキャパシタの絶縁膜が5のシリコ
ン酸化膜、6の酸化タンタル膜、7の窒化シリコン膜よ
り成っていることである。これにより、MOSFETの
ゲート絶縁膜とキャパシタの絶、I?1′膜とを別々に
製作する従来の構造に比べて工程の簡略化が図れる。
以上の実施例では、ゲート電極として、多結晶シリコン
について述べたが、他の材料、例えば、アルミニウム、
アルミニウム合金、タングステン。
モリブデン、タングステン・トリサイド、モリブデン・
シリサイドおよびチタン・シリサイドでも同様な効果が
認められた。
さらに、高誘電体膜として、酸化タンタルの実施例を示
したが、他の材料である酸化チタン、酸化ハフニウム、
酸化ネオビウムおよび酸化ジルコニウムでも本発明の思
想を逸脱しない限りにおいて変更可能である。
【図面の簡単な説明】
第1図は本発明の一実施例の縦形パワーMO3FETの
主要部の縦断面図、第2図は本発明の他の実施例の溝碑
造縦形パワーMO5FETの主要部の縦断面図。 第3図は本発明の他の実施例のパワーMO3ICの\V
面配置図、第4図は第3図の主要部の縦断面図である。 1・・・高濃度半導体基板、2・・・n形ドレイン領域
。 3・・・p形ベース領域、4・・・n形ソース領域、5
・・・シリコン酸化膜、6・・・酸化タンタル膜、7・
・・窒化シリコン膜、8・・・ゲート電極、1o・・・
ソース電極。 AO7− I7・・ヤヤlずシタt′弔ν

Claims (1)

  1. 【特許請求の範囲】 1、電力用絶縁ゲート形電界効果トランジスタもしくは
    、それを含む集積回路装置において、上記絶縁ゲート膜
    の材料が、シリコン酸化膜よりも誘電率の大きな高誘電
    体膜とシリコン酸化膜とを含むことを特徴とする絶縁ゲ
    ート形半導体装置。 2、特許請求の範囲第1項において、電力用絶縁ゲート
    形電界効果トランジスタの構造が、低濃度ドレイン領域
    を表面に有する縦形であることを特徴とする絶縁ゲート
    形半導体装置。 3、特許請求の範囲第1項において、電力用絶縁ゲート
    形電界効果トランジスタのチャネル部が溝領域内に形成
    されていることを特徴とする絶縁ゲート形半導体装置。 4、特許請求の範囲第1項において、絶縁ゲート膜とキ
    ャパシタ膜とが同一の断面組成をしていることを特徴と
    する絶縁ゲート形半導体装置。 5、特許請求の範囲第1項において、ゲート電極が多結
    晶シリコン、アルミニウム、アルミニウム合金、タング
    ステン、モリブデン、タングステン・シリサイド、モリ
    ブデン・シリサイドおよびチタン・トリサイドなる群か
    ら選ばれた材料の膜であることを特徴とする絶縁ゲート
    形半導体装置。 6、特許請求の範囲第1項において、高誘電体膜が酸化
    タンタル、酸化チタン、酸化ハフニウム、酸化ネオビウ
    ムおよび酸化ジルコニウムからなる群から選ばれた材料
    の膜であることを特徴とする絶縁ゲート形半導体装置。
JP63139264A 1988-06-08 1988-06-08 絶縁ゲート形半導体装置 Pending JPH01309380A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63139264A JPH01309380A (ja) 1988-06-08 1988-06-08 絶縁ゲート形半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63139264A JPH01309380A (ja) 1988-06-08 1988-06-08 絶縁ゲート形半導体装置

Publications (1)

Publication Number Publication Date
JPH01309380A true JPH01309380A (ja) 1989-12-13

Family

ID=15241235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63139264A Pending JPH01309380A (ja) 1988-06-08 1988-06-08 絶縁ゲート形半導体装置

Country Status (1)

Country Link
JP (1) JPH01309380A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594177A1 (en) * 1992-10-22 1994-04-27 Kabushiki Kaisha Toshiba Vertical MOSFET having trench covered with multilayer gate film
KR100304717B1 (ko) * 1998-08-18 2001-11-15 김덕중 트렌치형게이트를갖는반도체장치및그제조방법
JP2008187147A (ja) * 2007-01-31 2008-08-14 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
US8383490B2 (en) 2011-07-27 2013-02-26 International Business Machines Corporation Borderless contact for ultra-thin body devices
JP2013055349A (ja) * 2012-11-12 2013-03-21 Fuji Electric Co Ltd 半導体装置およびその製造方法
CN106033776A (zh) * 2015-03-18 2016-10-19 北大方正集团有限公司 一种 vdmos 器件的制作方法及vdmos 器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594177A1 (en) * 1992-10-22 1994-04-27 Kabushiki Kaisha Toshiba Vertical MOSFET having trench covered with multilayer gate film
CN1035142C (zh) * 1992-10-22 1997-06-11 株式会社东芝 半导体器件
KR100304717B1 (ko) * 1998-08-18 2001-11-15 김덕중 트렌치형게이트를갖는반도체장치및그제조방법
JP2008187147A (ja) * 2007-01-31 2008-08-14 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
US8383490B2 (en) 2011-07-27 2013-02-26 International Business Machines Corporation Borderless contact for ultra-thin body devices
US9024389B2 (en) 2011-07-27 2015-05-05 International Business Machines Corporation Borderless contact for ultra-thin body devices
JP2013055349A (ja) * 2012-11-12 2013-03-21 Fuji Electric Co Ltd 半導体装置およびその製造方法
CN106033776A (zh) * 2015-03-18 2016-10-19 北大方正集团有限公司 一种 vdmos 器件的制作方法及vdmos 器件

Similar Documents

Publication Publication Date Title
JPH0563949B2 (ja)
JPH0818045A (ja) 時間依存性絶縁破損を減少させた半導体デバイス
JP3216743B2 (ja) トランジスタ用保護ダイオード
JPH01309380A (ja) 絶縁ゲート形半導体装置
JPS6234155B2 (ja)
JPH02119184A (ja) 絶縁ゲート半導体装置およびその製造方法
US4488349A (en) Method of repairing shorts in parallel connected vertical semiconductor devices by selective anodization
JP3007429B2 (ja) 半導体装置及びその製造方法
JPS629228B2 (ja)
JPS61150376A (ja) 半導体装置
JPS60117673A (ja) 半導体装置
JPH0324056B2 (ja)
JPH02170469A (ja) 半導体装置
SU1762342A1 (ru) МДП-транзистор
KR100273287B1 (ko) 반도체소자의배선구조
JP2633092B2 (ja) 半導体装置の製造方法
JPH07131010A (ja) 半導体集積回路
JPS61226957A (ja) 半導体装置
JPS6187353A (ja) 半導体集積回路装置
JPS63273361A (ja) Mos電界効果トランジスタ
JPH04127575A (ja) 縦型電界効果トランジスタ
JPS59151469A (ja) 保護回路素子
JPS5863177A (ja) 半導体装置
JPS59231871A (ja) 半導体装置
JPS63236366A (ja) 縦形電界効果トランジスタ