JPH01309130A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、オペランド間のオペランドデータを演算処
理するマイクロプロセッサに関し、特に異なるデータサ
イズのオペランドデータの演算処理に使用されるもので
ある。

（従来の技術） 従来の情報処理装置例えばマイクロプロセッサにおける
算術演算では、一般に被演算データと演算データをそれ
ぞれ格納する２つのソースオペランドと、演算結果を格
納するディスティネーションオペランドを必要としてい
る。マイクロプロセッサによっては、被演算データ′を
格納するためのソースオペランドはディスティネーショ
ンオペランドと重複している。このような場合には、２
つのソースオペランドが決定されると、ディステイネ−
ジョンオペランドは一義的に決定される。

このような２つのオペランドを用いた例えば加算処理に
あっては、ディステイネーションオペンドのデータとソ
ースオペランドのデータは加算され、加算結果がディス
ティネーションオペランドに格納される。

このような加算処理は、例えば第５図に示すように構成
された加算命令により実行処理される。

第５図に示す加算命令は、加算処理を指定する○Ｐフィ
ールドと、ソースオペランド、ディスティネーションオ
ペランドのアドレスを指定するＲＥＧフィールド、ＥＡ
フィールドと、ソースオペランド及びディスティネーシ
ョンオペランドのデータサイズを指定する○ｐ　−１ｙ
ｌ　ｏｄｅフィールドを備えている。

このＯＰ−Ｍｏｄｅフィールドは、第６図に示すように
、ソースオペランド及びディスティネーションオペラン
ドのデータサイズを、ＢＹＴＥ　（バイト、８ビツト）
、ＷＯＲＤ（ワード、１６ビツト）、ＬＯＮＧ（ロング
、３２ビツト）に指定する。

（発明が解決しようとする課題） したがって、第５図に示したようなフォーマットの命令
では、ソースオペランドとディスティネーションオペラ
ンド間で同一サイズのデータの演算しか実行できなかっ
た。寸なわら、２つのオペランド間でそれぞれ異なるデ
ータサイズの演算処理を行なうことができなかった。

そこで、このような演算処理を行なうためには、一方の
オペランドのデータサイズを他方のオペランドのデータ
サイズに合わせるように、一方のオペランドのデータサ
イズを変換しなければならない。このにうな変換動作は
、ソフトウェアずなわらプログラムによって行なわれて
いた。このため、変換動作に時間がかかり、演算処理を
高速に行なうことが困難であった。

一方、異なるサイズのデータ間の演算を回避するために
は、演算データの作成時にそれぞれのデータサイズを統
一して作用する必要がある。例えば、３２ビツトのデー
タと８ビツトのデータを’（’ｉＡ算処理する場合には
、８ビツトのデータを３２ビツトのデータとして作成し
なければならない。

このため、データ量が増加し、データを格納するメモリ
の容量が増加するという問題があった。

さらに、プログラム作成者は、常にデータサイズを考慮
してプログラムを作成しなければならない。このため、
プログラム作成に手間と時間を要していた。

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、データ格納領域の大型化を
招くことなく、異なるデータサイズのオペランドデータ
の演算処理を高速に行なうことができるマイクロプロセ
ッサを提供することにある。

［発明の構成コ （課題を解決するための手段） 上記目的を達成するために、この発明は、オペランドデ
ータを演算処理するマイクロプロセッサであって、それ
ぞれのオペランドのデータサイズを指定する領域を備え
てオペランド間の演算を指定する命令をデコードし、そ
れぞれのオペランドのアドレスとデータサイズ及び演算
内容の指令を与えるデコード手段と、前記デコード手段
から与えられるアドレスでそれぞれのオペランドデータ
を読出し、読出されたオペランドデータをそれぞれに対
応して前記デコード手段から与えられるデータサイズに
応じて所定のデータサイズに拡張することによってデー
タサイズを同一としたオペランドデータを生成する生成
手段と、前記生成手段におけるオペランドデータの読出
し動作及び拡張動作を前記デコード手段から与えられる
指令にしたがって制御する制御手段とから構成される。

（作用） 上記構成において、この発明は、オペランド間の演算を
指定する命令中に、それぞれのオペランドのデータサイ
ズを指定する領域を設け、この領域で指定されたデータ
サイズのそれぞれのオペランドデータを指定されたデー
タサイズに応じて所定のデータサイズに拡張して、それ
ぞれのオペランドデータのデータサイズを同一とし、演
算処理を行なうようにしている。

（実施例） 以下図面を用いてこの発明の詳細な説明する。

第１図はこの発明の一実施例に係るマイクロプロセッサ
の構成を示すブロック図である。同図に示すマイクロプ
ロセッサは、それぞれのオペランドのデータサイズをそ
れぞれ異なる命令で独立に指定し、それぞれのデータを
それぞれのデータのサイズに応じて拡張させて、演算処
理を行なうようにしている。

第１図において、この実施例のマイクロプロセッサは、
命令を保持するインストラクションバッンア（１Ｂ）１
と、ＩＢｌの命令をデコードするインストラクションデ
コーダ（ＤＥＣ）３と、オペランドのアドレス及びサイ
ズを保持するオペランドアドレスキュー（ＯＡＱ）５と
、演算処理の制御信号を発生する制御部（ＭＩＣ）７を
備えている。

１Ｂ１は、装置に読込まれた命令を一時的に格納するバ
ッファである。このＩＢｌに格納され、この実施例で用
いられる演算処理に関する命令は、第２図に示すように
構成されている。

第２図において、ソースオペランドを指定する命令は、
演算内容を指定するＯＰ１フィールド、ソースオペラン
ドのデータサイズを指定するＲＲフィールド、ソースオ
ペランドのアドレスを指定づるＥａＲフィールドを備え
ている。一方、ディスティネーションオペランドを指定
する゛命令は、演算内容を指定するＯＰ２フィールド、
ディスティネーションオペランドのデータサイズを指定
するＷＷフィールド、ディスティネーションオペランド
のアドレスを指定するＥａＭフィールドを備えている。

したがって、ソースオペランド及びディスティネーショ
ンオペランドのデータサイズは、それぞれ異なる命令に
よって独立に指定される。

このように構成されたそれぞれの命令は、ＤＥＣ３に与
えられる。

ＤＥＣ３は、１８１から与えられる命令を受けてこれを
デコードする。すなわち、ＤＥＣ３は、第２図に示した
命令が与えられると、ＯＰｌ、ＯＰ２フィールドをデコ
ードして、ｆｔ１Ｗ内容を制御部７に指令する。また、
ＤＥＣ３は、命令のＲＲフィールド及びＥａＲフィール
ドの内容をデコードして、第３図に示ずように、ソース
オペランドのアドレスとデータサイズからなるエントリ
ーを生成する。さらに、ＤＥＣ３は、命令のＷＷフィー
ルド及びＥａＲフィールドの内容をデコードして、第３
図に示ずように、ディスティネーションオペランドのア
ドレスとデータサイズからなるエントリーを生成する。

それぞれ生成されたエントリーは、０ＡＱ３に与えられ
る。

０ＡＱ５は、ＤＥＣ５から与えられるソースオペランド
のアドレスとデータサイズ及びデイステイネーシ］ンオ
ベランドのアドレスとデータサイズを一時的に格納する
。

ルリ御部７は、ＤＥＣ３から与えられる演算内容の指令
にしたがって、オペランドデータの生成を制御する制御
信号及び、演算手段を指示する制御信号を発生するもの
である。

第１図に示すマイクロプロセッサは、さらに、オペラン
ドデータを制御部７から与えられる制御信号にしたがっ
て生成するオペランドマネージメントユニット（ＯＭＵ
）９と、演算処理を実行する演算ＥｉＳ　（ＡＬＵ＞　
１１を備えている。

ＯＭＵ９は、外部メモリ（図示せず）から読出され・た
オペランドデータを一時的に保持するメモリＡベランド
バッフ７（ＭＯＢ）１３と、汎用レジスタ（ＧＲ）１５
と、オペランドデータを拡張するエクスパンションユニ
ット（ＥＸＰ）１７を備えている。

ＯＭＵ９は、０ＡＱ５に保持されたエントリーを０ＡＱ
５に保持された順に読出す。読出されたエントリ７のソ
ースオペランドあるいはディスティネーションオペラン
ドのアドレスがメモリの場合には、ＯＭＵ９は外部メモ
リからオペランドデータを読出してＭＯＢ１３に一時的
に保持する。

一方、読出されたエントリーのアドレスが汎用しジスタ
１５の場合は、ＯＭＵ９は汎用レジスタ１５からオペラ
ンドデータを読出す。

汎用レジスタ１５から読出されたオペランドデータ及び
、ＭＯＳｉ２に保持されたオペランドデータはＥＸＰＩ
　７に与えられる。

また、ＯＭＵ９は、ＡＬＵｌｌの演算結果を入力とし、
演算結果の一部あるいは全部をディスティネーションと
なるオペランドのデータサイズにしたがってＭＯＳｉ２
を介して外部メモリあるいはＧＲ１５に格納する。

ＥＸＰＩ　７は、ＭＯＳｉ２及びＧＲ１５から与えられ
るオペランドデータを、０ＡＱ５から読出されてそれぞ
れのオペランドデータに対応するエントリーのデータサ
イズにしたがって拡張し、それぞれのオペランドデータ
のデータサイズを同一にする。

ＥＸＰＩ　７は、それぞれのオペランドデータを、例え
ば第４図に示すように３２ビツトのデータに拡張する。

第４図において、第３図に示したエントリーにおけるサ
イズのフィールドによって（Ｏ○）、（０１）′ｃ示さ
れる８ビツト（パイｉ〜）。

１６ビツ］〜（ハーフワード）の無符号のデータは、そ
れぞれ上位側に“ＯＩ＋を加えて３２ビツトのデータに
拡張される。一方、８ビツト、１６ビツトの有符号のデ
ータは、それぞれ上位側にデータの最上位ビットを加え
Ｕ３２ビツトのデータに拡張される。

このようにして拡張されてデータサイズが同一にされた
それぞれのオペランドデータは、内部バス１９を介して
ＡＬＵｌｌに与えられる。

ＡＬＵＩＩは、データサイズが同一のそれぞれのオペラ
ンドデータを、制御部７から与えられる制御信号にした
がって演算処理し、演算結果を内部バス１９を介してＯ
ＭＵ９に与える。

次に、この実施例の作用を説明する。

第２図り示した命令が装置に読込まれると、読込まれた
命令は、−時ＩＢＩに保持された後、ＤＥＣ３に与えら
れる。ＤＥＣ３に与えられた命令は、それぞれのフィー
ルドがＤＥＣ３によってデコードされる。

ＯＰｌ、ＯＰ２フィールドがデコードされて、演算内容
の指令がＭ　Ｉ　０７に与えられる。また、ＲＲフィー
ルド、ＥａＲフィールドがデコードされて、第３図に示
すエントリーのソースオペランドのアドレスとデータサ
イズが０ＡＱ５に与えられて格納される。さらに、ＷＷ
フィールド、Ｆａ〜１ミル１フイールドードされて、第
３図に示すエンｉ−リーのディスティネーションオペラ
ンドのアドレスとデータサイズが０ＡＱ５に与えられて
格納される。

０ＡＱ５に格納されたそれぞれのオペランドのアドレス
とデータサイズは、格納された順にＯＭＵ９に読込まれ
る。読込まれたアドレスがメモリである場合には、オペ
ランドデータが外部メモリからＭＯＳｉ２に読込まれて
格納された侵、ＥＸＰｌ７に与えられる。一方、ＯＭＵ
９に読込まれたアドレスが汎用レジスタである場合には
、オペランドデータがＧＲ１５からＥＸＰｌ　７に与え
られる。このように、ソースオペランド及びディスティ
ネーションオペランドは同様にし−Ｃ読出される。

読出されたそれぞれのオペランドデータは、読出された
アドレスとともに第３図に示すエンＩ〜リーを構成し、
ＯＭＵ９に読込まれたデータサイズにしたがって、拡張
される。すなわち、読出されたそれぞれデータサイズが
異なるオペランドデータは、第４図に示ずように例えば
３２ビツトのデータサイズに拡張されて統一される。

データサイズが統一されたそれぞれのオペランドデータ
は、内部バス１つを介してＡＬＵｌｌに与えられ、ＭＩ
Ｃ７から与えられる制御信号にしたがって演算処理され
る。演算結果は内部バス１つを介して０Ｍ　Ｕ　９に与
えられて、外部メモリあるいはＧＲ１５に書込まれる。

このように、この実施例を適用したマイクロプロセッサ
にあっては、それぞれデータサイズが異なるオペランド
データは、それぞれのデータサイズにしたがってＥＸＰ
ｌ　７によって拡張されてデータサイズが統一される。

これにより、データサイズの変換をソフトウェア処理に
より行なう必要はなく、演算を直ちに開始できる状態の
オペランドデータを従来に比べて早く用意することが可
能となる。したがって、演算処理を高速に行なうことが
できるようになる。

また、オペランドデータは、データサイズを意識するこ
となく、それぞれが必要とする最小のデータサイズでプ
ログラムダ−ることができるようになる。このため、プ
ログラム作業を容易に行なうことができるとともに、オ
ペランドデータの格納領域の増大化を招くことはなくな
る。

［発明の効果コ 以上説明したように、この発明によれば、それぞれのオ
ペランドデータ毎にそのデータサイズを指定して、それ
ぞれのオペランドデータを、指定されたデータサイズに
応じて所定のデータサイズに拡張し、それぞれのオペラ
ンドデータのデータサイズを同一にして演算処理するよ
うにしたので、データ格納領域の大型化を招くことなく
、異なるデータサイズのオペランドデータを高速に演算
処理することができる。

さらに、オペランドデータのデータサイズを意識するこ
となくプログラムを作成することができるようになり、
プログラムの作成作業を容易にすることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るマイクロプロセッサ
の構成を示すブロック図、第２図は第１図に示す装置で
用いられる命令のフォーマツ１〜を示す図、第３図は第
２図に示す命令のデコード後のフォーマットを示す図、
第４図は拡張動作の説明図、第５図は従来のマイクロプ
ロセッサで用いられている命令のフォーマットを示す図
、第６図は第５図に示ず命令におけるデータサイズの説
明図である。 １・・・イントスラクションバッファ＜ＩＢ）３・・・
インストラクションデコーダ（ＤＥＣ＞５・・・オペラ
ンドアドレスキュー（○ＡＱ＞７・・・制御部＜ｆｖｌ
Ｉｃ） ９・・・オペランドマネージメントユニット（ＯＭＵ） １１・・・演算器（ＡＬＵ）

Claims (1)

1. 【特許請求の範囲】 オペランドデータを演算処理する情報処理装置であつて
   、 それぞれのオペランドのデータサイズを指定する領域を
   備えてオペランド間の演算を指定する命令をデコードし
   、それぞれのオペランドのアドレスとデータサイズ及び
   演算内容の指令を与えるデコード手段と、 前記デコード手段から与えられるアドレスでそれぞれの
   オペランドデータを読出し、読出されたオペランドデー
   タをそれぞれに対応して前記デコード手段から与えられ
   るデータサイズに応じて所定のデータサイズに拡張する
   ことによつてデータサイズを同一としたオペランドデー
   タを生成する生成手段と、 前記生成手段におけるオペランドデータの読出し動作及
   び拡張動作を前記デコード手段から与えられる指令にし
   たがつて制御する制御手段とを有することを特徴とする
   マイクロプロセッサ。