JPH01303012A - Protective circuit - Google Patents
Protective circuitInfo
- Publication number
- JPH01303012A JPH01303012A JP63130661A JP13066188A JPH01303012A JP H01303012 A JPH01303012 A JP H01303012A JP 63130661 A JP63130661 A JP 63130661A JP 13066188 A JP13066188 A JP 13066188A JP H01303012 A JPH01303012 A JP H01303012A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- input
- terminal
- transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title abstract 2
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電源電圧の投入印加時の保護回路に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a protection circuit when a power supply voltage is applied.
従来の技術
従来の保護回路は、手動でリセット機能をはたらかせる
構成であった。2. Description of the Related Art Conventional protection circuits have a configuration in which a reset function is activated manually.
発明が解決しようとする課題
従来の構成によると、リセット機能を手動で実効しなけ
ればならず、操作上、不便である。Problems to be Solved by the Invention According to the conventional configuration, the reset function must be executed manually, which is inconvenient in terms of operation.
本発明は、電源投入という基本動作により、自動的にリ
セットが実行される保護回路を提供するものである。The present invention provides a protection circuit that is automatically reset by the basic operation of turning on the power.
課題を解決するための手段
本発明は、比較器、フリップフロップおよびバッファ回
路を順次段結合して備え、前記比較器の一方の入力を定
電流源にダイオードを接続した電圧源に接続し、他方の
入力を抵抗およびコンデンサの時定数回路に接続した構
成の保護回路である。Means for Solving the Problems The present invention comprises a comparator, a flip-flop, and a buffer circuit coupled in sequence, one input of the comparator is connected to a voltage source having a diode connected to a constant current source, and the other input is connected to a voltage source having a diode connected to a constant current source. This is a protection circuit in which the input is connected to a time constant circuit of a resistor and a capacitor.
作用
本発明によると、充電時定数回路の電位変化を利用して
、比較器をはたらかせ、自動的に保護回路をリセットす
ることができる。According to the present invention, the comparator can be activated by utilizing the potential change of the charging time constant circuit, and the protection circuit can be automatically reset.
実施例
以下、本発明の一実施例について図面とともに説明する
。第１図は本発明の保護回路の構成を示すブロック図で
あり、差動形比較器１０２の一方の入力は電源電圧印加
端子１に第１の電流源１０１を介して接続されるととも
に、第１のダイオート８、第２のダイオード９を介して
接地され、他方の入力は、前記電源電圧印加端子１に第
２の電流源１００を介して接続されるとともに、容量１
５、抵抗１４とが接続された時定数回路の端子１３に接
続される。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the protection circuit of the present invention, in which one input of the differential comparator 102 is connected to the power supply voltage application terminal 1 via the first current source 101, and The other input is connected to the power supply voltage application terminal 1 via a second current source 100 and has a capacitance of 1.
5. It is connected to the terminal 13 of the time constant circuit, which is connected to the resistor 14.
電源電圧印加により第１の電流源１０１、ダイオード８
，９で構成されるバイアス源と、第２の電流源１００．
容量１５．抵抗１４て構成する時定数回路バイアス源の
時定数電位との差により、出力電圧が発生し、フリップ
フロップ１０３にリセット入力電圧を与え、バッファ回
路１．０４−を介し、端子４２に出力される。The first current source 101 and the diode 8 are
, 9, and a second current source 100.
Capacity 15. An output voltage is generated due to the difference between the voltage and the time constant potential of the time constant circuit bias source constituted by the resistor 14, which applies a reset input voltage to the flip-flop 103 and is output to the terminal 42 via the buffer circuit 1.04-. .
以」二、ブロック図を用いて本発明の保護回路の構成と
基本動作を説明したが、その具体的な回路構成は第２図
て示ずようなものである。すなわち、第２の電流源１０
０は抵抗２．トランジスタ３および抵抗４の電流源にミ
ラー結合された抵抗１０とトランジスタ１１とて構成さ
れ、第１の電流源１０１は、同様に、電流ミラー結合の
抵抗５とトランジスタ６とて構成されている。差動形１
ヒ較器１０２はＩ・ランシスタ１８，２１，２２゜２３
．２４．．２７て構成され、トランジスタ１８のベース
は、基準バイアス電圧を与えるもので、ダイオード７の
カソードおよびダイオ−１’ ８のアノードに接続され
、ダイオード８のカソードはダイオード９のアノードと
接続し、ダイオード９のカソードは接地され、ダイオー
ド７のアノードは定電流源であるトランジスタ６のコレ
クタに接続するとともに、トランジスタ１２のベースに
接続する。ｌ・ランジスタ１２のコレクタは接地し、エ
ミッタは端子１３に接続する。トランジスタ１２の役目
は端子１３の電位」−昇を制限するためである。抵抗１
４は、電源オフ時、端子１３の容量１５に充電された電
荷を速やかに放電する目的て挿入している。抵抗４は定
電流値を決める制限抵抗である。抵抗１６，１９．２５
およびｌ・ランシスタ１．７，２０．２６は差動形比較
器の定電流源を構成している。フリップフロップ１０３
はトランジスタ２８，３０，３１．３４−．３６．４４
で構成され、Ｉ・ランシスタ２８は差動形比較器の出力
により、フリップフロップにリセット信号を与える素子
であり、トランジスタ３０．３６はエミッタ抵抗２９．
３０により定電流源を構成し、トランジスタ３１，３４
のコレクタ負荷を形成している。トランジスタ４４はフ
リップフロップにセット信号を与えるスイッチ素子で、
そのコレクタはトランジスタ３４のコレクタに接続し、
また、そのエミッタは接地し、ベースは入力端子４３て
あり、この入力端子４３に信号を印加することにより、
フリップフロップをセラＩ・状態にする。The configuration and basic operation of the protection circuit of the present invention have been explained below using block diagrams, but the specific circuit configuration is as shown in FIG. That is, the second current source 10
0 is resistance 2. The first current source 101 is composed of a resistor 10 and a transistor 11 which are mirror-coupled to a current source of a transistor 3 and a resistor 4, and the first current source 101 is similarly composed of a resistor 5 and a transistor 6 which are current-mirror coupled. Differential type 1
The comparator 102 is an I-Lancistor 18, 21, 22°23
．． 24. ．． The base of the transistor 18 provides a reference bias voltage and is connected to the cathode of the diode 7 and the anode of the diode 1'8, the cathode of the diode 8 is connected to the anode of the diode 9, The cathode of diode 7 is grounded, and the anode of diode 7 is connected to the collector of transistor 6, which is a constant current source, and to the base of transistor 12. The collector of the L transistor 12 is grounded, and the emitter is connected to the terminal 13. The role of the transistor 12 is to limit the rise in the potential of the terminal 13. resistance 1
4 is inserted for the purpose of quickly discharging the charge stored in the capacitor 15 of the terminal 13 when the power is turned off. The resistor 4 is a limiting resistor that determines the constant current value. Resistance 16, 19.25
and l-runsistors 1.7 and 20.26 constitute a constant current source of the differential comparator. flip flop 103
are transistors 28, 30, 31, 34-. 36.44
The I-run transistor 28 is an element that provides a reset signal to the flip-flop according to the output of the differential comparator, and the transistors 30 and 36 have emitter resistors 29 and 36, respectively.
30 constitutes a constant current source, and transistors 31 and 34
form the collector load. The transistor 44 is a switch element that provides a set signal to the flip-flop.
its collector is connected to the collector of transistor 34;
Also, its emitter is grounded, and its base is an input terminal 43, and by applying a signal to this input terminal 43,
Put the flip-flop into Serra I state.
第３図〜第８図は第２図における動作の概略を説明する
概略電位図である。第３図は差動比較器１０２の入力電
圧波形を時間軸を横に、縦軸に電圧を取ったものであり
、第４図はトランジスタ２４の出力波形であり、第５図
はＩ・ランジスタ２８のコレクタ波形てあり、第６図は
トランジスタ３４のコレクタ波形てあり、第７図はトラ
ンジスタ３９のコレクタ波形てあり、第８図はトランジ
スタ４１のコレクタ波形、すなわち、出力端子４２であ
る。3 to 8 are schematic potential diagrams illustrating the outline of the operation in FIG. 2. Fig. 3 shows the input voltage waveform of the differential comparator 102 with the time axis horizontal and the voltage plotted on the vertical axis, Fig. 4 shows the output waveform of the transistor 24, and Fig. 5 shows the I transistor. 6 shows the collector waveform of the transistor 34, FIG. 7 shows the collector waveform of the transistor 39, and FIG. 8 shows the collector waveform of the transistor 41, that is, the output terminal 42.
以」二説明してきたところから明らかなように、本発明
の保護回路は電源電圧の投入印加と同時にリセット信号
を発生し、初期設定が自動的に達成でき、従来必要とし
たリセット用の専用端子等を特別に設けることが不要で
ある。また、端子１３の大容量コンデンサーを除いて、
全て半導体集積回路（ＩＣ）化が容易である。As is clear from the following explanation, the protection circuit of the present invention generates a reset signal at the same time as the power supply voltage is applied, and can automatically achieve initial settings, and does not require a dedicated terminal for reset, which was previously required. It is not necessary to specially provide such. Also, except for the large capacity capacitor at terminal 13,
All can be easily integrated into semiconductor integrated circuits (ICs).
発明の効果
本発明によれば、手動操作は何ら必要なく、電源電圧の
印加により自動的に保護回路のセットあるいはリセット
を実施することが可能となる。Effects of the Invention According to the present invention, it is possible to automatically set or reset the protection circuit by applying a power supply voltage without any manual operation.
第１図は本発明保護回路の構成を示すブロック図、第２
図は本発明の具体的な構成を示す回路図、第３図〜第８
図は本発明保護回路の各部動作電位図である。
１・・・・・・電源電圧印加端子、１．００，１０１・
・・・・・定電流源、１０２・・・・・・差動形比較器
、１０３・・・・・・フリップフロップ、１０４・・・
・・・バッファ回路、４２・・・・・・出力端子、］３
・・・・・・外部端子、１４・・・・・・固定抵抗、１
５・・・・・・コンデンサー、８，９・・・・・・ダイ
オード、２，５，１０，１６，１９，２５，２９゜３５
．３７・・・・・・エミッタ抵抗、３，６，１１゜１？
、２０，２６，３０，３６．３８・・・・・・電流源用
トランジスタ、４・・・・・・固定抵抗器、７・・・・
・・ダイオード、１２・・・・・・クリップ用トランジ
スタ、１８゜２１．２２，２３，２４．２７・・・・−
・比較器用トランジスタ、２８・・・・・・リセット用
トランジスタ、３］、、３２・・・・・・フリップフロ
ップ用トランジスタ、４４・・・・・・セット用トラン
ジスタ、３９．４１・・・・・・バッファトランジスタ
、３２．３３・・・・・・固定抵抗器、４０・・・・・
・負荷抵抗。
代理人の氏名 弁理士 中尾敏男 はか１名−７＝FIG. 1 is a block diagram showing the configuration of the protection circuit of the present invention, and FIG.
The figures are circuit diagrams showing the specific configuration of the present invention, Figures 3 to 8.
The figure is an operational potential diagram of each part of the protection circuit of the present invention. 1...Power supply voltage application terminal, 1.00, 101.
... Constant current source, 102 ... Differential type comparator, 103 ... Flip-flop, 104 ...
... Buffer circuit, 42 ... Output terminal, ]3
......External terminal, 14...Fixed resistance, 1
5...Capacitor, 8,9...Diode, 2,5,10,16,19,25,29゜35
．． 37... Emitter resistance, 3, 6, 11°1?
, 20, 26, 30, 36.38... Current source transistor, 4... Fixed resistor, 7...
...Diode, 12...Clip transistor, 18゜21.22,23,24.27...-
・Comparator transistor, 28...Reset transistor, 3], 32...Flip-flop transistor, 44...Set transistor, 39.41... ...Buffer transistor, 32.33...Fixed resistor, 40...
·Load resistance. Name of agent: Patent attorney Toshio Nakao Haka1-7=
Claims (1)
段結合して備え、前記比較器の一方の入力を、第１の電
流源と第１、第２のダイオードとを継続接続した電圧源
に接続し、他方の入力を、第２の電流源とコンデンサー
および抵抗の並列接続体との中点に接続した構成の保護
回路。A comparator, a flip-flop, and a buffer circuit are sequentially connected in stages, and one input of the comparator is connected to a voltage source in which a first current source and first and second diodes are continuously connected. and the other input is connected to the midpoint between the second current source and a parallel connection of a capacitor and a resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130661A JP2625892B2 (en) | 1988-05-27 | 1988-05-27 | Malfunction prevention circuit at power-on |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130661A JP2625892B2 (en) | 1988-05-27 | 1988-05-27 | Malfunction prevention circuit at power-on |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01303012A true JPH01303012A (en) | 1989-12-06 |
| JP2625892B2 JP2625892B2 (en) | 1997-07-02 |
Family
ID=15039585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63130661A Expired - Lifetime JP2625892B2 (en) | 1988-05-27 | 1988-05-27 | Malfunction prevention circuit at power-on |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2625892B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5534782A (en) * | 1993-11-17 | 1996-07-09 | Controlled Power Limited Partnership | Automatic reclosing circuit breaker using controllable feeder transducer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202021U (en) * | 1986-06-12 | 1987-12-23 |
-
1988
- 1988-05-27 JP JP63130661A patent/JP2625892B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202021U (en) * | 1986-06-12 | 1987-12-23 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5534782A (en) * | 1993-11-17 | 1996-07-09 | Controlled Power Limited Partnership | Automatic reclosing circuit breaker using controllable feeder transducer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2625892B2 (en) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2693874B2 (en) | Delay pulse generation circuit | |
| JPS59108418A (en) | Signal generating circuit | |
| JPH01303012A (en) | Protective circuit | |
| JP3036756B2 (en) | Oscillation circuit | |
| JPS5947396B2 (en) | hold circuit | |
| JP3743125B2 (en) | Clamp circuit | |
| JPH06112737A (en) | Through rate increasing circuit | |
| JPH057778Y2 (en) | ||
| JPH0526825Y2 (en) | ||
| JPH07106862A (en) | Transistor amplifier | |
| JP2796866B2 (en) | Charge pump circuit | |
| JPH02119718U (en) | ||
| JPS5832347Y2 (en) | complex integral circuit | |
| JPH0326678Y2 (en) | ||
| JPS63108599A (en) | Holding circuit | |
| JP2661138B2 (en) | Current amplifier circuit | |
| JPS5831090Y2 (en) | voltage detection circuit | |
| JPH06100938B2 (en) | Charge / discharge clamp circuit | |
| JPH03162005A (en) | Am detection circuit | |
| JPS592407B2 (en) | Muantei multi vibrator | |
| JPH03220913A (en) | Electronic comparator device | |
| JPH02132700A (en) | Sample-hold circuit | |
| JPS61263306A (en) | Hysteresis comparator circuit | |
| JPS60103724A (en) | pulse width modulation circuit | |
| JPH03237809A (en) | Amplifier circuit |