[go: up one dir, main page]

JPH01293450A - 障害装置特定システム - Google Patents

障害装置特定システム

Info

Publication number
JPH01293450A
JPH01293450A JP63123865A JP12386588A JPH01293450A JP H01293450 A JPH01293450 A JP H01293450A JP 63123865 A JP63123865 A JP 63123865A JP 12386588 A JP12386588 A JP 12386588A JP H01293450 A JPH01293450 A JP H01293450A
Authority
JP
Japan
Prior art keywords
error
processor
common bus
unit number
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63123865A
Other languages
English (en)
Other versions
JPH0746322B2 (ja
Inventor
Ideyuki Uehara
上原　出之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63123865A priority Critical patent/JPH0746322B2/ja
Priority to AU35054/89A priority patent/AU618600B2/en
Priority to CN89104718A priority patent/CN1013620B/zh
Priority to US07/355,628 priority patent/US5033047A/en
Priority to KR1019890006863A priority patent/KR920009093B1/ko
Publication of JPH01293450A publication Critical patent/JPH01293450A/ja
Publication of JPH0746322B2 publication Critical patent/JPH0746322B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバスの障害装置特定方式に関し、特に複数のプ
ロセッサを共通バスに接続したマルチプロセッサシステ
ムにおいて前記共通バス上で障害があったときの障害装
置（又は障害ユニット）の特定方式に関する。
〔従来の技術〕
従来、この種の共通バス上の障害検出は、送信側ユニッ
トでの共通バスへの出力信号のエラー検出手段と、受信
側ユニットでのバスからの入力信号のエラー検出手段に
より行なわれていた。
〔発明が解決しようとする課題〕
一般に、バス上で通信処理を行った際に、受信側ユニッ
トでエラーを検出した場合障害の種類として以下のもの
が考えられる。
１、　送信元ユニットの障害（バスドライバの故障等） ２、受信側ユニットの障害（バスレシーバノ故障等） ３、　バス全体に及ぶ障害（バス信号線の故障等）４、
　送信元ユニット、受信側ユニット以外の障害 上述した従来の障害検出方法であると、受信側ユニット
でエラーを検出した場合、上記４種の障害を判別するこ
とはできない。従って障害装置を特定することは困難で
ある。
また、ある装置で障害が発生した後、異なる装置間で通
信が何回か行なわれると、各通信に応じて各々の装置で
エラーを検出することも考えられ。
結果的に複数のユニットで障害を検知することＨｔｔｌ
なってしまい、障害を解析するにあたってどのユニット
間で通信を行ったときに障害が起ったかを判別すること
は非常に困難になってしまい、障害装置の特定はほとん
ど不可能となる。
以上の様に、従来の障害検出方式であると、マルチプロ
セッサ方式であシながら、その一方バス上で障害が発生
したとき、障害装置の特定ができないために、１つの装
置に閉じた故障であっても他の装置で故障が見えてしま
うことによシ、システムダウンをもたらすことにもなシ
かねず、マルチプロセッサ方式の特徴の１つであるシス
テムの信頼性の向上という観点からみて非常に問題があ
る。
本発明は従来のもののこのような問題点を解決しようと
するもので、バス上の障害に際して障害ユニットを特定
することができ、且つマルチプロセッサ構成においてシ
ステムダウンを防止し信頼性を向上できるバスの障害装
置特定方式を提供するものである。
〔課題を解決するための手段〕
本発明によれば、複数のプロセッサが共通バスに接続さ
れたシステムにお−で、前記複数のプロセッサの各々に
、別のプロセッサとの通信に伴って、送信元ユニット番
号及び送信先ユニット番号を前記共通バスに出力する手
段と、前記共通バスへの出力信号及び前記共通バスから
の入力信号のエラーを検出するためのエラー検出手段と
、前記三う−検出手段によりエラーが検出された時に。
エラー情報を保持するエラー保持手段と、前記エラー検
出手段によりエラーが検出された時に、前記送信元ユニ
ット番号及び前記送信先ユニット番号を保持するユニッ
ト番号保持手段とを設け、前記エラー検出手段、前記エ
ラー保持手段、及び前記ユニット番号保持手段を有する
障害監視装置を。
前記共通バスに接続し、該障害監視装置が前記共通バス
上の通信を監視することにより、障害装置の特定するこ
とを特徴とする障害装置特定方式が得られる。
更に２本発明によれば、複数のプロセッサ及びメモリが
共通バスに接続されたシステムにおいて。
前記複数のプロセッサの各々に、別のプロセッサとの通
信あるーは前記メモリへのアクセスに伴って、送信元ユ
ニット番号及び送信先ユニット番号を前記共通バスに出
力する手段を設け。
前記複数のプロセッサ及び前記メモリの各々に。
前記共通バスへの出力信号及び前記共通バスからの入力
信号のエラーを検出するためのエラー検出手段と、前記
エラー検出手段によりエラーが検出された時に、エラー
情報を保持するエラー保持手段と、前記エラー検出手段
によりエラーが検出された時に、前記送信元ユニット番
号及び前記送信先ユニット番号を保持するユニット番号
保持手段とを設け。
前記エラー検出手段、前記エラー保持手段、及び前記ユ
ニット番号保持手段を有する障害監視装置を、前記共通
バスに接続し、該障害監視装置が前記共通バス上の通信
を監視することにより、障害装置の特定することを特徴
とする障害装置特定方式が得られる。
以下余白 〔実施例〕 次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
・プロセッサＡ、Ｂ、Ｃ，Ｄ、Ｅはそれぞれシステムバ
ス１にバス形式で接続されている。図中、プロセッサＡ
〜Ｅ内の回路はシステムバス１とのインタフェース部分
であシ、各々同等の回路で構成されている。
プ０（＝ッサＡ、Ｂ、Ｃの回路中、１０１，２０１゜３
０１は送信デーｌｘ　ｖ　シスタ、　１０２，２０２．
３０２は受信データレジスタ、１０３，２０３，３０３
，１０５゜２０５．３０５は送信先プロセッサナンバー
レジスタ、　１０４，２０４，３０４，１０６，２０６
，３０６は送信元ゾロセッサナンバーレジスタ、　１０
７　、１０８　。
２０７．２０８，３０７，３０８　　はパリティチエツ
ク回路、１０９，２０９，３０９はエラー発生時の送信
先プロセッサナンバーレジスタ、１１０，２１０゜３１
０はエラー発生時の送信元プロセッサナンバーレジスタ
、１１１，２１１，３１１は受信データエラー表示レジ
スタ、１１２，２１２，３１２は送信データエラー表示
レジスタ、１１３，２１３゜３１３はオア鳴ダー）　、
１１４，２１４，３１４はセレクタ、１１５，２１５，
３１５はバスドライバ素子、１１６，２１６，３１６は
バスレシーバ素子である。プロセッサＤ、Ｅについても
上記と同等の回路が存在するが本実施例では省略する。
本実施例ではゾロセッサＡ　、　Ｂ　、　Ｃ、Ｄ　、　
Ｅ　（７）　ｆ　。
セッサナンバーをそれぞれＯ”、′１ｍ、′２”。
３”、４″　としておく。またシステムバス１を介して
送受されるデータはすべて／？　リティが付与されてい
るものとする。
セレクタ１１４，２１４，３１４　は送信要求信号１５
２．２５２，３５２が１”のとき送信データレジスタ側
１０１，２０１，３０１の、また０″のとき受信データ
レジスタ［１０２，２０２゜３０２の送信先プロセッサ
ナンバー及び送信元プロセッサナンバーの情報が選択さ
れるものとする。
）やりティチエツク回路１０７，２０７，３０７は各プ
ロセッサからの送信要求信号１５２，２５２゜３５２が
１”のとき、またパリティチエツク回路１０８．２０８
．３０８は受信信号１５３゜２５３．３５３が１″のと
き、チエツク回路が動作するものとする。
′　次に第１図を用いてプロセッサＡからプロセッサＢ
へ通信を行う場合の動作について説明する。
プロセッサＡでゾロセッサＢへの通信要求が発生すると
、演算部より送信データ、自プロセッサナンバー、送信
先プロセッサナンバー［報１５０が送信データレジスタ
１０１．送信元プロセッサナンバーレジスタ１０３．送
信先プロセッサナンバーレジスタ１０４ヘセツトさレル
。
その後、制御部より送信要求信号１５２が１”となり、
ノクリティチェック回路１０７に入力され送信データレ
ジスタ１０１．送信元プロセラサナ７　バーレジスタ１
０３．送信先プロセッｆｆンパーレノスタ１０４の内容
がチエツクされる。ここでエラーが検出された場合には
、送信データエラー信号１５６７＞５”ｌ”となり、送
信データエラー表示レジスタ１１２．オア・デート１１
３へ入力されそのときは送信データエラー表示レノスタ
１１２は１”にセットされ、セット信号１５８も１″と
なる。このときセレクタ１１４の選択条件である送信要
求信号１５２が１１１＋となっているため送信先プロセ
ッサナンバーレジスタ１０３゜送信元プロセッサナンバ
ーレジスタ１０４の出力が選択されて、エラー発生時の
送信先ゾロセッサナンバーレジスタ１０９．及び送信元
プロセッサナンバーレジスタ１１０へ各々のプロセッサ
ナンバーがセットされる。本動作の場合、送信元プロセ
ッサナンバーレジスタ１１０の内容は０″。
送信先ゾロセッサナンバーレジスタ１０９の内容は１″
″が格納されることになる。
パリティチエツク回路１０７でエラーが検出されたか否
かにかかわらず送信要求信号１５２が１″となったこと
により、ドライバ素子１１５のイネーブル端子が１′と
なシ、送信データレジスタ１０１．送信先プロセッサナ
ンバーレジスタ１０３．送信元プロセッサナンバーレジ
スタ１０４の内容がシステムバス１へ出力される。
プロセッサＢでは、システムバス１のデータが受信デー
タレジスタ２０２．送信先プロセッサナンバーレジスタ
２０５．送（８元プロセッサナンバーレジスタ２０６に
セットされ受信データ信号２・５１が演算部へ送られる
。演算部では受信データを解析して自プロセッサへの通
信要求であることが判明すると、受信信号２５３を１”
にしてノンリティチェック回路２０８へ送る。）ぐリテ
ィチェック回路２０８ではこの受信信号２５３を受けて
受信データレジスタ２０２．送信先プロセッサナンバー
レジスタ２０５．送信元プロセッサナンバーレジスタ２
０６の内容をチエツクする。
ここでエラーが検出された場合には、受信データエラー
信号２５７が１”となり受信データエラー表示レジスタ
２１１．オア・デート２１３へ入力され、そのときは受
信データエラー表示しノスタ２１１は１″にセットされ
セット信号２５８もＩ’＋ｘｌｌとなる。このときセレ
クタ２１４の選択条件である送信要求信号２５２が”０
”であるため、送信先ゾロセッサナンバーレジスタ２０
５゜送信元ゾロセッサナンバーレジスタ２０６の出力が
選択されて、エラー発生時の送信先ゾロセッサナンバー
レジスタ２０９．送信元プロセッサナンバーレジスタ２
１０へ各々のプロセッサナンバーがセントされる。
本動作の場合、送信元プロセッサナンバーレジスタ２１
０の内容は０”、送信先プロセッサナンバーレジスタ２
０９の内容は１″が格納されることになる。
プロセッサＣは２本実施例では、システムノぐス１を常
時監視するプロセッサである。プロセッサＣ自身が送信
元プロセッサ又は送信先プロセッサになることもあるが
システムバス１を介する通信はプロセッサＣにより常時
チエツクされる。
以下余白 プロセッサＣではシステムバスｌのデータカ３受信デー
タレノスタ３０２．送信先プロセソサナン・々−レノス
タ３０５．送信先ゾロセソサナンバーレ゛ジスタ３０６
にセットされ、受信データ信号３５１が演算部へ送られ
る。
演算部では受信ｒ−夕を解析してシステムバス上で通信
要求があることを検出すると、受信信号３５３をｌ”に
してノ卆すティチェック回路３０８へ送る。Ａリティチ
ェック回路３０８ではこの受信信号３５３を受けて受信
データレノスタ３０２゜送信先ゾロセッサナンバーレジ
スタ３０５．送信元ゾロセッサナンバーレジスタ３０６
の内容をチエツクする。
ここでエラーが検出された場合には、受信データエラー
信号３５７が“１″となり受信データエラー表示レジス
タ３１１．オアｆ　−）　３１３へ入力され、そのとき
は受信データエラー表示しノスタ３１１は”１”にセン
トされセント信号３５８も′１＃となる。このときセレ
クタ３１４の選択条件である送信要求信号３５２が“０
＃であるため、送信先プロセッサナンバーレノスタ３０
５　ｅ　送信元プロセッサナンバーレジスタ３０６の出
力が選択されて、エラー発生時の送信先プロセッサナン
バーレジスタ３０９．送信元プロセッサナンバーレジス
タ３１０へ各々のプロセッサナンバーがセットさｎる。
本動作の場合、送信元プロセッサナンバーレ・ゾスタ３
１０の内容は″０＃、送信先プロセッサナンバーレノス
タ３０９の内容は′１”が格納さｎることになる。
以上の動作によシ、各々のプロセッサでエラーを検出し
た場合、送信エラー発生信号１５４゜２５４．３５４．
あるいは、受信エラー発生信号１５５．２５５，３５５
が１ｍとなシ、各々のプロセッサの診断部へ送出される
。診断部でエラー報告を受けると２診断プロセッサ（図
示せず）へ割込みが発生し、各ゾロセンサの受信データ
エラー表示レジスタ１１１，２１１，３１１．送信デー
タエラー表示レジスタ１１２，２１２，３１２゜送信先
プロセッサナンバーレジスタ１１０．２１０゜３１０、
送信元プロセッサナンバーレジスタ１０９゜２０９．３
０９の内容が診断プロセッサにより採取される。
第２図は本実施例のプロセッサＡからプロセッサＢへの
通信において。
プロセッサＡ、Ｂ、Ｃのいずれかのプロセッサでエラー
が検出された場合のそれぞれのエラー表示レジスタとプ
ロセッサナンバーレジスタの内容を示す図である。シス
テムで単一故障を考えた場合、エラーの出現の種類は図
中の４つのケースに分類することができる。
ケースト・・プロセッサＡ、Ｂ、Ｃでエラーを検出した
場合 一グロセノサＡの内部障害 ケース２・・・プロセッサＢのみでエラーを検出した場
合 一ゾロセノサＢの受信部障害 ケース３・・・ノ′ロセッサＣのみでエラーを検出した
場合 一プロセッサＣの受信部障害 ケース４・・・プロセッサＢ、Ｃでエラーを検出した場
合 一プロセッサＡの送信部の障害 バス全体に及ぶ障害 以上のように、各プロセッサのエラー表示レジスタとゾ
ロセッサナンバーレジスタの内容から。
障害のあったノロセッサを特定することが可能となる。
なお９本実施例ではプロセッサＡからプロセッサＢへの
通信について説明したが、プロセッサＢからプロセッサ
Ａへの通信についても同様に説明することが可能である
。
次に、ある装置で障害が発生した後、引き続き何回か通
信が行なわれた場合について説明を加える。
ゾロセッサＡからプロセッサＢの通信を行った時にプロ
セッサＡで内部障害が発生し、その直後ニソロセノサＡ
かラソロセソサＣへ、ノロセッサＡからゾロセッサＤへ
通信を行った場合の、それぞれのプロセッサのエラー表
示レジスタとプロセッサナンバーレジスタの内容は第３
図のようになる。
第３図はプロセッサＡでは送信データエラーが厄り、ｆ
ロセッサＢ〜Ｅでは受信データエラーがあることを示し
ている。このとき、まずシステムバスを常時監視するプ
ロセッサＣのゾロセッサナンバーレジスタの内容を見る
と、ｆロセッサＡからゾロセッサＢへの通信時にエラー
があったことゝ− がわかる。ノロセッサＡ、Ｂのプロセッサナンバーレ・
ゾスタの内容も同様にプロセッサＡからプロセッサＢへ
の通信時にエラーがあったことがわかる。ここで！ロセ
ッサＡは障害装置であることが特定できる。プロセッサ
Ｄ、Ｅのプロセッサナンバーレジスタを見ると、そｎぞ
ｎプロセッサＡからプロセッサＤへ、プロセッサＡから
プロセッサＥへの通信時のエラーであることがわかる。
従ってプロセッサＡの障害発生後に、ゾロセッサＡから
プロセッサＤ・、Ｅへの通信が行われたと判断すること
ができる。
以上のように、各エラー表示しノスタの内容はプロセッ
サナンバーレジスタの内容を合わせて見ることにより明
確に説明することができる。
システムで単一故障を考えた場合、上述の様Ｋ。
各プロセッサでエラー表示レジスタによってエラーが検
出されても、プロセッサナンバーレジスタの内容を見る
ことでどのプロセッサ間で通有を行ったときに障害が起
ったのかを判別することができるため障害装置を特定す
ることが容易になる。
本実施例では、システムバス１上にプロセッサが５台接
続される場合について説明したが、メモリ装置やプロセ
ッサが５台以上接続された場合についても２本発明は同
様に適用できる。
以上は複数のプロセッサを共通バスに接続したマルチプ
ロセッサシステムにおいて各々のプロセッサ間の通信処
理について説明したが、プロセッサとメモリ間のメモリ
アクセス処理にも本発明は同一に適用できる。この際、
メモリには、共通バスへの出力信号及び共通バスからの
入力信号のエラーを検出するためのエラー検出手段と、
前記エラー検出手段によりエラーが検出された時に、エ
ラー情報を保持するエラー保持手段と、前記エラー検出
手段によりエラーが検出された時に、送信元ユニット番
号及び送信先ユニット番号を保持するユニット番号保持
手段とを設ける。
また２以上は送信元ユニットと送信先ユニット以外の第
３のプロセッサを障害監視装置として利用し、この第３
のプロセッサがバス上の通信を常に監視する場合につい
て説明したが、エラー検出手段とエラー保持手段とユニ
ット番号保持手段を少なくとも有する障害監視装置がバ
ス上の通信を常に監視するようにしてもよい。
〔発明の効果〕
以上説明したように本発明は各プロセッサに。
送信元ユニット番号及び送信先ユニット番号を送出する
手段と、エラー検出手段と、エラー保持手段と、送信元
ユニットと送信先ユニット番号を保持するユニット番号
保持手段とを設け、エラー検出手段と、エラー検出手段
と、ユニット番号保持手段とを備えた障害監視装置が、
バスを監視することにより、バス上の障害に際して障害
ユニットを特定することができる。更に、マルチプロセ
ッサ構成において障害ユニットをすみやかに切離して処
理を継続させることによシ、システムダウンを防止する
ことができるため、信頼性を向上することができる効果
がある。
【図面の簡単な説明】
第１図は本発明のバスの障害装置特定方式の一実施例の
ブロック図、第２図はプロセッサＡからプロセッサＢへ
の通信においてエラーが検出されり場合のエラー表示し
・ゾスタとプロセッサナンバ−レジスタの内容を４つの
ケースについてまとめた図、第３図はプロセッサＡに障
害が発生しプロセッサＡからプロセッサＢへ通信が行わ
れ、引き続きプロセッサＡからプロセッサＤへ、ｆロセ
ツサＡからプロセッサＥへ通信が行われた場合の各プロ
セッサのエラー表示レジスタとプロセッサナンバーレジ
スタの内容を示す図である。 １０１．２０１，３０１・・・送信データレジスタ。 １０２．２０２，３０２・・・受信データレジスタ。 １０３．２０３，３０３，１０５，２０５，３０５゜・
・・送信先プロセッサナンバーレジスタ、１０４゜２０
４．３０４，１０６，２０６，３０６・・・送信元プロ
セッサナンバーレジスタ、１０７，１０８゜２０７．２
０８，３０７，３０８・・・パリティチエツク回路、１
０９，２０９，３０９・・・エラー発生。 時の送信先ゾロセッサナンバーレジスタ、　１１０゜２
１０．３１０・・・エラー発生時の送信元プロセッサナ
ンバーレジスタ、１１１，２１１．３１１・・・受信デ
ータエラー表示レジスタ、１１２，２１２゜３１２・・
・送信データエラー表示レジスタ、１１３゜２１３．３
１３・・・オア・ダート、１１４，２１４゜３１４・・
・セレクタ、１１５，２１５．３１５・・・バスドライ
バ素子、１１６，２１６，３１６・・・バスレシーバ素
子。

Claims (1)

  1. 【特許請求の範囲】 １、複数のプロセッサが共通バスに接続されたシステム
    において、 前記複数のプロセッサの各々に、別のプロセッサとの通
    信に伴って、送信元ユニット番号及び送信先ユニット番
    号を前記共通バスに出力する手段と、前記共通バスへの
    出力信号及び前記共通バスからの入力信号のエラーを検
    出するためのエラー検出手段と、前記エラー検出手段に
    よりエラーが検出された時に、エラー情報を保持するエ
    ラー保持手段と、前記エラー検出手段によりエラーが検
    出された時に、前記送信元ユニット番号、及び前記送信
    先ユニット番号を保持するユニット番号保持手段とを設
    け、 前記エラー検出手段、前記エラー保持手段、及び前記ユ
    ニット番号保持手段を少なくとも有する障害監視装置を
    、前記共通バスに接続し、 該障害監視装置が前記共通バス上の通信を監視すること
    により、障害装置の特定することを特徴とする障害装置
    特定方式。 ２、複数のプロセッサ及びメモリが共通バスに接続され
    たシステムにおいて、 前記複数のプロセッサの各々に、別のプロセッサとの通
    信あるいは前記メモリへのアクセスに伴って、送信元ユ
    ニット番号及び送信先ユニット番号を前記共通バスに出
    力する手段を設け、 前記複数のプロセッサ及び前記メモリの各々に、前記共
    通バスへの出力信号及び前記共通バスからの入力信号の
    エラーを検出するためのエラー検出手段と、前記エラー
    検出手段によりエラーが検出された時に、エラー情報を
    保持するエラー保持手段と、前記エラー検出手段により
    エラーが検出された時に、前記、送信元ユニット番号及
    び前記送信先ユニット番号を保持するユニット番号保持
    手段とを、設け、 前記エラー検出手段、前記エラー保持手段、及び前記ユ
    ニット番号保持手段を少なくとも有する障害監視装置を
    、前記共通バスに接続し、 該障害監視装置が前記共通バス上の通信を監視すること
    により、障害装置の特定することを特徴とする障害装置
    特定方式。
JP63123865A 1988-05-23 1988-05-23 障害装置特定システム Expired - Fee Related JPH0746322B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63123865A JPH0746322B2 (ja) 1988-05-23 1988-05-23 障害装置特定システム
AU35054/89A AU618600B2 (en) 1988-05-23 1989-05-22 Multiprocessor system with a fault locator
CN89104718A CN1013620B (zh) 1988-05-23 1989-05-23 具有故障定位器的多处理器系统
US07/355,628 US5033047A (en) 1988-05-23 1989-05-23 Multiprocessor system with a fault locator
KR1019890006863A KR920009093B1 (ko) 1988-05-23 1989-05-23 멀티프로세서 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63123865A JPH0746322B2 (ja) 1988-05-23 1988-05-23 障害装置特定システム

Publications (2)

Publication Number Publication Date
JPH01293450A true JPH01293450A (ja) 1989-11-27
JPH0746322B2 JPH0746322B2 (ja) 1995-05-17

Family

ID=14871298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63123865A Expired - Fee Related JPH0746322B2 (ja) 1988-05-23 1988-05-23 障害装置特定システム

Country Status (5)

Country Link
US (1) US5033047A (ja)
JP (1) JPH0746322B2 (ja)
KR (1) KR920009093B1 (ja)
CN (1) CN1013620B (ja)
AU (1) AU618600B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0944378A (ja) * 1995-07-28 1997-02-14 Nec Corp バス障害検出装置
JPH0991209A (ja) * 1995-09-21 1997-04-04 Nec Corp パリティエラー障害エージェントの特定方法および特定方式
JP2009202720A (ja) * 2008-02-27 2009-09-10 Toyota Motor Corp 通信システム、その異常推定方法、及び情報読出装置
WO2016080417A1 (ja) * 2014-11-20 2016-05-26 国立大学法人名古屋大学 ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）通信システム及びエラー情報記録装置
CN113505018A (zh) * 2021-07-27 2021-10-15 联想(北京)有限公司 干扰进程检测方法、装置及电子设备

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290816A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd 誤り訂正方法および回路
JP2513919B2 (ja) * 1990-09-05 1996-07-10 株式会社日立製作所 構成制御装置の再構成機能停止防止方式
JP3118855B2 (ja) * 1991-04-10 2000-12-18 株式会社日立製作所 マルチプロセッサシステム
US5561761A (en) * 1993-03-31 1996-10-01 Ylsi Technology, Inc. Central processing unit data entering and interrogating device and method therefor
US8795332B2 (en) * 2002-09-30 2014-08-05 Ethicon, Inc. Barbed sutures
KR0174604B1 (ko) * 1995-07-24 1999-04-01 김광호 전자식 교환기에서 프로세서 상태확인 분산처리방법
US6032271A (en) * 1996-06-05 2000-02-29 Compaq Computer Corporation Method and apparatus for identifying faulty devices in a computer system
US6683854B1 (en) * 1998-03-20 2004-01-27 International Business Machines Corporation System for checking data integrity in a high speed packet switching network node
FI107207B (fi) * 1999-04-28 2001-06-15 Nokia Networks Oy Menetelmä, järjestelmä ja laite viallisen yksikön tunnistamiseksi
US7581026B2 (en) * 2001-12-28 2009-08-25 Intel Corporation Communicating transaction types between agents in a computer system using packet headers including format and type fields
US7191375B2 (en) * 2001-12-28 2007-03-13 Intel Corporation Method and apparatus for signaling an error condition to an agent not expecting a completion
US7099318B2 (en) * 2001-12-28 2006-08-29 Intel Corporation Communicating message request transaction types between agents in a computer system using multiple message groups
US6944617B2 (en) * 2001-12-28 2005-09-13 Intel Corporation Communicating transaction types between agents in a computer system using packet headers including an extended type/extended length field
US7184399B2 (en) * 2001-12-28 2007-02-27 Intel Corporation Method for handling completion packets with a non-successful completion status
US20040078732A1 (en) * 2002-10-21 2004-04-22 International Business Machines Corporation SMP computer system having a distributed error reporting structure
JP2007115223A (ja) * 2005-09-20 2007-05-10 Sharp Corp プロセッサおよびマルチプロセッサ構成方法
US7721178B2 (en) * 2006-06-01 2010-05-18 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code
US20070283208A1 (en) * 2006-06-01 2007-12-06 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus diagnostic features
US20070283207A1 (en) * 2006-06-01 2007-12-06 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus timing improvements
US20070283223A1 (en) * 2006-06-01 2007-12-06 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with all checkbits transferred last
KR101334792B1 (ko) * 2011-07-25 2013-11-29 조현규 높낮이 조절형 맨홀뚜껑 시스템
US9389940B2 (en) * 2013-02-28 2016-07-12 Silicon Graphics International Corp. System and method for error logging
CN109839918B (zh) * 2019-03-06 2020-10-27 中国核动力研究设计院 一种基于fpga的自诊断方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61260351A (ja) * 1985-05-14 1986-11-18 Mitsubishi Electric Corp マルチプロセサ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181940A (en) * 1978-02-28 1980-01-01 Westinghouse Electric Corp. Multiprocessor for providing fault isolation test upon itself
US4200224A (en) * 1978-08-21 1980-04-29 Bell & Howell Company Method and system for isolating faults in a microprocessor and a machine controlled by the microprocessor
US4371952A (en) * 1981-05-06 1983-02-01 Ncr Corporation Diagnostic circuitry for isolating a faulty subsystem in a data processing system
JPS607549A (ja) * 1983-06-24 1985-01-16 Mitsubishi Electric Corp 故障診断装置
JPS63102517A (ja) * 1986-10-20 1988-05-07 Nec Corp 機器障害信号伝送方式
US4872172A (en) * 1987-11-30 1989-10-03 Tandem Computers Incorporated Parity regeneration self-checking
US4918693A (en) * 1988-01-28 1990-04-17 Prime Computer, Inc. Apparatus for physically locating faulty electrical components

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61260351A (ja) * 1985-05-14 1986-11-18 Mitsubishi Electric Corp マルチプロセサ装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0944378A (ja) * 1995-07-28 1997-02-14 Nec Corp バス障害検出装置
JPH0991209A (ja) * 1995-09-21 1997-04-04 Nec Corp パリティエラー障害エージェントの特定方法および特定方式
JP2009202720A (ja) * 2008-02-27 2009-09-10 Toyota Motor Corp 通信システム、その異常推定方法、及び情報読出装置
WO2016080417A1 (ja) * 2014-11-20 2016-05-26 国立大学法人名古屋大学 ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）通信システム及びエラー情報記録装置
JP2016100725A (ja) * 2014-11-20 2016-05-30 国立大学法人名古屋大学 ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）通信システム及びエラー情報記録装置
US10484200B2 (en) 2014-11-20 2019-11-19 National University Corporation Nagoya University Controller area network (CAN) communication system and error information recording device
CN113505018A (zh) * 2021-07-27 2021-10-15 联想(北京)有限公司 干扰进程检测方法、装置及电子设备

Also Published As

Publication number Publication date
KR920009093B1 (ko) 1992-10-13
CN1013620B (zh) 1991-08-21
US5033047A (en) 1991-07-16
AU618600B2 (en) 1992-01-02
KR900018811A (ko) 1990-12-22
AU3505489A (en) 1989-11-23
JPH0746322B2 (ja) 1995-05-17
CN1040692A (zh) 1990-03-21

Similar Documents

Publication Publication Date Title
JPH01293450A (ja) 障害装置特定システム
US4775976A (en) Method and apparatus for backing up data transmission system
US6330694B1 (en) Fault tolerant system and method utilizing the peripheral components interconnection bus monitoring card
JP2538876B2 (ja) 共通バス構造を持つデ−タ処理装置
JP2751861B2 (ja) ネットワークシステム障害検出処理回路
JP3008646B2 (ja) 障害情報処理方式
JPS6259435A (ja) デ−タ転送監視装置
JP2580311B2 (ja) 多重化システムの相互監視処理方式
KR0176085B1 (ko) 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법
JPH07334433A (ja) バス制御装置
JP3291729B2 (ja) 二重化計算機システム
JPH02281368A (ja) 制御装置の故障検出機構
JP2699899B2 (ja) 障害情報収集装置
JP2699900B2 (ja) 障害情報収集装置
JPH06103251A (ja) 情報処理装置の監視制御方式
JP2970591B2 (ja) 伝送二重化監視システム
JP2919366B2 (ja) バス障害処理方式
JP2778691B2 (ja) バス監視回路
JPS5854698B2 (ja) 障害検出方式
JPS61123235A (ja) デ−タ伝送システム
JPH04359327A (ja) 情報処理システムの障害データ採取方式
JPH0247947A (ja) 共通バス障害プロセッサ検出方式
JPS63121953A (ja) バス制御エラ−検出回路
JPH0652000A (ja) デ−タ転送方法
JPH05289896A (ja) フォールトトレラントコンピュータ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees