[go: up one dir, main page]

JPH01292895A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPH01292895A
JPH01292895A JP63123155A JP12315588A JPH01292895A JP H01292895 A JPH01292895 A JP H01292895A JP 63123155 A JP63123155 A JP 63123155A JP 12315588 A JP12315588 A JP 12315588A JP H01292895 A JPH01292895 A JP H01292895A
Authority
JP
Japan
Prior art keywords
layer
organic resin
capacitor
conductor
resin insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63123155A
Other languages
English (en)
Other versions
JP2621342B2 (ja
Inventor
Shinichi Hasegawa
真一 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63123155A priority Critical patent/JP2621342B2/ja
Publication of JPH01292895A publication Critical patent/JPH01292895A/ja
Application granted granted Critical
Publication of JP2621342B2 publication Critical patent/JP2621342B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子機器で用いられる多層配線基板の構造に
関するものである。
〔従来の技術〕
従来、多層配線基板においては、第3図に示すように半
田32によりLSI31および抵抗33といった部品類
のほかキャパシター36も多層配線基板37の表面に実
装されていた。゛〔発明が解決しようとする課題〕 多層配線基板の表面に抵抗等のほかキャパシターも実装
するとLSIの実装密度を下げてしまうという問題があ
る。
〔課題を解決するための手段〕
本発明の多層配線基板は、隣接する導体配線層間の導体
配線の間の有機樹脂絶縁の膜厚を薄くしたキャパシター
部を含んで構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
図において内層有り基板7上に多層配線層5が形成され
、多層配線層5上に半田2によりLSIIが実装されて
いる。多層配線層5は導体配線3の層と有機樹脂絶縁4
の層が績層されたものである。隣接する層の導体配線3
の間の有機樹脂絶縁4の膜厚を薄くすることでキャパシ
ター部6を形成している。また上層の導体配線3と下層
の導体配線3の導通が欲しいところはヴイアホール8が
形成されている。
第2図はキャパシター部6の拡大断面図である。キャパ
シター部26の一方の電極をなす導体配線3は基板7中
の内層配線28によりI10端子9に接続されている。
キャパシター部26は1辺が10mmの正方形であり、
キャパシター部26における有機樹脂絶縁4の厚さは2
μmである。有機樹脂はポリイミドであり比誘電率は、
3.4である。この構造で得らで計算されるから となり、LSI−個あたりに対する容量として使用可能
なレベルのものが形成できる。
〔発明の効果〕
以上説明したように本発明によれば、有機樹脂多層配線
基板の内部の有機樹脂絶縁層を、絶縁層の下層の導体配
線と上層の導体配線で挟み込んだ、キャパシターを有す
ることにより、表面へのLSIの実装密度が上がるうえ
、内部配線層に形成するために、形成できるキャパシタ
ーの密度も上がる。またキャパシターの容量も絶縁の厚
みのコントロールが容易なため容易に変更できる。
【図面の簡単な説明】
第1図は本発明の一実施例の縦断面図、第2図は第1図
に示すキャパシター部6の詳細断面図、第3図は従来の
多層配線基板の側面図である。 1.31・・・LSI、2.32・・・半田、3・・・
導体配線、4・・・有機樹脂絶縁、5・・・多層配線層
、6・・・キャパシター部、7・・・内層有り基板、8
・・・ヴイアホール、28・・・内層配線、9・・・I
10端子、33・・・抵抗、36・・・キャパシター、
37・・・多層配線基板。

Claims (1)

    【特許請求の範囲】
  1.  隣接する導体配線層間の導体配線の間の有機樹脂絶縁
    の膜厚を薄くしたキャパシター部を含むことを特徴とす
    る多層配線基板。
JP63123155A 1988-05-20 1988-05-20 多層配線基板 Expired - Lifetime JP2621342B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63123155A JP2621342B2 (ja) 1988-05-20 1988-05-20 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63123155A JP2621342B2 (ja) 1988-05-20 1988-05-20 多層配線基板

Publications (2)

Publication Number Publication Date
JPH01292895A true JPH01292895A (ja) 1989-11-27
JP2621342B2 JP2621342B2 (ja) 1997-06-18

Family

ID=14853541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63123155A Expired - Lifetime JP2621342B2 (ja) 1988-05-20 1988-05-20 多層配線基板

Country Status (1)

Country Link
JP (1) JP2621342B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646954A3 (en) * 1993-09-29 1997-08-27 Fujitsu Ltd One-step etching process with low defects.
US6274224B1 (en) 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6577492B2 (en) 2001-07-10 2003-06-10 3M Innovative Properties Company Capacitor having epoxy dielectric layer cured with aminophenylfluorenes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658295A (en) * 1979-10-17 1981-05-21 Hitachi Ltd Method of manufacturing high accuracy capacitor contained multilayer circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658295A (en) * 1979-10-17 1981-05-21 Hitachi Ltd Method of manufacturing high accuracy capacitor contained multilayer circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646954A3 (en) * 1993-09-29 1997-08-27 Fujitsu Ltd One-step etching process with low defects.
US6274224B1 (en) 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6638378B2 (en) 1999-02-01 2003-10-28 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6577492B2 (en) 2001-07-10 2003-06-10 3M Innovative Properties Company Capacitor having epoxy dielectric layer cured with aminophenylfluorenes

Also Published As

Publication number Publication date
JP2621342B2 (ja) 1997-06-18

Similar Documents

Publication Publication Date Title
US5770476A (en) Passive interposer including at least one passive electronic component
KR100229572B1 (ko) 스택가능형 층상회로기판 구조의제조방법
US7100276B2 (en) Method for fabricating wiring board provided with passive element
JP2005501415A5 (ja)
JP3213291B2 (ja) 多層基板及び半導体装置
KR920013500A (ko) 하이브리드 다층 회로의 비아 캐패시터 구조물
KR100870380B1 (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
US7239525B2 (en) Circuit board structure with embedded selectable passive components and method for fabricating the same
US6916706B2 (en) Capacitor sheet, method for producing the same, board with built-in capacitors, and semiconductor device
US6963493B2 (en) Multilayer electronic devices with via components
US7911318B2 (en) Circuit boards with embedded resistors
JPH01292895A (ja) 多層配線基板
US7573721B2 (en) Embedded passive device structure and manufacturing method thereof
JP2003051427A (ja) キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
TW201936019A (zh) 線路板結構及其製作方法
US20060157792A1 (en) Laminated thin film capacitor and semiconductor apparatus
JPH0680964B2 (ja) ストリップラインを有する回路装置
JPS63278399A (ja) 混成厚膜回路の構成方法
JPH06204664A (ja) 多層化基板
CN110121237A (zh) 线路板结构及其制作方法
JPH06152137A (ja) 多層プリント板構造
JPH0714110B2 (ja) 多層セラミック基板
JP2937978B2 (ja) 多層配線基板
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JPH05145239A (ja) 多層基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 12