JPH01285993A

JPH01285993A - 電子楽器

Info

Publication number: JPH01285993A
Application number: JP63114815A
Authority: JP
Inventors: Toshio Tomizawa; 富沢　祀夫; Hideo Suzuki; 秀雄鈴木
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1988-05-13
Filing date: 1988-05-13
Publication date: 1989-11-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、スタッカート演奏が行なわれた場合、ビブ
ラート制御に優先してアタックピッチ制御を自動的に付
与するようにした電子楽器に関する。

〔従来の技術〕

アタックピッチ制御とは、音の出始めの短時間の間楽音
のピッチを変動させる制御である。電子楽器においてア
タックピッチ制御を行なうことは、例えば、特公昭５４
−２０８８号公報あるいは特開昭５３−１０６０２２号
公報等に示されている。

そこに示された従来のアタックピッチ制御は、どのよう
な場合でも常に音の出始めで無条件に施されるか、ある
いはアタックピッチ選択スイッチがオンされていること
を条件にどのような演奏操作法で鍵が操作された場合で
も必ず施されるようになっていた。また、従来の電子楽
器においては、アタックピッチ制御とビブラート制御は
、夫々別々に付与することを前提として構成されており
、それを同時に付与することについては考慮されていな
かった。

〔発明が解決しようとする課題〕

従来のものは、鍵演奏操作法に無関係にアタックピッチ
制御が施されるようになっていたため、単調になりがち
であった。

また、アタックピッチ制御とビブラート制御は、双方と
も楽音のピッチを変調するものであるため、これを同時
に（同−音に対して）付与したとすると異なるピッチ変
調が重なってしまうことになるので、そのような同時付
与は従来は全く考慮されていなかった。従って、そのよ
うな異なるピッチ変調効果の重なりを防ぐには、従来は
、アタックピッチ制御を選択した場合はビブラート制御
を選択することはできないようにし１反対に、ビブラー
ト制御を選択した場合はアタックピッチ制御を選択する
ことはできないようにしなければならなかった。

この発明は上述の点に鑑みてなされたもので、アタック
ピッチ制御を演奏操作法に応じて自動的に付与できるよ
うにすると共に、アタックピッチ制御とビブラート制御
を同時に付与できるようにした電子楽器を提供しようと
するものである。

〔課題を解決するための手段〕

この発明に係る電子楽器は、発生すべき楽音の音高を指
定するための複数の演奏操作子を具えた音高指定手段と
、この音高指定手段で指定された音高を持つ楽音信号を
発生する楽音信号発生手段と、前記音高指定手段におけ
る演奏操作子がスタッカート演奏法によって操作された
ことを検出するスタッカート演奏検出手段と、前記スタ
ッカート演奏検出手段によりスタッカート演奏法により
前記演奏操作子が操作されたことが検出されたとき、音
の出始めで前記楽音信号発生手段で発生する楽音信号の
ピッチを変調制御するアタックピッチ制御手段と、前記
アタックピッチ制御手段による変調制御が終了したこと
を検出するためのアタックピッチ終了検出手段と、ビブ
ラート効果を選択するビブラート選択手段と、前記ビブ
ラート選択手段によりビブラート効果が選択されている
とき、前記アタックピッチ制御手段により変調制御を行
なっている期間中はビブラートを禁止し、前記アタック
ピッチ終了検出手段の出力に応じて前記アタックピッチ
制御手段による変調制御が終了したときから前記楽音信
号のビブラート制御を行なうビブラート制御手段とを具
えたものである。

これを図によって示すと第１図のようであり、１は音高
指定手段、２は楽音信号発生手段、３はスタッカート演
奏検出手段、４はアタックピッチ制御手段、５はアタッ
クピッチ終了検出手段、６はビブラート選択手段、７は
ビブラート制御手段である。

〔作　　用〕

音高指定手段１における演奏操作子がスタッカート演奏
法によって操作されると、そのことがスタッカート演奏
検出手段３により検出され、この検出に応じて、アタッ
クピッチ制御手段４により楽音信号発生手段２で発生す
る楽音信号のピッチを音の出始めで変調制御する。この
場合、ビブラート選択手段６によりビブラート効果が選
択されていても、ビブラート制御手段７では、アタック
ピッチ制御手段４により変調制御を行なっている期間中
はビブラートを禁止する。従って、アタックピッチ制御
のみが行わ九、ビブラートはかからない。アタックピン
チ制御が終了すると、そのことがアタックピッチ終了検
出手段５で検出される。

このアタックピッチ終了検出に応じて、ビブラート制御
手段７では、ビブラートを開始する。

こうして、演奏操作法に応じてアタックピッチ制御が自
動的に付与できるようになると共に、１つの演奏音に対
してアタックピッチ制御とビブラート制御を同時に付与
できるようになる。すなわち、アタックピッチ制御中は
ビブラートを禁止し、アタックピッチ制御が終了すると
ビブラートを開始するように制御法を工夫することによ
り、アタックピッチ制御とビブラート制御という異なる
ピッチ変調効果の重なりを防ぎつつ、両効果を１つの演
奏音に対して同時的に付与することができるようになる
。

〔実施例〕

以下、添付図面を参照してこの発明の一実施例を詳細に
説明しよう。

な　　　の全　　　雷１次に、この発明を適用した電子楽器のより具体的な実施
例につき第２図以降の図を参照して説明する。第２図は
、第３図以降に分割して示された電子楽器の各詳細部分
の関連を大まかに示す全体音名）を選択するための複数
の鍵を具えている。

タッチセンサ１１は合鍵のタッチを検出して鍵タッチに
対応する出力信号を生じるものである。押鍵検出部１２
は鍵盤１０で押圧されたメを検出し押圧鍵を示す情報Ｔ
ＤＭを出力する。この押鍵検出部１２では合鍵に対応す
るキースイッチを走査するようになっており、そのため
にカウンタ１３の出力が利用される。発音割当て回路（
キーアナイナ）１４Ｆｉ押圧鍵に対応する楽音を限られ
た数の楽音発生チャンネルのいずれかに割当てて発生さ
せるためのものであり、一実施例として単音キーアナイ
ナ１４Ａと複音キーアテイナ１４Ｂとを含んでおＪ、こ
の電子楽器を単音モードまたは複音モードのどちらか一
方で選択的に動作させることができるようになっている
。そのために発音割当て回路１４に関連して単音モード
選択スイッチＭＯＮＯ−３Ｗが設けられて＞シ、該スイ
ッチＭＯＮＯ−３Ｗがオンのとき単音モード選択信号Ｍ
ＯＮＯとして”１′″が該回路１４及びその他必要な回
路セ与えられてこの電子楽器が単音モードで動作するよ
うになっている。スラー効果選択スイッチ５Ｌ−８Ｗは
スラー効果を選択するためのスイッチであり、該スイッ
チ５Ｌ−３Ｗがオンのときスラーオン信号Ｓ　ＬＯＮと
して“１“が発音割当て回路１４に与えられ、スラー効
果が可能になる。この実施例においてスラー効果とは、
単音モードでこの電子楽器が動作しているときに押圧鍵
がレガート形式で変更された（古い押圧鍵を完全に離鍵
する前に新しい押圧鍵を押圧する）場合、発生楽音のピ
ッチを古い押圧鍵のピッチから新しい押圧鍵のピッチへ
と滑らかに変化させることをいう。

各種効果設定操作子群１５は、ビブラート、イニシャル
タッチコントロール、アフタータッチコントロール等の
各種効果の制御要素（時間、スピード、レベル等）の制
御量を設定するための可変操作子を夫々具えておシ、そ
こにおいて、タッチコントロール用の制御要素に対応す
る操作子はタッチセンサ１１の出力信号の感度を調整す
るよう罠なっている。各覆効果の一例を示せば、ピッチ
コントロール関係が、「ビブラート」、「デイレイビブ
ラート」、「アタックピッチコントロール」、「アフタ
ータッチビブラート」及び前述の「スラー」などであり
、レベルコントロール関係が「イニシャルタッチレベル
コントロール」、「アフタータッチレベルコントロール
」、「エンベローブのサスティン時間制御ｊなどである
。「デイレイビブラート」は楽音の発音開始時から成る
時間経過後にビブラートを徐々（付与する効果であシ、
「アタックピッチコントロール」は楽音の立上勺時に〉
いてビブラートを付与する効果である。この実施例では
、「アタックピッチコントロール」は鍵タッチに応答し
て（好ましくはイニシャルタッチに応答して）制御され
るようになっている。

「アフタータッチビブラート」は鍵タッチ特に持続的押
圧状態における鍵タッチに応答してビブラートを制御す
るものである。「イニシャルタッチレベル；ントロール
」は鍵を押し下げたときのっま）押圧当初の鍵タッチ（
これをイニシャルタッテという）に応じて楽音のレベル
を制御すること、「アフタータッチレベルコントロール
」は持続的押圧状態における鍵タッチ（これをアフター
タッチとい５）に応じて楽音のレベルを制御すること、
である。イニシャルタッチ及びアフタータッチに応じた
制御は音高（ピッチ）、音量（レベル）のみならず音色
その他の楽音要素に対しても行なえる。

この実施例では、操作子群１５から出力される各操作子
に対応する設定データはアナログ電圧で茨わされておシ
、アナログ電圧マルチプレクサ１６でこれらのアナログ
電圧を時分割多重化する。アナログ／ディジタル変換（
以下単にＡ　／　Ｄ変換という）部１７は、Ａ　／　Ｄ
変換器１８と制御及び記憶部１９とを含んでおり、マル
チプレクサされたアナログ電圧をＡ／Ｄ変換すると共に
、ディジタ〃変換された各操作子の設定データを夫々記
憶し、デマルチプレクスする。マルチプレクサ１６にお
ける時分割多重化とＡ　／　Ｄ変換部１７に〉ける制御
のためにカウンタ１３の出力が利用される。

この実施例でにイニシャルタッチとアフタータッチの検
出を共通のタッチセンサを用いて行なうようにしている
。すなわち、タッチセンサ１１としてアフタータッチ検
出可能なものを用い、このタッチセンサ１１の出力信号
を鍵押圧開始時から所定時間の間イニシャルタッチ検出
のために選択し、選択したタッチセンサ出力信号にもと
づいてイニシャルタッチを検出するようにしている。例
えば、鍵押圧開始時から所定時間の間選択したタッチセ
ンサ出力信号のピーク値をホールドし、このピーク値を
イニシャルタッチ検出信号として用いる。そのために、
鍵押圧開始時から所定時間（例えば人間の聴覚ではほと
んど無視できる程度の１０ｍ５程度の時間）の開発前割
当て回路１４からイニシャルセンシング信号工Ｓを出力
し、この信号ＩＳによってマルチプレクサ１６及びＡ／
Ｄ変換部１７全制御してこの間は専ら上述のイニシャル
タッチ検出を行なうようＫしている。同時に、発音割当
て回路１４では、イニシャルセンシング信号Ｉｓを出力
する間は楽音の発音開始を遅らすようにしている。これ
は、イニシャルタッチが検出される前に発音開始される
のを禁止し、発音開始と同時にイニシャルタッチコント
ロールを施すようにするためである。尚、前述の通り、
この実施例ではアタックピッチコントロールもイニシャ
ルタッチに応じて行なわれる。

効果付与回路２０は、ピッチコントロール関係の各種効
果を付与するための回路であシ、ビブラート、デイレイ
ビブラート、アタックピッチコントロール、及びアフタ
ータッチビブラートに関しては楽音周波数を変調するた
めの変調信号ＶＡＬを出力し、スラー効果に関してはス
ラー効果を付与した楽音周波数情報ＳＫＣを出力する。

人／Ｄ変換部１７から出力される各種効果設定操作子の
設定データのうちピッチコントロール関係の設定データ
が効果付与回路２０に与えられ、レベルコントロール関
係の設定データは楽音信号発生部２１に与えられる。発
音割当て回路１４から効果付与回路２０にはアタックピ
ッチスタート信号人Ｓとスラースタート信号ＳＳ及び単
音モードのときの押圧鍵を示すキーコードＭＫＣが与え
られる。尚、単音キーアサイナ１４Ａにおいては押圧鍵
の中の単一鍵（例えば最高または景仰押圧鍵）を選択し
て単音モード用の押圧鍵キーコードＭＭＣとして出力す
るようになっている。

アタックピッチデータＲＯＭ（リードオンリメモリの略
）２２には、アタックピッチコントロー〃を付与すべき
各種音色に対応してアタックピッチ制御データＡＰＳ、
ＡＰＲ、ＡＰＥＸを夫々予しめ記憶している。アタック
ピッチコントロールは、例えば各音色に適した態様で制
御が行なわれるよりになって＞ヤ、管楽器の吹き始めの
ピッチの乱れを表現できることから特に管楽器系音色（
適した効果である。そのため、音色選択スイッチ２３で
選択された音色に応じてその音色に適したアタックピッ
チコントロールを実現し得る値をもつ制御データＡＰＳ
　、ＡＰＲ，ＡＰＥＲをＲＯＭ２２から読み出すよりに
なっている。アタックピッチの制御亦様を決定する要素
は、初期の（音の出始めの）ピッチずれの深さと、ピッ
チずれの深さの時間的変化を示すエンベロープと、ピッ
チずれの繰返し周波数である。初期のピッチずれの深さ
すなわちアタックピッチの初期値は、前述のイニシャル
タッチ検出データに応じて設定される。

詳しくは、音色に対応するアタックピッチ初期値係数デ
ータＡＰＳによってイニシャルタッチ検出データをスフ
−リングすることによシイニシャルタッチ及び音色に応
じたアタックピップ初期値を設定する。ピッチずれの深
さの時間的変化を示すエンベローグＵ、７タツクピツチ
エンベローグレートデータＡＰＥＲによって設定される
。ピッチずれの繰返し周波数はアタックピッチレートデ
ータＡＰＲによって設定される。

効果付与回路２０は、アタックピッチスタート信号人Ｓ
が与えられたとき上述のような各データにもとづいてア
タックピッチコントロール用ノ変調信号ＶＡＬの形成を
開始し、その後、通常のビブラートあるいはデイレイビ
ブラートあるいはアフタータッチビブラートのための変
調信号ＭＡＬを形成する。後述するように、変調信号Ｍ
ＡＬを数及び変調の深さの制御が容易になるような工夫
が施されている。また、効果付与回路２０ては、スラー
スタート信号ＳＳが与えられたとき単音モード用押圧鍵
の楽音周波数情報ＳＫｃを古い押圧鍵に対応する値から
新たな押圧鍵に対応する値まで滑らかに変化させる処理
を行なう。新たな押圧鍵は発音割当て回路１４から与え
られる単音モード用押圧鍵キーコードＭＫＣによって示
されている。

楽音信号発生部２１では、単音モード時は効果付与回路
２０から与えられる単音モード用の楽音周波数情報ＳＫ
Ｃにもとづき楽音信号を発生し、複音モード時は発音割
当て回路１４（複音キーアサイナ１４Ｂ）から与えられ
る複数の各チャンネルに割当てられた押圧鍵を示すキー
フードＰＫＣにもとづき複数のチャンネルで楽音信号を
夫々発生する。これらの楽音信号は、変調信号ＶＡＬに
応じてその周波数（ピッチ）が変調され、かつＡ／Ｄ変
換部１７からのレベルコントロールデータに応じてその
音量レベルが制御される。更に、これらの楽音信号には
音色選択スイッチ２３で選択された音色が付与され、サ
ウンドシステム２４に４．ｔられる。

次に、第２図番部の詳細例について説明する。

押鍵検出部及び単音キーアサイナの説明第３図には押鍵
検出部１２及びカウンタ１３の詳細例が示されておシ、
第４図には単音キーアサイナ１４人の詳細例が示されて
いる。カウンタ１３は、２相のシステムクロックパルス
φ７．φ、によって制御される１６ステージ／１ビツト
のシフトレジスタ２５と、１ビット分の半加算器２６と
、シフトレジスタ２５の内容を定期的にラッチするラッ
チ回路２７とを含み、シリアル演算によってカウント動
作を行なう。このカウンタ１３に限らず、以下で説明す
る詳細例に〉いては随所でシリアル演算が用いられ、回
路構成の節約に寄与している。押鍵検出部１２は、鍵盤
１０の合鍵に対応するキースイッチをマトリクス状に配
列したキースイッチマトリクス２８と、このマトリクス
２８における半オクターブ毎の入力ラインに走査信号を
供給するデコーダ２９と、このマトリクス２８に〉ける
各半オクターブ内の６つの各音名に対応する出力ライン
の信号を多重化するマルチプレクサ３０とを含んでいる
。キースイッチマトリクス２８は高音側のキースイッチ
から順に走査されるようになって＞夛、単音キーアサイ
ナ１４Ａでは最高押圧鍵を単音モード用の押圧鍵として
選択するようＫなっている。

キースイッチマトリクス２８における１＠！分の走査時
間換言すれば単音キーアサイナ１４ＡＫ３ける１鍵分の
処理時間（これを１キータイムということにする）は第
５図に示すように３２個のタイムスロットから成る。エ
タイムスロットの長さはシステムクロックパルスφ１．
φ２の１周期に対応し、例えば０．５μｓである。従っ
て、１キータイムの長さは１６μｓである。この１キー
タイム内の各タイムスロットあるいは区間に同期して様
々な処理が制御されるようになっている。そのために、
第５図に示すような各種のタイミング信号が図示しない
タイミング信号発生回路で発生され、様々な回路に供給
されるように力っている。３２個のタイムスロットの各
々は１６μｓの周期で繰返しあられれる。１キータイム
内に〉ける個々のタイムスロットを区別するために発生
１序の早い方から原書に第１乃至第３２タイムスロツト
ということにする。各種タイミング信号の発生タイミン
グ及び発生周期及びパルス幅を一目瞭然にするために、
以下の法則で各タイミング信号に符号をつけるものとす
る。例えばｒｌｙ８Ｊのように文字「ｙ」を挾んで前後
に数字が記されている場合は、前者の数字は１キータイ
ムにおいてパルスが最初に発生するタイムスロット順位
Ｉ位を示し、後者の数字はパルスが繰返し発生する周期
をタイムスロット数で示している。例えば信号ＩＹ８は
、第５図に示すように最初は第１タイムスロツトで発生
し、以後は８タイムスロツト毎に、つまシ第９、第１７
、第２５タイムスロツトで夫々パルス（１１″）力発生
する。次に、「１ｙ８ｓＪのように末尾に文字「Ｓ」が
追加されているものは、パルス幅が１タイムスロット偏
食部ではなく、１タイムスロツトの前半でっまシクロツ
クパルスφ、のパルス答に同期して発生することを意味
する。また、「ＩＴ８Ｊのように、文字ＩＴＪを挾んで
前後に数字が記されている場合は、前者の数字によって
示されるタイムスロット順位から後者の数字によって示
されるタイムスロット順位までパルス（−１’）が持続
して発生するものとし、かつその周期は３２タイムスロ
ツトであるとする。例えば信号ＩＴ８は第１タイムスロ
ツトから第８タイムスロツトまでの区間で持続的に発生
する８タイムスロツト分のパルス幅をもち、かつ３２タ
イムスロツトの周期で繰返し発生する。また、［１Ｔ６
ｙ８ｊのように、パルス幅表示ｒｌＴ６Ｊの次に文字ｒ
ｙＪと数字が続く場合は、文字ｒｙＪの次に記された数
字によって繰返し周期をタイムスロット数によって示し
ている。例えば信号ＩＴ６ｙ３け、最初に第１タイムス
ロツトから第６タイムスロツトまでの６タイムスロツト
幅で発生したパルスが８タイムスロツト分の繰返し周期
で、つまり第９乃至第１４タイムスロツトまで、及び第
１７乃至第２２タイムスロツ）ｔで、及び第２５乃至第
３０タイムスロツトまでの各区間でパルス発生すること
を意味する。

第３図に〉いて、加算器２６の入力Ａにはシフトレジス
タ２５の最終ステージの出力Ｑ１６が加えられ、入力Ｃ
４にはオア回路３１を介して信号１７７３２が与えられ
る。従って、信号１７７３２が１２となる第１７タイム
スロツトに〉いてシフトレジスタ２５の最茗ステージ出
力に”１”が加算されることになる。入力人及びＣｉが
共に９１　ｇでキャリイアウド信号が生じるとき、キャ
リイアウド出力Ｃ０＋１は演算タイミングよシもｌタイ
ムスロット遅れて１“どなるものとする。Ｃ０の次に付
加した記号＋１は１タイムスロツトの連れを示す。以下
で出てくる加算器のキャリイアウド出力Ｃ６＋１はすべ
て演算タイミングよシも１タイムスロツトの連れがある
ものとする。尚、加算出力Ｓには遅れがないものとする
。キャリイアウド出力Ｃ０＋１はアンド回路３２及びオ
ア回路３１を介して入力Ｃｉに戻される。従って上位ビ
ットに対してキャリイアウド信号を加算することができ
る。

加算器２６の出力Ｓの信号はアンド回路３３を介してシ
フトレジスタ２５に入力され、１６タイムスロツト遅延
後に入力ＡＫ戻される。アンド回路３３の他の入力に加
えられている信号ｚ１は通常は”１′である。以上の構
成によって信号１７７３２をカウントクロックとしてｌ
キータイム（３２タイムスロツト）毎に１カウントアツ
プするシリアル演算が実行される。従って、第１７タイ
ムスロツトにおいてシフトレジスタ２５の最終ステージ
から出力される信号がカウント値の最下位ビットであり
、そのとき各ステージにはｊｔ史ステージから第１ステ
ージにさかの埋って順次上位ビットのカウント値が夫々
保有されている。第１７タイムスロツトの１６タイムス
ロツト後の第１タイムスロツトにおいても同様（シフト
レジスタ２５の最燈ステージから第１ヌテージまでには
最下位ビットから最上位ビットまでのカウント値が並ん
でいる。従って、第１タイムスロツトの前半で発生する
信号１ｙ３２Ｓによってシフトレジスタ２５の第７ステ
ージ出力Ｑ７乃至工灸ステージ出力Ｑ１６をラッチ回路
２７にラッチすることによシ、１０ビツトの並列２進カ
ウント値が得られる。尚、信号１ｙ１６のタイミングす
なわち第１及び第１７タイムスロツトにおいてアンド回
路３２を動作不能にしているが、これは最上位ビットの
キャリイアクト信号が最下位ビットに加算されないより
にするためである。

カウンタ１３に＞ける下位７ビツトのカウント値が鍵走
査及び多重化のために利用される。そのうち下位４ピツ
）　Ｎ　４　、　Ｎ　３　、　Ｎ　２　、　Ｎ　１によ
って鍵の音名（１オクターブ内の音名）を指定し、上位
３ビットＢ３．Ｂ２．Ｂｌによってその鍵が所属するオ
クターブを指定する。ラッチ回路２７にラッチされたカ
ウント値のうちビット１丁、１７゜Ｂｌ、Ｎ４はデコー
ダ２９でデコードされ、キースイッチマトリクス２８に
〉ける半オクターブ毎の入力ラインに走査信号を与える
。また、下位ピッ）Ｎ３．Ｎｌ、Ｎｌはマルチプレクサ
３０に与えられ、キースイッチマトリクス２８における
各半オクターブ内の６本の出力ラインの信号を時分割多
重化する。こりして、マルチプレクサ３０からは合鍵の
押圧またはＭλを示す時分別条１化されたキーデータＴ
ＤＭが合鍵の走査に対応して出力される。時分割多重化
キーデータＴＤＫは現在走査中の鍵が押圧されていれば
”ｌ′であ夛、押圧されていなければ＠０″である。

ラッチ回路２７にラッチされたカウント値Ｂ３〜Ｎｌが
変化する毎に走査すべき鍵が切換わるので、ｌ鍵分の走
査時間は第５図に示すように第１タイムスロツトから第
３２タイムスロツトまでの３２タイムスロツトであ勺、
この間ｌ鍵分のキーデータＴＤＭが持続して出力される
。前述の通シ、１鍵分の走査に要する１キータイムは１
６μｓであるので、１走貸サイクルすなわちカウント値
丁了−Ｎｌが１巡する時間は約２ｍｓ　（＝１６μｓＸ
　２７）である。

キースイッチマトリクス２８では高音厘に走査が行なわ
れるようになっている。すなわち、カウント値ｉ］〜訂
が小さいほど高音になシ大きいほど低音になるようにそ
の所定の値に対応して各がかＴ次割轟てられておシ、カ
ウント値Ｂ５−Ｎ１が増すに従って高音側から；碩次低
音儒に走査が答行するようＫなっている。カウンタ１３
における下位７ビツトのカウント値（ｉ丁〜ＮＩ）は現
在走査中の鍵すなわち時分割多重化キーデータＴＤＭに
対応する鍵を表わすコード信号すなわちキーコードｉで
である。しかし、カウンタ１３のカウント値１３〜酊を
そのまま用いたキーコードにでは高音健はどその値が小
さく、低音鍵はどその値が大きい。キーコードの下位２
ビツトを下位桁に無限に繰返し付加してキーコードを周
波数情報に変換する場合、高音鍵になるほどキーコード
の値が大さくならないと不都合が生じるので、カウンタ
１３から出力されるキーコードｉ万を反転したものを正
式なキーコードＫＣとしてキーアサイナ１４Ａ、ｊ４Ｂ
で用いるようにしている。正式なキーコードＫＣと合鍵
との関係は例えげ次表のようになっている。キーコード
ＫＣは上位３ビツトのオクターブコードＢ３．Ｂ２．Ｂ
ｌと下位４ビツトのノートコードＮ４．Ｎ３．Ｎ２．Ｎ
ｌとから成る。

尚、シフトレジスタ２５の第７乃至最終ステージ内に記
された表示は第１及び第１７タイムスロットのときの各
ステージのＸ＋を示している。すなわち、このとき第１
０乃至号苔ステージ（Ｑ１０〜Ｑ１６）には前述の通シ
カウント値の下位７ビツト丁１〜−に１が入っている。

また、第７乃至第９ステージ（Ｑ７〜Ｑ９）には、時間
表示にして約８ｍｓ、約４ｍｓ及び約２　ｍ　ｓの重み
のビットが入っている。これらの時間表示はカウンタ１
３がリセットされたときからそれらのビットに”１″が
立つまでの時間を示している。後述のよ５Ｋ、カウンタ
１３をタイマとして用いるときこれらの時間表示ビット
を利用する。これらの時間表示ビットはキーコード１］
〜瓦了と共にラッチ回路２７にラッチされる。

第４図において、単音キーアサイナ１ｈＦｉ第９タイム
スロツトを起点にして６鍵の時分割多重化キーデータＴ
ＤＭに関する処理を行なうようにしている。そのため、
第３図のマルチプレクサ３ａから出力された時分割多重
化キーデータＴＤＭは第４図のラッチ回路３４に入力さ
れ、信号９ｙ３２によって第９タイムスロツトに同期し
てラッテされる。従ってラッチ回路３４からはキーデー
タＴＤＭｔ８タイムスロット遅延したものが出力される
。一方、第１タイムスロツトのときにシフトレジスタ２
５（第３図）の最終ステージ（Ｃ１６）から出力される
キーコードでの矛下位ビットＮｌは、８タイムスロツト
後の第９タイムスロツトでは第８ステージ（Ｑ８）にシ
フトされてきている。

そこで、ラッチ回路３４（第４図）に＞けるキーデータ
ＴＤＭの遅延に同期させるため、シフトレジスタ２５（
第３図）の第８ステージ（Ｑ８）の出力をシリアルキー
コードＫＣＣ９〜）として取り出し、第４図の単音キー
アサイナ１４Ａに供給するようにしている。このキーコ
ード−Ｋ　Ｃ７（９〜）は第９タイムスロツトから第１
５タイムスロツトまでの間で下位ビットから順番に各ビ
ットＮ１゜Ｎ２．Ｎ３．π４．Ｂｌ、Ｂｌ、１丁が並ん
でいる。

この千−コードＫＣ（９−）は第４図のインバータ３５
で反転され、前述の通りの正式のキーコードＫＣがシリ
アル形式で該インバータ６５から出力される。

第４図に〉いて、単音キーアサイナ１４人は主に次の３
つの機能を実行する。その１つは、最高押圧鍵のキーコ
ードＫＣを選択することであシ、もう１つは、新たな押
鍵を検出することでら〕、もう１つは、新たな押鍵か検
出されたとき一定時間の間断たな押圧鍵に関する処理を
禁止しその間でイニシャルタッチの検出を可能にするこ
とでおる。新たな押鍵の検出は、全べての鍵が離鍵され
ている状態から初めて何らかの鍵が押圧された場合（こ
れをエニーニー−キーオンといつ）と、何らかの鍵が押
圧されている状態からレガート形式で新たな押圧鍵に変
更された場合（これをレガートニューキーオンという）
とを区別して行なうよりになっている。エニーニューキ
ーオンが検出された場合はフリツプフロツプ人ＫＱがセ
ットされ、レガートニューキーオンが検出された場合は
７リツプフロツプＮＫＱがセットされる。ニューキーオ
ン検出によって７リツプフロツプ人ＫＱまたはＮＫＱが
セットされたとき第３図のカウンタ１３をタイマとして
動作させ、一定時間（約１０ｍ５．）の間イニシャルセ
ンシング信号ＩＳを出力する。

この間断たな押圧鍵に関する処理を禁止し、前記一定時
間が終了したときアタックピッチスタート信号人Ｓある
いはスラースタート信号ＳＳを発生してアタックピッチ
あるいはスラーの制御を開始させる。最高押圧鍵キーコ
ードレジスタ３６は最高押圧鍵のキーコードＸＫＣを暫
定的に記憶するためのものであシ、単音キーコードレジ
スタ３７は単音モードで発音する押圧鍵のキーコードＭ
ＫＣを記憶するためのものでおる。前記一定時間が終了
したときレジスタ３６のキーコードＸＫＣがレジスタ３
７にロードされるようになっている。従って、新たな押
鍵があったとき直ちに単音モード用の押圧鍵キーコード
ＭＫＣが変化するのではなく、前記一定時間の後に変化
する。

各７リツプフロツプＸＫＱ　、ＭＫｌ　、ＭＫ２　。

ＡＫＱ　、ＮＫＱ　、ＴＭ６はタイミング信号６７８（
第５図参照）によって入力信号をロードし、信号ＩＹ８
（第５図）に同期して出力を切換える。

従って、ロードした信号は信号１ｙ８の発生タイムスロ
ント（第１または第９または第１７または第２５タイム
スロツト）から８タイムスロツトの間持続的に出力され
る。

フリップフロップＸＫＱは、１走査サイクルに〉いて何
らかの押圧鍵が検出されたことを示すためのものである
。ラッチ回路３４から出力されるキーデータＴＤ’Ｍが
“１′″のとき、アンド回路３８及びオア回路４０を介
してこの７リツプ７０ツブＸＫＱに＠１″がロードされ
る。この７リツプ７０ツブＸＫＱの３１”はアンド回路
３９及びオア回路４０を介してホールドされる。１走査
サイクルが終了したときインバータ４１の出力が“０”
となり、アンド回路３９が動作不能となって７リツプ７
０ツブＸＫＱがリセットされる。第３図のラッチ回路２
７から出力されるカウント値の下位３ビットＮ３．Ｎ２
．Ｎ〒がアンド回路４２に入力され、上位４ビットＢ３
．Ｂ２．Ｂｌ、Ｎ４がアンド回路４３に入力されている
。アンド回路４２の出力信号Ｎ７及びアンド回路４３の
出力信号Ｂ１５が第４図のアンド回路４４に入力される
。１走査サイクルの終了時にはカウント値３３〜Ｎｌの
全ビットが“１”となシ、信号Ｎ７及びＢ１５が共に“
１″となってアンド回路４４の条件が成立する。アンド
回路４４の他の入力にはタイミング信号９Ｔ１６　（第
５図参照）が入力されている。従って、１走査サイクル
終了時の第９から第１６タイムスロツトまでの間アンド
回路４４の出力が“１”となる。このアンド回路４４の
出力信号”１″が走査終了信号ｓｃｇでおり、インバー
タ４１ではこの信号ＳＣＥを反転する。従って、何らか
の鍵が押圧されている場合、１走査サイクルにおいてキ
ーデータＴＤＭが最初に１１＃となる鍵走査タイミング
すなわち最高押圧鍵の走査タイミングから走査終了時ま
での７リツプ７０ツブＸＫＱの出力が１″となる。何も
鍵が押されていないときはＸＫＱは常に”０″である。

フリップフロップＸＫＱの出力を反転した信号とラッチ
回路３４から出力されるキーデータＴＤＭとが入力され
たアンド回路４５は最高押圧鍵を検出するためのもので
ある。すなわち、フリップフロップＸＫＱに〉ける入力
と出力の８タイムスロツトの遅れによシ、１走査サイク
ルに〉いて最初に最高押圧鍵のキーデータＴＤＭが１”
に立上るとき、キーデータＴ　Ｄ　Ｍの立上りの３タイ
ムスロツトつま）第９乃至第１６タイムスロツトまでの
間は７リツプ７０ツブＸＫＱの出力はまだ５０″であシ
、その反転信号は“１”となっている。従って、最高押
圧鍵のキーデータＴＤＭの立上シの第９乃至第１６タイ
ムスロツト（合計８タイムスロツト）の間でのみアンド
回路４５０条件が成立し、その出力信号ＸＳが“１”と
なる。この信号ＸＳの“１”によってアンド回路４６を
可能にし、インバータ３５から与えられる最高押圧鍵の
キーコードＫＣをアンド回路４６及びオア回路４７ｔ−
介してレジスタ３６にロードする。

前述の量シ、インバータ３５から出力されるキーコード
ＫＣとラッチ回路３４から出力されるキーデータＴ　Ｄ
　Ｍとは同期して＞シ、信号ＸＳが”１”となる第９乃
至第１６タイムスロツトの間で、最高押圧鍵のキーコー
ドＫＣが下位ビットか牧順にレジスタ３６にロードされ
る。キーコードＫＣの全ピッ）Ｎｌ〜Ｂ３は第９乃至第
１５タイムスロツトの間でレジスタ３６にロードされ、
第４６タイムスロツ）においてはシーコードＫＣＫ無関
係なカウントデータがあられれ６゜そのため、タイミン
グ信号１６Ｙ３２を反転した信号をアンド回路４６に加
え、第１６タイムスロツトにおいては強制的に“０”が
ロードされるようにしている。

レジスタ３６にロードされた最高押圧鍵キーコードＸＫ
Ｃはアンド回路４８を介して自己保持される。アンド回
路４８の他の入力には信号ＸＳをインバータ４９で反転
した信号が加わシ、アンド回路４６を可能にしてキーコ
ードＫＣをレジスタ３６にロードするときは自己保持を
クリアするようにしている。

レジスタ３６及びこのレジスタ３６の内容ＸＫＣが伝送
されるレジスタ３７に８ステージ／１ビツトのシフトレ
ジスタでアシ、システムクロックパルスφ１．φ２によ
ってシフト制御される。従って、レジスタ３６及び３７
の内容は８タイムスロット毎に循環する。図に〉いては
、第９あるいは第１７あるいは第２５あるいは第１タイ
ムスロツトのときのレジスタ３６及び３７の各ステージ
の重みが示されている。

フリップフロップＭＫ１は、前回の走査サイクルに〉い
て何らかの押圧鍵が検出されたことを示すだめのもので
ある。１サイクル分の走査が終了したときにすなわち走
査終了信号ＳＣＥが”１″のときに７リツプ７０ツブＸ
ＫＱに１１”が記憶されていることを条件にアンド回路
５０が°１２を出力し、オア回路５２を介して該フリッ
プフロップＭＫＩに′１２をロードする。このフリップ
７０ツブＭＫ１の”１′はアンド回路５１及びオア回路
５２を介して１走査サイクルの間保持され、走査終了信
号ＳＣＥによってリセットされる。

フリップフロップＭＫ２は、前々回の走査サイクルにお
いて何らかの押圧鍵が検出されたことを示すためのもの
である。走査終了信号ＳＣＥの発生時に、フリップ７０
ツブＭＫ１の出力をアンド回路５３及びオア回路５５を
介してフリップ７０ツブＭＫ２にロードする。アンド回
路５４はフリップフロップＭＫ２の記憶を１走査サイク
ルの間保持するだめのもので、走査終了信号ｓｃｇが発
生するとき動作不能となってフリップフロップＭＫ２を
リセットする。これらの３つの７リツプ７０７プＸＫＱ
　、ＭＫｌ　、ＭＫ２は、単音モートニおける鍵の押圧
及び離鍵をチャタリングを排除して検出するのに役立つ
。

フリップフロップ人ＫＱは、前述のエニーニューキーオ
ンが検出されたことを示すためのものである。アンド回
路５６には、７リツプ７０ツブＸＫＱの出力、フリップ
７０ツブＭＫ１．ＭＫ２　。

ＡＫＱ　、ＮＫＱの反転出力、及び走査終了信号５ＣＥ
ｉＫ与えられて＞）、エニーニューキーオンのとき条件
が成立して走査終了信号ＳＣＥのタイミングで”１′を
出力する。つまシ、アンド回路５６においては、前回及
び前々回の走査サイクルでは鍵が全く押圧されていす（
ＭＫｌ、ＭＫ２が共に”０′）、かつ今回の走査サイク
ルで初めて鍵押圧が検出された（ＸＫＱが°１″）こと
を条件に二ニーニー−キーオンを検出する。ＡＫＱ及び
ＮＫＱの反転出力がアンド回路５６に加えられている理
由は、ＡＫＱまたはＮＫＱに”１′が記憶されていると
きはアンド回路５６の条件が成立しないようにするため
であシ、後述のタイマが何度もスタート状態にリセット
されないようにするためである。アンド回路５６の出力
信号１１″はオア回路５８を介してフリップフロップム
ＫＱにロードされる。この７リツグ７０ツプムＫＱの１
１′はアンド回路５７、オア回路５８を介して一定時間
の間ホールドされる。

アンド回路５６の出力信号“１”すなわちエニーニュー
キーオン検出信号はタイマスタート信号としても利用さ
れる。この出力信号″１′がオア回路５９を介して２段
の７リツプ７０ツブ６０゜６１に入力される。これらの
７リツプ７０ツブ６０゜６１はフリップフロップＸＫＱ
と同様にタイミング信号６７８．１Ｙ８によって制御さ
れる。両クリップ７０ツブ６０．６１の出力がオア回路
６２に加わり、更にインバータ６３で反転され、信号２
１として第３図のアンド回路３３に入力される。

アンド回路５６から出力されるエニーニューキーオン検
出信号は走査終了信号ＳＣＥに同期して第９から第１６
タイムスロツトまでの８タイムスロツトの間″１１とな
る。これをフリップフロップ６０．６１及びオア回路６
２で１６タイムスロツト幅に鉱張し、１６タイムスロツ
トの間インバータ６３の出力信号Ｚｌを“０″にする。

それ以外のときは信号ｚ１は常に′１′であ）、カウン
タ１３　（第３図）におけるカウント動作を可能にして
いる。信号ｚ１が０“になる１６タイムスロツトの間、
アンド回路３３（第３図）が動作不能にな夛、シフトレ
ジスタ２５の全１６ステージの内容をすべて０′にクリ
アする。こうして、カウンタ１３はカウント値オール″
′０″からのカウント動作を開始し、タイマ機能がスタ
ートする。

第３図のラッチ回路２７にラッチしたカウント値のうち
時間表示にして豹８ｔｎｓの重みをもつビットがアンド
回路６４に入力され、約４ｍｓ及び約２ｍ’ｓの重みを
もつビットが夫々反転されてアンド回路６４の他の入力
に加わる。このアンド回路６４の出力信号ＴＭ５は第４
図のアンド回路６５に与えられる。アンド回路６５には
第３図のアンド回路４２及び４３から信号Ｎ７及びＢ１
５が入力され、更にタイミング信号９Ｔ１６とオア回路
６６の出力が加わる。オア回路６６にはフリップフロ、
ブＡＫＱ及びＮＫＱの出力が加わる。アンド回路６５の
出力はタイマ終了信号ＱＲとして利用される。７リツプ
７０ツプムＫＱまたはＮＫＱの出力をアンド回路６５に
入力する理由は、これらの７リツプフロツプがセットさ
れたときのみつまシニューキーオンのときのみタイマ機
能を働らかせるためである。

カウンタ１３の下位１０ビツトのカウント値が”１００
１１１１１１１”　となったとき、すなわち信号Ｚｌに
よってクリアされたときから約１０ｍ５経過したとき、
アンド回路４２．４１．６４（第３図）の条件がすべて
成立し、第４図のアンド回路６５に加えられる信号Ｎ７
．Ｂ１５．ＴＭ５がすべて”１”となる。このとき信号
９で１６に対応して第９乃至第１６タイムスロツトの間
アンド回おいて信号線の傍に記した（９〜１６）なる表
示はこの信号が第９タイムスロツトから第１６タイムス
ロツトまでの間発生することを意味している。

このタイマ終了信号ＱＲはインバータ６７で反転されて
アンド回路５７に加わる。従って、７１Ｊツブフロツプ
ＡＫＱの１２はタイマ終了信号ＱＲが発生するまでの約
ＩＱｍｓの間ホールドされるが、このタイマ終了信号Ｑ
Ｒが発生したときにクリアされる。詳しくは、タイマ終
了信号ＱＲが第１７タイムスロツトで立下るときに７リ
ツプ７０クグムＫＱの出力も１０′に立下る。

タイマ終了信号ＱＢが発生したときスリップ７０ツブＸ
ＫＱＫ″１″がセットされていること（鍵押圧中である
こと）を条件にアンド回路６８の出力信号ＫＳが“１”
となる。この信号ＫＳによってアンド回路６９を可能に
し、レジスタ３６の最高押圧鍵キーコードＸＫＣ（これ
は新たな抑圧８を示している）を該アンド回路６９及び
オア回路７０を介してレジスタ３７にロードする。レジ
スタ３７にロードされた新たなｉｋ高押圧貢のキーコー
ドは単音モード用の押圧鍵キーコードＭＫＣとしてキー
アナイナ１４Ａから出力されると共にアンド回路７１を
介してレジスタ３７を循環する。

前記信号ＫＳによって新たなキーコードＸＫＣをロード
するときアンド回路７１が動作不能となシ、古いキーコ
ードＭＫＣがクリアされる。

アンド回路７２，７３，７４、オア回路７５及び遅延フ
リップ７０ツブ７６は、レジスタ３６と３７のキーコー
ドＸＫＣ、ＭＫＣを比較するためのものである。キーコ
ードＭＫＣの反転信号とキーコードＸＫＣとがアンド回
路７２に入力され、キーコードＸＫＣの反転信号とキー
コードＭＫＣとがアンド回路７３に入力される。キーコ
ードＸＫＣ及びＭＫＣは同じ重みのビットＮ１〜Ｂ３が
同期してレジスタ３６．３７から夫々出力される。

両キーコードＭＫＣ、ＸＫＣの値が１ビツトでも異なる
とアンド回路７２または７３の条件が成立し、７リツプ
フロツプ７６に１１″がロードされる。この７リツプ７
０ツブ７６の”１″はアンド回路７４を介して自己保持
される。最高押圧鍵検出信号ＸＳをインバータ４９で反
転した信号が各アンド回路７２，７３．７４に加わるよ
りになって＞９、各走査サイクルにおいて最高押圧鍵が
検出される毎にフリップフロップ７乙の記憶がクリアさ
れる。

スリップ７０ツブＮＫＱは、前述のレガート二二一キー
オンが検出されたことを示すためのものである。アンド
回路７７はレガートニューキーオンを検出するだめのも
ので、前記７リツグ７０ツブ７６の出力信号ＮＥＱ、単
音モード選択信号ＭＯＮＯ１７リツプフロツプＸＫＱ、
ＭＫ　１　、ＭＫ２の出力信号、フリップ７０ツプムＫ
Ｑ及びＮＫＱの出力を反転した信号、及び走査終了信号
ＳＣＥが入力される。単音モード選択信号ＭＯＮＯは単
音モードのときのみレガートニューキーオンの検出を可
能にするために入力されている。前述の通シ、レジスタ
３６と３７のキーコードＸＫＣ，ＭＫＣが異なるとき、
フリップ７０ツブ７６の出力信号ＮＥＱが”１′″とな
る。この信号ＮＥＱの”１″は、新たな押鍵があったこ
とを示している。この新た彦押鍵がエニーニューキーオ
ンに該当するものであれば、前述の如くアンド回路５６
の条件が成立し、フリップ７０クプＡＫＱがセットされ
るので、その反転信号が０”と々）、アンド回路７７の
条件は成立しない。この新たな押鍵がレガートニューキ
ーオンに該当するものであれば、スリップ７０ツブＡＫ
Ｑがセットされていす、かつ各７リツプ７０ツブＸＫＱ
　、ＭＫｌ　、ＭＫ２の出力が１１”であシ、何らかの
鍵が持続的に押圧されていることを示している。従って
、レガートニューキーオンのときは走査終了信号ＳＣＥ
のタイミングでアンド回路７７０条件が成立し、オア回
路７９を介して７リツプ７０ツブＮＫＱに“１＃がロー
ドされる。この７リツプフロツプＮＫＱの”工”はアン
ド回路７８を介して自己保持される。

一方、アンド回路７７から出力されたレガートニューキ
ーオン検出Ｍ　号ｉｊ　、エニーニューキーオン検出信
号と同様に、オア回路５９を介して遅延７リツプ７０ツ
ブ６０に与えられ、タイマスフート信号として利用され
る。従って、レガートニー−キーオン検出にもとづき第
３図のカウンタ１３が前述と同様にタイマとして根能し
、約ＩＱｍ５後にアンド回路６５（第４図）からタイマ
終了信号ＱＲが出力される。このタイマ発子信号ＱＲに
よってアンド回路７８が動作不能とな）、フリップフロ
ップＮＫＱがリセットされる。従って、レガートニーキ
ーオン検出時から約ＩＱｍｓのｌｎ’Ｊ７リププフロツ
プＮＫＱが１１″をホールドする。

また、前述と同様に、タイマ終了信号ｅＪＲにもとづき
アンド回路６８から信号ＫＳが出力され、レジスタ３６
に記憶されている新たな最高押圧鍵キーコードＸＫＣが
レジスタ３７にロードされる。

スリップ７０ツブＴＭ６は、複音モードのときのアタッ
クピッチスタート信号を形成するためにエニーニー−キ
ーオンによる約ＩＱｍｓの時間待ちが終了したことを示
すためのものである。タイマ終了信号ＱＲがアンド回路
８０、オア回路８２を介してフリップ７０フブＴＭ６に
入力されるようになっておシ、エニーニー−キーオンに
もとづく約ＩＱｍｓの時間待ちが終了したときこのタイ
マ終了信号ＱＲによって該フリップ７０ツブＴＭ５に１
″がセットされる。この７リツプ７０ツブＴＭ６の“１
″はアンド回路８１を介して自己保持され、走査終了信
号ＳＣＥによってリセットされる。従って、スリップ７
０ツブＴＭ６の１１″は１走査サイクルの間だけホール
ドされる。尚、複音モードのときはレガートニューキー
オンの検出は行なわれないため、単音モード時にレガー
ト二二一キーオンにもとづくタイマ終了信号ＱＲによっ
て７リツプ７０ッグＴＭ６がセットされたとしても何の
影響も及ぼさない。

アンド回路８３，８４，８５は単音モード用のキーオフ
信号ＭＫＯＦを形成するだめのものである。各回路８３
，８４，８５Ｋｉｉ：単音モード選択信号ＭＯＮＯが与
えられておシ、単音モードのとき動作可能となる。アン
ド回路８５にはフリップフロップＭＫ１　、ＭＫ２　、
ＮＫＱの反転信号が入力されてお夛、２走査サイクル続
けて全鍵の離スが検出されていることを条件に”１２を
出力する。

このアンド回路８５の出力”１′は通常のキーオフを示
している。ＭＫｌ、ＭＫ２が共に０′であることを条件
にしたのはチャタリング対策のためである。アンド回路
８３にはスリップ７０ツブＡＫＱの出力が入力されて＞
ヤ、エニーニューキーオン検出時の１ｆ３１０　ｍｓの
待ち時間の間″１″を出力する。アンド回路８４にはフ
リップフロップＮＫＱの出力及びスラーオン信号５ＬＯ
Ｎをインバータ８６で反転した信号が加わシ、スラー効
果が選択されていないことを条件Ｋ、レガートニー−キ
ーオン検出時の約１０ｍ５の待ち時間の間“１２を出力
する。

各アンド回路８３，８４．８５の出力はオア回路８７に
入力され、単音モード用のキーオフ信号ＭＫＯＦとして
利用される。このキーオフ信号ＭＫＯＦをインバータ８
８で反転したものが単音モード用のキーオン信号ＭＫＯ
Ｎである。楽音信号発生部２１（第２図）において、単
音モード用の押圧鍵キーコードＭＫＣに対応する楽音信
号を発生する際にこのキーオン信号ＭＫＯＮにもとづい
４６一て振嘉エンベロープを制御するようにすればよい。

単音モードにンいてエニーニューキーオンが検出された
場合あるいはスラー効果が選択されていないときてレガ
ート二二一キーオンが検出された場合はアタックピッチ
コントロールを行なうようＫなっておシ、そのためのイ
ニシャルタッチ検出を行なり前記一定の待ち時間（約１
０ｍ５）の間は、アンド回路８３または８４の出力”１
２にもとづき強制的にキーオフ状態としているのである
。そして、この待ち時間における強制的なキーオフ状態
のときに前音のサスティンを除去するために、アンド回
路８３及び８４の出力がオア回路８９を介して強制ダン
グ信号ＦＤＭＰとしてキーアサイナ１４Ａから出力され
、楽音信号発生部２１（第２図）に与えられるよ５にな
っている。

アンド回路８４の出力はオア回路９０にも与えられる。

また、スリップフロップＡＫＱの出力がアンド回路９１
を介してオア回路９０に与えられる。尚、入力が１つし
かないアンド回路３８，８０゜９１等は入力信号が単に
通過するだけであり、特の出力はイニシャルセンシング
信号Ｉｓとしてイニシャルタッチ検出のために利用され
る。このイニシャルセンシング信号Ｉｓは、単音モード
アルいは複音モードに係わりなくエニーニューキーオン
があった場合はスリップ７０ツグムＫＱの出力にもとづ
き新たな鍵の押圧開始時から約１０ｍ５゜間”１″とな
る。また、単音モードでスラー効果が選択されていない
ときにレガートニューキーオンがあった場合も７リクグ
フロツグＮＫＱの出力にもとづき新たな鍵の抑圧開始時
から約１０ｍ５の間”１′となる。単音モードでスラー
効果が選択されているときはレガートニューキーオンが
あってもイニシャルセンシング信号ＩＳは発生されない
。

アンド回路９２は単音モード用のアタックピッチスター
ト信号ＭＡＳを発生するためのものであシ、オア回路８
７からのキーオフ信号ＭＫＯＦ、７リツグフロツグＸＫ
Ｑの出力信号及びタイマ終了信号ＱＲが入力される。ニ
ューキーオン検出にもとづく約１０ｍ５の待ち時間の間
アンド回路８３あるいは８４の出力信号によりてキーオ
フ信号ＭＫＯＦが“１″となシ、アンド回路９２が動作
可能となる。待ち時間が終了したとき、鍵が押圧されて
いることを条件Ｋ（ＸＫＱが”１”）タイマ終了信号Ｑ
Ｂに対応する第９乃至第１６タイムスロツトの間アンド
回路９２の出力信号ＭＡＳが１１”となる。この信号Ｍ
ＡＳはオア回路９３を介して遅延フリップフロップ９４
に入力される。この７リツプ７０ツグ９４はタイミング
信号１３７３２で入力信号をロードし、信号１７７２４
に同期して出力を切換える。従って、第９乃至第１６タ
イムスロツトで発生する信号ＭＡＳの”１′は第１３タ
イムスロツトで７リツプ７０ツブ９４にロードされ、第
１７タイムスロツトから次の第１６タイムスロツトまで
の１キータイム（３２タイムスロツト）の間アタックピ
ッチスタート信号ＡＳとして出力される。

アンド回路９５は複音モード用のアタックピッチスター
ト信号Ｆ：ＡＳを発生するためのものであシ、７リツプ
フロツプＴＭ６の出力、フリップフロッグＸＫＱの出力
の反転信号、単音モード選択信号ＭＯＮＯをインバータ
９６で反転した信号、及びラッチ回路３４からのキーデ
ータＴＤＭが入力される。複音モードのとき、インバー
タ９６の出力”１″によってアンド回路９５が動作可能
となる。前述の通う、エニーニューキーオン検出にもと
づく約１０ｍ５の時間待ちの終了直後の１走査サイクル
の間フリップ７０ツブＴＭ６の出力が１１′″となシ、
このサイクルにおける最高押圧鍵のキーデータＴＤＭの
立上夛の第９乃至第１６タイムスロツトの間アンド回路
９５の条件が成立する。第９乃至第１６タイムスロツト
の間で１１１１１となるアンド回路９５の出力信号ＥＡ
Ｓはオア回路９３を介してフリップフロップ９４に入力
され、前述と同様に、第１７タイムスロフトから次の第
１６タイムスロツトまでの１キータイムの間アタックピ
ッチスタート信号ムＳとして出力される。

アンド回路９７はスラースタート信号ＳＳを発生するた
めのものであシ、タイマ終了信号ＱＲ１＝５０− スリップ７０ツブＸＫＱの出力、単音モード選択信号Ｍ
ＯＮＯ１単音モード用キーオン信号ＭＫＯＮ１及びキー
コードの不一致を示す信号ＮＥＱが入力される。レジス
タ３６及び３７のキーコードＸＫＣ。

ＭＫＣが一致していないときは（ＮＥＱが１″）、待ち
時間中であシ（ＡＫＱまたはＮＫＱが”１’）、かつこ
のときアンド回路８３及び８４０条件が成立していなけ
れば（ＭＫＯＮが１″）、スラー効果が選択されてシシ
かつレガートニューキーオンであったことを意味する。

従って、スラー効果が選択されかつレガートニューキー
オンがあったとき、このレガートニューキーオンにもと
づく待ち時間の終了時に発生するタイマ終了信号ＱＲに
対応して、現在鍵が押圧されていること（ＸＫＱが“１
″）を条件に、アンド回路９７の出力が第９乃至第１６
タイムスロツトの間１１１　ｇとなる。

この出力″１″はフリップフロップ９４に入力され、前
述と同様に第１７タイムスロツトから次の第１６タイム
スロツトまでの１キータイムの間スラースタート信号Ｓ
Ｓとして出力される。

以上の通シ、アタククビッチスタート信号Ａｓ及びスラ
ースタート信号ＳＳは、約１０　ｍ　ｓの待ち時間の終
了後に発生されるものである。そして、アタックピッチ
スタート信号人Ｓは、単音モードにおいてはエニーニュ
ーキーオンのときあるいはスラー非選択時のレガートニ
ューキーオンのときに発生され、複音モードにおいては
エニー二ｚ−キーオンのときく発生される。また、スラ
ースタート信号ＳＳは、単音モードのスラー選択時（お
いてレガートニューキーオンがあったときに発生される
。

各種効果設定操作子群１５の詳細例は第６図に示されて
いる。Ａ　／　Ｄ変換部１７は図示の都合上、Ａ　／　
Ｄ変換器１８０部分が第６図Ｋ、制御及び記憶部１９の
部分が第７図に示されている。

第６図において、各種効果設定操作子群１５は各種効果
の制御要素に対応する制御量をアナログ電圧で設定する
ためのボリュームｖ１〜Ｖ８を具えている。ｖｌはビブ
ラートスピード（周波数）、ｖ２はビブラートスピード
（深さ）、ｖ４はデイレイビブラートの時間、ｖ５はス
ラー効果Ｋ＞けるピッチ変化の速度（スラースピード）
、ｖｌは振幅エンベロープのサスティン部分の減衰速度
（サスティンスピード）、を夫々設定するだめのもので
ある。ｖ３　、ｖ６　、ｖＢはタッチセンサ１１の出力
信号の感度調整用ボリュームである。■３はアフタータ
ッチビブラートの深さ設定用の鍵タツチ検出信号を１＆
度調整するもの、ｖ６はアフタータッチレベルコントロ
ールのレベル設定用の鍵タツチ検出信号を惑り調ｌする
もの、ｖＢはイニシャルタッチ検出信号を感度調整する
ものである。

ボリュームｖ８で感度調整されたイニシャルタッチ検出
信号は２つの用途で使われる。１つはアタックピッチコ
ントロールの初期値設定のため、もう１つはイニシャル
タッチレベルボントロ−ｙのレベル設定のためである。

タッチセンサ１１としては各鍵共通の７７タ一タツチセ
ンナ１１人が使用される。アフタ−タッチセンサ１１Ａ
Ｕ鍵押圧持絖時において鍵タッチを検出し得るものであ
れば如何なるものでもよく、例えば、押圧速度あるいは
押圧深さあるいは押圧力あるいは強さ等のいずれに応答
して鍵タッチを検出するものであってもよい。アフター
タッチセンサ１１Ａの出力信号は増幅器９８を介してイ
ニシャルタッチ感度調整用ボリュームｖ８に加わると共
にローパスフィルタ９９に加わる。ローパスフイ〃り９
９の出力はアフタータッチビブラート用感Ｉ’ｌｌ整ボ
リュームｖ３とアフタータッチレベル用感度！Ａ整ボリ
ュームｖ６に加えられる。ローパスフィルタ９９はアフ
タータッチ制御に用いるタッチ検出信号の急激な変動を
抑えるためのものである。

アフタータッチセンサ１１人はイニシャルタッチ検出及
びアフタータッチ検出の両方に共用される。例えば、ア
フタータッチセンサ１１人から出力されるタッチ検出信
号が第８図（ａ）のようであるとすると、単音キーアサ
イナ１４人（第４図）からイニシャルセンシング信号Ｉ
Ｓ（第８図中））が与えられる約１０　ｍ　ｓＯ間Ｋ＞
いてこのタッチ検出信号のピーク値を検出し、このピー
ク値をホールドしてイニシャルタッチ検出信号として用
いる。

前述の通り、イニシャルセンシング信号Ｉｓが立下って
から（ビーク値検出終了後に）発音が開始する。また、
ピーク値検出を行なっているときの（ＩＳ発生時の）ア
フタータッチセンサ出力信号はアフタータッチ検出信号
として用いず、それ以外のときのセンナ出力信号をアフ
タータッチ検出信号として用いる。このようにすること
によシ、イニシャルタッチセンサとアフタータッチセン
ナを別々に設ける必要がなくなシ、経済的であると共に
鍵下方に設けるセンナ装置が簡略化される。

ボリュームｖ１〜ｖ８で設定もしくは調整された８個の
アナログ電圧は１個の人／Ｄ変換器１８を用いてディジ
タルデータに変換される。そのためにアナログ電圧マル
チプレクサ１６が設けられて＞シ、各ボリュームｖ１〜
ｖ８のアナログ電圧を時分割多重化してＡ　／　Ｄ変換
器１８に送る。また、Ａ／Ｄ変換器１８に関連して第７
図に示す制御及び記憶部１９が設けられて）シ、Ａ　／
　Ｄ変換器１８に＞ける時分割的なＡ　／　Ｄ変換製作
及びこのＡ　／　Ｄ変換によって得たディジタルデータ
のデマルチプレクス動作を制御する。このよりなＡ／Ｄ
変喚操作によって回路構成をかなフ周略化することがで
きる。

第７図に示す制御及び記憶部１９は、各ボリュームｖ１
〜ｖ８に対応する記憶手段としてレジスタ１０１〜１０
８を含んでいる。各レジスタ１０１〜１０８の近傍に記
した（ｖｌ）〜（ｖ８）は夫々に対応するボリュームｖ
１〜ｖ８を示している。

これらのレジスタ１０１〜１０８には、各々に対応する
ボリュームｖ１〜ｖ８の出力電圧をディジタル変換した
ディジタルデータが夫々記憶される。

これらのレジスタ１０１〜１０８は、システムクロック
パルスφ１．φ２によってシフト制御される８ステージ
／ｌビツトの循環型シフトレジスタから成る。各レジス
タ１０１〜１０８の各ステージのブロック内に記した数
字は、第１．第９．第１７及び第２５タイムスロツトの
ときの各ステージ内のデータの重みを一例として示すも
のである。

夫々のレジスタ１０１〜１０８における重み数値の単位
は、各出力データ弄示の近傍に記されているように、夫
々の制御要素の性ｆｆＫ応じて「Ｈ２」（周波数）、「
セント」（ピッチずれの深さを示すセント値）、「ｍｓ
」（時間）、ｒｄＢＪ　　（レベル）である。これらの
重み表示はあくまでも一例として示したにすぎず、回路
動作の面ではあまシ重要ではなく、ただ、シリアルデー
タとして送シ出されるときに各ビットの重みとタイムス
ロットとの関係を明らかにする面で役立つ。

第７図の制御及び記憶部１９には、各レジスタ１０１〜
１０８に対応してマルチプレクス及びデマルチプレクス
制御回路１１１〜１１８が設けられている。回路１１２
〜１１７は同一構成であるため、回路１１２のみ詳細を
示し、回路１１３〜１１７は省略しである。このマルチ
プレクス及びデマルチプレクス制御回路１１１〜１１７
は、アナログ電圧マルチプレクサ１６（第６図）におけ
る時分割多重化操作に対応して各レジスタ１０１〜１０
７のディジタルデータをマルチプレクスし−靴７− てＡ　／　Ｄ変換器１８（第６図）に送り、時分割的な
人／Ｄ変換操作に利用させると共に、その結果得られる
ディジタルデータをＡ　／　Ｄ変換器１８から受は入れ
てデマルチプレクスし、対応するレジスタ１０１〜１０
７にロードする機能をもつ。但し、イニシャルタッチ検
出データ記憶用のレジスタ１０８に対応する制御回路１
１８はマルチプレクス機能（レジスタ１０８のデータを
Ａ　／　Ｄ変換器１８に送シ出す機能）をもたない。

第６図において、アナフグ電圧マルチプレクサ１６の制
御入力には第３図のデコーダ２９から８本の出力信号■
０〜Ｈ７が与えられると共に第４図のオア回路９０から
イニシャルセンシング信号Ｉｓが与えられる。デコーダ
２９はカウンタ１３（第３図）のカウント値のうちビッ
トＢ２．Ｂｌ　。

瓦１の値をデコードしたものを信号■０〜Ｈ７として出
力する。各信号ＨＯ〜Ｈ７は第９図（−１）に示す頴で
頴次″１″となる。１つの信号ＨＯ〜Ｈ７が”１′を持
続している時間は８キータイムであシ、１走査サイクル
の間で各信号ＨＯ−Ｈ７が２巡する。

マルチプレクサ１６は、常時は信号■１〜Ｈ７に応じて
ボリュームＶ１〜ｖ７のアナログ電圧を第９図［有］）
に示すよりＫｉ次サンプリングし、多重化して出力する
。イニシャルセンシングｆｆ号Ｉｓが”１″のときは、
上述の信号Ｈ１〜■７によるｖ１〜ｖ７のサンプリング
を禁止し、イニシャルタッチ感度調整用ボリュームｖ８
からのアナログ電圧を持続的に選択して出力する。マル
チプレクサ１６の出力電圧はＡ　／　Ｄ変換器１８内の
アナログ比較器１１００入力ＲＫ供給される。まず、通
常のＡ／Ｄ変換について説明し、次にイニシャルタッチ
検出信号のＡ　／　Ｄ変換について説明する。

Ａ　／　Ｄ　変’ｌＬａ　１８　ｔｒｉ、システムクロ
ックパルスφＸ、φ２によってシフト制御される８ステ
ージ／１ビツトの循環型シフトレジスタから成るデータ
レジスタ１００を含んでいる。Ａ　／　Ｄ変換器１８に
＞ける通常のＡ　／　Ｄ変換操作はマルチプレクサ１６
による各アナログ電圧の時分割的サンプリングに対応し
て時分割で行なわれる。初め、データレジスタ１００に
は前回のＡ　／　Ｄ変換によるディジタルデータが取シ
込まれる。この前回データをディジタル／アナログ変換
（以下Ｄ／Ａ変換という）回路１１９でアナログ電圧に
変換し、これを比較器１１００入力人に加えてマルチプ
レクサ１６からのアナログ電圧と比較し、この比較結果
に応じてデータレジスタ１００の内容をカウントアツプ
またはダウンすることによシ人／Ｄ変換を行なり。

前回のム／Ｄ変撲によるディジタルデータはサンプリン
グタイミングの直前に第７図のレジスタ１０１乃至１０
７の１つからデータレジスタ１００に取）込まれる。そ
のため制御信号として信号Ｎ７・２５Ｔ３２が第３図の
アンド回路１２０から第７図の各制御回路１１１〜１１
７内のアンド回路１２１．１２２，１２３に入力される
。第３図に〉いて、アンド回路１２０にはアンド回路４
２の出力とタイミング信号２５Ｔ３２が与えられる。

アンド回路４２はカウンタ１３のカウント値の下位３ビ
ットＮ３．Ｎ２．Ｎｌが１１１１″のとき条件が成立す
る。これはサンプリング用の各信号ＥＩＯ〜Ｈ７におゆ
る最後の１キータイムを示す。

信号２５Ｔ３２は１キータイムにおける第２５から第３
２タイムスロツトまでの８タイムスロツトの間″１″と
なるものである。従って、信号Ｎ７・　２５Ｔ３２は各
信号ＨＯ〜■７の最後の８タイムスロツトに〉いて１″
となる。

第７図において、制御回路１１１〜１１７にはデコーダ
２９（第３図）の出力信号ＨＯ〜Ｈ７が供給されておシ
、この信号ＨＯ〜Ｈ７と前記信号Ｎ７　・２５Ｔ３２に
もとづいてマルチプレクサとデマルチプレクスを同時に
制御する。各制御回路１１１〜１１７はマルチプレクサ
用アンド回路１２４．１２５、デマルチプレクス用アン
ド回路１２６．１２７、及びホールド用アンド回路１２
８゜１２９を含んでいる。成るサンプリングタイミング
の最後の８タイムスロツトに〉いて、その次のサンプリ
ングタイミングに対応するレジスタ（１０１〜１０７の
うち１つ）の記憶データがマルチプレクサ用アンド回路
１２４，１２５を介して選択されてＡ／Ｄ変換器１８の
データレジスタ１００（第６図）に供給されると同時に
、そのサンプリングタイミングでＡ　／　Ｄ変換したデ
ータがデマルチプレクス用アンド回路１２（Ｓ、１２７
を介してそのサンプリングタイミングに対応するレジス
タ（１０１〜１０７のうち１つ）に取）込まれる。この
ようなレジスタ１０１〜１０７に対するデマルチプレク
ス及びマルチプレクス制御は、イニシャルタッチ検出の
ための約１０ｍ５の待ち時間以外のときに案行される。

そのために、制御回路１１１〜１１７内の各アンド回路
１２１　、１２２，１２３にはイニシャルセンシング信
号ＩＳの反転信号百がインバータ１３０から与えられ、
ＩＳが１０″のときに可能化されるようになっている。

また、各アンド回路１２１．１２２，１２３には信゛号
Ｎ７・２５Ｔ３２が共通に入力される。各アンド回路１
２１．１２２，１２３には信号ＨＯ，Ｅ［１，Ｅ［２が
各別に入力され、更に各制御回路１１３〜１１７のアン
ド回路１２３と同等のアンド回路には信号■３〜Ｈ７が
各別に入力される。

信号ＨＯが“１″のとき、第９図に示すようにアナログ
電圧マルチプレクサ１６（第６図）はどのボリュームｖ
１〜ｖ８の電圧もサンプリングしない。従って、このと
きはＡ　／　Ｄ変換器１８ではＡ　／　Ｄ変換動作を行
なわない。信号ＨＯの最後の８タイムスロツトにおいて
信号Ｎ７・２５Ｔ３２が“１２となると、アンド回路１
２１（第７図）の条件が成立し、このアンド回路１２１
からアンド回路１２４及びオア回路１３１に対して”１
”が与えられる。従って、オア回路１３１の出力信号Ｔ
ｉＭは第１０図（ｂ）のように発生する。同図（ａ）は
信号［０からＨｌへ変化するタイミングを拡大して示し
たものである。尚、オア回路１３１の他の入力には各制
御回路１１１〜１１７に〉けるアンド回路１２１と同等
のアンド回路１２２，１２３の出力が夫々与えられる。

尚、第１０図、その他のタイミングチャートに〉いて、
パルス中に記す「２５〜３２」等の数字はタイムスロッ
トの順位を示す。

アンド回路１２４の他の入力にはレジスタ１０１の最灸
ステージから出力されるシリアルな８ビツトデイジタル
データが与えられる。このシリアルディジタルデータは
、第２５乃至第３２タイムスロフトの間では号下位ビッ
ト（以下ＬＳＢという）から最上位ビット（以下ＭＳＥ
という）までｊ１次に並んでいる。アンド回路１２４が
第１０図（ｂ）に示す信号ＴｉＭと同じ８タイムスロツ
トの間可能化されることによシレジスタ１０１に記憶し
ている８ビツトデイジタルデータはこの信号ＴｉＭに同
期してアンド回路１２４でサンプリングされ、オア回路
１３２に与えられる。オア回路１３２の出力ＯＤＤ　（
オールドディジタルデータ）は第６図のＡ　／　Ｄ変換
器１８に供給され、オア回路１３３及び加算器１３４を
経由してデータレジスタ１００にロードされる。従って
、次のサンプリング信号Ｈ１が”１”に立上るときには
データレジスタ１００にはレジスタ１０１のデータ（こ
れをＶＥＲで示す）が転送されてきている。尚、オア回
路１３２（第７図）には各制御回路１１１〜１１７のマ
ルチプレクス用アンド回路１２４，１２５の出力が夫々
印加される。各レジスタ１０１〜１０７のデータをＶＢ
Ｒ，ＶＥＤ、ＫＶＢＤ、ＤＹＥＲ（またはＤＥＬ）、Ｓ
ＲＭ及びＳＲＥ、ＡＴＬ、ＳＴＲで示すとすると、各サ
ンプリングタイミングの冒頭でデータレジスタ１００か
ら出力されるデータは第９図（Ｃ）のようになる。すな
わち、第９図（ｂ）に示すよりにサンプリングされる各
ボリュームｖ１〜ｖ７のアナログ電圧の前回サンプリン
グタイミングにおけるディジタル変換結果が、同じボリ
ュームｖ１〜ｖ７の今回サンプリングタイミングに対応
してデータレジスタ１００から出力される。

一方、第７図のオア回路１３１から出力された信号Ｔｉ
Ｍは第６図のＡ　／　Ｄ変換器１８に与えられる。この
信号ＴｉＭはインバータ１３５で反転され、アンド回路
１３６を動作不能にする。アンド回路１３６はデータレ
ジスタ１００のデータをホールドするためのもので、オ
ールドデータＯＤＤをロードするとき信号ＴｉＭによっ
てレジスタ１０００ホールドを禁止する。信号ＴｉＭは
３段の遅延フリップ７０ツブ（シフトレジスタ〕１３７
に入力される。このフリップフロップ１３７はタイミン
グ信号６ｙ８で入力信号をロードし、信号１ｙ８に同期
して出力を切損える。従って、その第１ステージの出力
信号Ｔｉ１ｌは第１０図（Ｃ）に示すように信号Ｈ１の
立上シの第１乃至第８タイムスロツトの間で１″となカ
、その第２及び第３ステージ出力をオア回路１３８でま
とめた信号ＴｉＭＺ＋３は第１０図（ｄ）のように信号
Ｔｉ１ｌの立下夛直後の第９乃至第２４タイムスロツト
の間で１″となる。

第６図に〉いて、データレジスタ１００は１ビツト分の
全加算器１３４と共に８ビツトのシリアルカウンタを構
成している。ラッチ回路１３９は信号１ｙ８Ｓのタイミ
ングでレジスタ１００の各ステージの出力（すなわちカ
ラン）りを並列的にラッチするためのものである。信号
１ｙ８Ｓが発生する第１．第９．第１７．第２５タイム
スロツトに〉いてレジスタ１００の第１ステージ乃至第
８ステージにはＭＳＢからＩ、ＳＢまでのデータが原に
並んで＞シ、これがラッチ回路１３９にラクー鼾− チされる。第１０図（ｅ）に示すよりに、信号Ｋｌの立
上りの８タイムスロツトにンいては、ラッチ回路１３９
の内容はレジスタ１０１（第７図）のデータＶＥＲを示
している。このラッチ回路１３９の内容は、カウント値
（レジスタ１００の内容）の変化に応じて８タイムヌロ
ツト毎に変化する。

ラッチ回路１３９の出力はＤ／Ａ変換回路１１９に与え
られ、アナログ電圧に変換される。比較器１１０は入力
人とＢを比較し、Ｂ≧Ａのとき、つまシマルチプレクサ
１６から入力Ｂに与えられるアナログ電圧の値がデータ
レジスタ１００のデータの値と同じかそれよりも太きい
とき、“工”を出力する。この比較器１１０の出力は遅
延フリラグフロップ１４０に与えられ、信号１ｙ８に同
期して８タイムスロツト遅延して出力される。このフリ
ラグフロップ１４０の出力はインバータ１４１で反転さ
れ、ダウンカウント用のアンド回路１４２に印加される
。また、クリップ７０ツブ１４０の出力はイニシャルタ
ッチ検出時に〉けるアップカウント用のアンド回路１４
３に印加される。アンド回路１４４は通常のＡ／Ｄ変換
動作時におけるアップカウント用である。

第７図のインバータ１３０から第６図のＡ　／　Ｄ変換
器１８にイニシャルセンシング信号工Ｓの反転信号Ｔｉ
が与えられている。この信号蒼はアンド回路１４２及び
１４４に加えられ、イニシャルタッチ検出時板外のとき
つま）通常のＡ　／　Ｄ変換動作時にこれらの回路１４
２，１４４を動作可能にする。信号Ｔ１をインバータ、
１４５で反転した信号工Ｓがアンド回路１４３に印加さ
れてお夛、イニシャルタッチ検出時にこの回路１４３を
可能にする。

通常のＡ　／　Ｄ変換動作時は、比較器１１０の比較結
果に無関係に、信号ＴｉＭ１のタイミングでデータレジ
スタ１００の内容を１カウントアツプする。すなわち、
信号ＴｉＭ１と信号ＩＹ８がアンド回路１４４に入力さ
れておシ、信号Ｔ　ｉ　Ｍ　１が立上る第１タイムスロ
ツトに〉いて該アンド回路１４４の出力が”１“となる
。アンド回路１４４の出力”１″はオア回路１４６を介
して加算器１３４０入力人に加わる。信号ＴｉＭ’ｌが
”ｌ”のとき信号ＴｉＭは１０′であシ、データレジス
タ１００の出力がアンド回路１３６、オア回路１３３を
介して加算器１３４０入力Ｂに加わる。信号１ｙ８のタ
イミングでにレジスタ１００にロードしたデータＶＢ’
Ｅの最下位ビットが加算器１３４０入力ＢＫ加わる。従
って、最下位ピッ）Ｋ：”　１　’が加算される。キャ
リイアウド信号がある場合は１タイムスロツト遅れてキ
ャリイアクト出力Ｃ０＋１から′１′が出力され、アン
ド回路１４７を介して入力Ｃｉに加わる。最下位ビット
のタイミングでキャリイアウド信号が加算されることの
ないようにするために、信号１ｙ８によってアンド回路
１４７を動作不能にするようになっている。

こりして、第１０図（０に示すＴｉ１ｌの区間で前回の
データＶＥＲに１が加算される。この加算結果１”ｖＢ
Ｒ〒１」が次のＴ　ｉ　Ｍ　２の区間の間ラッチ回路」
３９にラッチされる（第１０図（ｅ））。

第１０　図（ｆ）ｏ　Ｔ　ｉ　Ｍ　’２　Ｃ７）区間で
は、デーｐ　ｒｖｎＲ＋１」のアナログ電圧（Ａ）とボ
リュームｖ１の現在のアナログ電圧（Ｂ）とを比較器１
１０で比較し、「Ｂ≧Ａ」が成立したときは加算も減算
も行なわずにｌ’−ＶＢＲ＋ＩＪをレジスタ１００で保
持する。他方、「Ｂ≧Ａ」が成立しないときつまりｒＡ
＞ＢＪのときは、データ「ＶＥＲ＋ＩＪから１を減算す
る。「人＞ＢＪのときは遅延フリップ７０ツグ１４０の
出力が０”であシ、インバータ１４１からアンド回路１
４２に＠１″が与えられる。このアンド回路１４２には
オア回路１３８から信号ＴｉＭｚ−＋−３が与えられて
おシ、区間ＴｉＭ２及びＴｉＨ２（第１０図（ｆ）参照
）のとき動作可能となる。区間ＴｉＭ２においてアンド
回路１４２０条件が成立すると、区間ＴｉＭＺの間中（
８タイムスロツトの間）アンド回路１４２の出力が”１
″となる。このアンド回路１４２の出力１１′はオア回
路１４６を介して加算器１３４０入力Ａに与えられる。

従って、レジスタ１００のデータ［ＶＥＲ＋ＩＪの全ビ
ットに°１＃が加算され、事実上の１カウントダウンが
行なわれる。

従って、区間ＴｉＭ２の演算によってレジスタ１００に
得られるデータの値はｌ’−ＶＢＲ＋ＩＪまたは「ＶＥ
Ｒ（＝ＶＥＲ＋１−１）Ｊ　のどちらかであシ、このデ
ータは区間ＴｉＭ３においてラッチ回路１３９にラッチ
される（第１０図（ｅ）参照）。

区間ＴｉＭ３ではラッチ回路１３９のデータ「ＶＥＲ＋
ＩＪまたは［ＶＢＲＪとボリュ−ＡＶ１の現在のアナロ
グ電圧とを比較器１１０で比較し、「Ｂ≧人」が成立し
たときは加算も減算も行なわｆＫレジスタ１００の現在
値［ＶＢＲ＋ＩＪｔ７’ｊは「ＶＢＲｊを保持する。他
方、ｒＡ＞Ｅｌのときは前述と同様にアンド回路１４２
からｆ１″を出カシ、レジスタ１００のデータから１を
減算する。この２度目の減算によってレジスタ１００の
データはｒＶＢＲ−１（＝４ＢＲ＋ｌ−１−１）Ｊとな
る。

区間ＴｉＭ３が終了すると、信号ＴｉＭ２＋３が立下シ
、アンド回路１４２が動作不能となる。

従って、以後のカウント動作は停止する。こうして、Ａ
　／　Ｄ変換動作はサンプリング信号Ｈ１の立上夛の３
区間Ｔｔｗ１〜ＴｉＭ３（２４タイムモ前回のＡ　／　
Ｄ変換によって求めたデータＶＥＲの値（Ａ）と今回サ
ンピリングされたポリニームＶ１の設定値（Ｂ）とが一
致している場合、区間ＴｉＭＩＫ＞ける１加算によって
レジスタ１００の内容が「ｖＢＲ＋１」となることによ
少、区間ＴｉＭ２１Ｃおける比較ではＡ）Ｂが成立し、
１減算されてレジスタ１００の内容が１ｖＢＲＪとなる
。区間’Ｉ　ｉ　Ｍ　３に訃ける比較ではム＝Ｂが成立
し、１減算は行なわれない。従って、最終的には前回と
同じデータ「ｖ　Ｂ　ＲＪがデータレジスタ１００にホ
ールドされる。

前回のＡ　／　Ｄ変換によって求めたデータＶＢＲの値
（Ａ）よシも今回サンプリングされたボＩＪ。

−ムｖ１の設定＆（Ｂ）の方が大きい場合、区間Ｔ’ｉ
ＭＩＫ＞ける１加算によってレジスタ１００の内容が［
ＶＥＲ＋ＩＪと逢っても比較器１１０ではＢ＝ムまたは
ＢＡＡのどちらかが成立するだけである。従って、区間
ＴｉＭ２及びＴｉＭ３で減算は行なわれず、最終的には
ｒ’７ＥＲ＋１ｊがレジスタ１００にホールドされる。

前回のＡ　／　Ｄ変換によって求めたデータＶＢＲの値
（Ａ）よシも今回サンプリングされたポリ。

−ム■１の設定値（Ｂ）の方が小さい場合、区間ＴｉＭ
２及びＴｉＭ３では常にＡ）Ｂが成立する。

従って、１加算の後に１減算が２度行なわれ、最終的に
は［ＶＥＲ−１ｊがレジスタ１００にホールドされる。

上述のように、１サンプリング周期（約１ｍ５）Ｋおけ
るディジタルデータの最大変化量は＋１に限定されてい
る。これは、ボリュームｖ１〜ｖ７によるアナログ設定
値が急激に変更されたときこれにそのまま応答したので
はクリック等不快な雑音をもたらす原因となるのでこれ
を防止するため、及び、雑音等によってアナログ設定値
が一時的に急激に変化したときこれに反応しないように
するため、等の理由による。１サンプリング周期に〉け
るディジタルデータの最大変化量は＋１に限らず、要す
るに滑らかなＡ　／　Ｄ変換が行なえる程度であればよ
い。

また、１回のＡ　／　Ｄ変換動作に〉いて３つの区間Ｔ
ｉＭ１．ＴｉＭ２．ＴｉＭ３で加減算を行なうようにし
ているが、これはノイズ等によって比較器１１０の出力
が不安定な場合にディジタルデータが乱力に変動するこ
とを防止するのに役立つ。例えば、区間ＴｉＭ２でＢ≧
人が成立したのに区間ＴｉＭ３では成立しないような場
合、区間ＴｉＭ１における「＋１」と区間７’ｉＭ３に
おける「−１」によって最終的にはディジタルデータは
変化しない。

尚、ラッチ回路１３９の全出力を入力したアンド回路１
４８とノア回路１４９（第６図）は最大カウント値と最
小カウント値を夫々検出するためのものである。最大カ
ウント値になったときアンド回路１４８の出力によって
アンド回路１４３゜１４４を動作不能にし、アップカウ
ントを禁止する。最小カウント値になったときはノア回
路１４９の出力によってアンド回路１４２を動作不能に
し、ダウンカウントを糸上する。

サンプリング信号Ｈ１が発生しているときの説明に戻る
と、区間Ｔ　ｉ　Ｍ　３の終了後はＡ　／　Ｄ変換結果
であるディジタルデータがアンド回路１３６、オア回路
１３３、加算器１３４０入力Ｂを介してデータレジスタ
１００で循環してホールドされる。

このレジスタ１００のデータはニューディジタルデータ
ＮＤＤとして第７図の各制御回路１１１〜１１７のデマ
ルチプレクス用アンド回路１２６゜１２７に供給される
。信号■１が”ｌ”のときは制御回路１１１のアンド回
路１２２が動作可能でアルカ、信号Ｎ７−２５７３２−
ＩＮ−０−（０間は条件が成立せず、このアンド回路１
２２の出力は”０”となっている。アンド回路１２２の
出力”Ｏ″はインバータ１５０で反転され、ホールド用
のアンド回路１２８に与えられる。レジスタ１０１のデ
ータＶＢＲはこのアンド回路１２８及びオア回路１５１
を介して循環保持される。

信号■１の最後の８タイムスロツトに〉いて信号Ｎ７・
２５Ｔ３２が”１”となると、アンド回路１２２０条件
が成立し、このアンド回路１２２がらアンド回路１２６
に”１″が与えられる。同時に、アンド回路１２２の出
力“１″は、次のサンプリング信号Ｈ２に対応する制御
回路１１２のマルチプレクス用アンド回路１２５に加え
られると共にオア回路１３１に与えられる。制御回路１
１１では、アンド回路１２２の出力“１″によってホー
ルド用アンド回路１２８が動作不能となり、アンド回路
１２６が動作可能となる。従って、信号Ｈ１のタイミン
グでＡ／Ｄ変換されたボリュームｖ１の設定値を示すニ
ューディジタルデータＮＤＤがアンド回路１２６で選択
され、オア回路１５１を介してレジスタ１０１にロード
される。アンド回路１２２Ｖｉ第２５から第３２タイム
スロツトの間“１′を出力し、この間にデータレジスタ
１００（第６図）から出力されるデータＮＤＤは丁度下
位ビットから最上位ビットまでの８ビツトがシリアルに
順醤に並んでいる。従って、第２５タイムスロツトから
第３２タイムスロツトノ間でニューディジタルデータＮ
ＤＤがレジスタ１０１に頴番にロードされることになり
、第１タイムスロツトにおけるレジスタ１０１の各ステ
ージの重みは図中に示すように第１ステージが最上位ビ
ット＜　１６−Ｈｚ）であり、ステージが進むにつれて
下位とットに移り、第８ステージが最下位ビット（２４
′Ｈｚ）である。

一方、アンド回路１２２の出力１１′に対応してオア回
路１３１から信号ＴｉＭが出力され、かつアンド回路１
２５及びオア回路１３２を介してレジスター０２のデー
タＶＢＤがオー〃ドディジタルデータＯＤＤとしてＡ　
／　Ｄ変換器１８（第６図）Ｋ与えられる。そして、サ
ンプリング信号がＨｚに切換わると、前述と同様の手裏
で、ポリニームｖ２に関するＡ　／　Ｄ変換が行なわれ
る。以下、信号Ｈ２〜Ｈ７に対応して制御回路１１２〜
１１７が前述と同様に動作し、各ボリュームｖ３〜ｖ７
に関するＡ　／　Ｄ変換が順次行なわれる。こうして、
各レジスター０１〜１０７には、各ボリュームＶ１〜■
７の出力に対応するディジタルデータが夫々記憶される
。

尚、デイレイビブラート（ポリニームＶ４）に対応する
レジスター０４のデータ表示がＤＶＥＲとＤＥＬの２通
シ有る理由は、ボリュームｖ４をデイレイビブラートの
開始時間設定とデイレイビブラート深さ変化のエンベロ
ープの傾き設定の両方に兼用しているためである。ｖｖ
ｚｎｈデイレイビブラートにおける深さの時間的変化の
速度を設定するためのデイレイビブラートエンベローブ
レートデータであ夛、その重みはレジスター０４の各ス
テージブロック内の下側に示されている。

この重みの単位が（Ｈｚ）である理由は、エンベロープ
変化レートを周波数に換算した速さで示したためである
。すなわち、エンベロープの開始時から終了時までの時
間が周波数表示の７周期に対応している。ＤＥＬはデイ
レイビブラート開始時間データであ夛、その重みはレジ
スター０４の各ステージブロック内の上側に示されてい
る。この２つのデータＤＶＥＲ，ＤＥＬは勿論真理値が
異なっているわけではなく、利用する側での重みづけが
異なっているだけである。

スラースピード（ボリュームｖ５）に対応するレジスタ
ー０５のデータ表示がＳＲＭとＳＲＥの２通り有る理由
は、ダイナミックレンジを広くとるために８ビツトのデ
ータを仮数部と指数部に分けて利用するためである。最
下位ビットは利用せず、下位２ビツト目から５ビツト目
までを５数部Ｍ１．Ｍ２．Ｍ３．Ｍ４とし、上位３ビツ
トを指数部Ｅｊ　、Ｅ２．Ｅ、Ｓとする。ＳＲＭはスラ
ーレート仮数部のデータ表示であり、ＳＲＥはスラーレ
ートの指数部のデータ表示である。

第４図のオア回路９０から出力されたイニシャルセンシ
ング信号Ｉｓは第７図の遅延７リツプ７０ツブ１５２に
入力される。２段の遅延７リツグ７０ツブ１５２は信号
６７８によって入力信号をロードし、信号ｚｙｓに同期
して出力状態を切換えるものである。遅延７リツプフロ
ツプ１５２の第１ステージの出力がアンド回路１５３に
加わり、かつインバータ１５５で反転されてアンド回路
１５４に加わる。第２ステージの出力はアンド回路１５
４に加わシ、かつインバータ１３０で反転されてアンド
回路１５３に加わる。このインバータ１３０の出力が信
号Ｔ１として第６図のＡ／Ｄ号Ｉｓの立上うに対応して
８タイムスロツト幅のパルスを出力し、アンド回路１５
４は信号工Ｓの立下）に対応して８タイムスロツト幅の
パルスを出力する。アンド回路１５３及び１５４の出力
はオア回路１３１に加えられ、信号ＴｉＭとして第６図
のＡ　／　Ｄ変換器１８に与えられる。信号Ｉｓに対応
して発生する信号ＴｉＭ及びＴ１の状態を第１１図に示
す。

第６図に〉いて、信号Ｉｓの立上シに対応して信号Ｔｉ
Ｍがｗ　１　ｙとなる８タイムスロツトの間でアンド回
路１３６が動作不能にされ、データレジスタ１００の全
ビットが”０″にクリアされる。

また、信号Ｉｓが　０２となることによって第７図の各
制御回路１１１〜１１７が動作不能にされ、各レジスタ
１０１〜１０７はその記憶データを循環保持する。かつ
、第６図のアンド回路１４２及び１４４が動作不能とな
り、アンド回路１４３が動作可能となる。アンド回路１
４３が可能化された最初の８タイムスロツトでは、信号
ＴｉＭを８タイムスロツト遅延した信号Ｔ　ｉ　Ｍ　１
が“１”であシ、インバータ１５６の出力”０″によっ
てアンド回路１４３の動作が禁止される。これは信号Ｉ
ＳＯ立上り時において各信号の状態が安定するのを待つ
ためであるが、この処理は特に行なわなくてもよい。ア
ンド回路１４３の他の入力には信号１ｙ８と遅延スリッ
プ７０ツブ１４０の出力が加えられる。従って、比較器
１１０で「Ｂ≧Ａ」が成立すれば、信号１ｙ８のタイミ
ングでアンド回路１４３から＠１′が出力され、オア回
路１４６を介して加算器１３４の入力人に与えられる。

前述の通り、この信号１７８のタイミングはデータレジ
スタ１００のデータの最下位ビットのタイミングである
。従って、アンド回路１４３から信号１ｙ８のタイミン
グで１パルス与えられる毎に（約４μｓ毎に）データレ
ジスタ１００の内容が１カウントアツプされる。

前述の通シ、イニシャルセンシング信号Ｉｓが発生して
いる間はマルチプレクサ１６でボリュームｖ８のアナロ
グ電圧を持続して選択する。従って、ボＩＪ、−ムｖ８
で、感度調整されたタッチ検出信号が比較器１１０の入
力Ｂに専ら与えられる。

データレジスタ１００は初めにオール″０２にクリアさ
れるので、初めは比較器１１０で「Ｂ≧Ａ」が成立する
。データレジスタ１００の値がタッチ検出信号の値に一
致するまで、信号１７ｓが発生する毎に急速に該レジス
タ１００の内容がカウントアツプされる。データレジス
タ１００のカウント値がタッチ検出信号の値に一致する
と、比較器１１０でＩｆ＝ＡＪが成立する。これにもと
づきレジスタ１００の内容が更に１カウントアツプされ
た後、比較器１１０で［Ｂ＜ＡＪが成立し、アンド回路
１４３が動作不能にされ、カウントが停止する。その後
、タッチ検出信号のレベルが下がったとしてもデータレ
ジスタ１００のダウンカウントは行なわれないので、ピ
ーク値が保持されることになる。また、タッチ検出信号
がデータレジスタ１００の値よりも更に大きくなった場
合は比較器１１０で「Ｂ≧Ａ」が成立し、追加のカウン
トアツプが行なわれる。こうして、イニシャ〃センシン
グ信号ＩＳが発生している間のタッチ検出信号のピーク
値に相当するディジタルデータがデータレジスタ１００
でホールドされる。このデータレジスタ１００にホール
ドされたピーク値のデータはデータＮＤＤのラインを介
して第７図の制御回路１１８内のアンド回路１５７に与
えられる。

鍵押圧開始時から約１０　ｍ　ｓが経過してイニシャル
センシング信号Ｉｓが立下ると、第７図のアンド回路１
５４の出力が第２５乃至第３２タイムスロツトに同期し
て８タイムスロツト間ｗ１″となる。このアンド回路１
５４の出力１１２はアンド回路１５８に与えられる。ア
ンド回路１５８の他の入力には、第４図の７リツプフロ
ツプＸＫＱの出力ＸＫＱＳが２段の遅延７リツプ７０ツ
ブ１５９を介して加えられる。この遅延フリップ７０ツ
ブ１５９は遅延フリップフロップ１５２の出力タイミン
グに同期させるためのものである。アンド回路１５８は
イニシャルタッチ検出時間終了時に何らかの鍵が押圧さ
れていること（ＸＫＱＳげ“１′）を条件に８タイムス
ロツトの間“１″を出力する。

このアンド回路１５８の出力”ｌ″によってアンド回路
１５７が動作可能となシ、データレジスタ１００（第６
図）にホールドされているタッチ検出信号のピーク値デ
ータ（ＮＤＤ）を通過させ、オア回路１６０を介してレ
ジスタ１０８にロードする。また、アンド回路１５４の
出力”１″に対応してオア回路１３１から第６図のイン
バータ１３５に与えられる信号ＴｉＭによってデータレ
ジスタ１００にホールドしていたピーク値データがクリ
アされる。アンド回路１５４の出力が＠１′となる８タ
イムスロツトの間にレジスタ１０８（第７図）に対応す
るピーク値データのロードが完了し、該アンド回路１５
４の出力が°０２に立下るとアンド回路１５７に代わっ
てアンド回路１６１が動作可能と々る。レジスタ１０８
にロードされたタッチ検出信号のピーク値データはこの
アンド回路１６１を介して以後ホールドされる。こりし
て、イニシャルタッチ検出データがレジスタ１０８にホ
ールドされる。

尚、レジスタ１０８のデータ表示がムＰＩとＩＴＬの２
通り有る理由は、同じイニシャルタッチ検出データをア
タックピッチコントロールとイニシャルタッチレベルコ
ントロールの両方に＆用するためである。ＡＰＩは、ア
タックピッチ初期値設定データでらシ、そのＸみはレジ
スタ１０８の各ステージブロック内の上側に記されてい
る。

下位３ビツトは切捨てられ、上位５ビツトが約１．２セ
ント乃至釣１９セントのピッチずれに対応する。ＩＴＬ
は、イニシャルタッチレベル制御データである。

第７図の各レジスタ１０１〜１０８に記憶されたデータ
のうちピッチコントロール関係のデータ、すなわちビブ
ラートレートデータＶＥＲ、ビブラート深さデータｖＢ
Ｄ、アフタータッチビブラート深さデータＫＶＢＤ、デ
イレイビブラートエンベローグレートデータＤＶＩＲ，
デイレイビブラート開始時間データＤＥＬ、スラーレー
ト仮数部データＳＲＭ、スラーレート指数部データＳＲ
Ｅ。

γタンクピッチ初期値設定データＡＰＩは効果付与回路
２０（第１２図の部分）に供給される。レヘ）Ｌ／コン
トロー／Ｌ／関係のデータ、すなわちアフタータッチレ
ベル制御データＡＴＬ、サステインレートデータＳＴＲ
、イニシャルタッチレベル制御データＩＴＬは楽音信号
発生部２１（第２図）に供給される。

効果付与回路の説明図示の都合上、効果付与回路２０の詳細例は３つの部分
に分けて第１２図、第１３図、第１４図に示されている
。各図は第２図の回路２０のブロック中に示されたよう
に結合する。効果付与回路２０では、アタックピッチコ
ントロール、デイレイビブラート、アフタータッチビブ
ラート、及びノーマルビブラートのための変調信号を夫
々形成する処理、及びスラー効果のために単音モードの
押圧鍵キーコードＭＫＣを変調する処理、を実行する。

まず、アタックピッチ及びビブラートのための変調信号
を形成する部分について説明する。

効果付与回路２０は、第１３図に示す４つの演算器ＣＵ
Ｌ１　、ＣＵＬ２　、ＣＵＬ３　、ＣＵＬ４を含んでい
る。各演算器ＣＴＴＬ１〜ＣＵＬ４は、システムクロツ
タパルスφ１．φ、によってシフト制御される１６ステ
ージ／エビツトの直列シフトレジスタ１６２，１６３，
１６４．１１５５と、１ビット分の全加算５１６６．１
６７．１６８，１６９と、演算及び記憶製作制御用の論
理回路１７０〜１９６（アンド回路）、１９７〜２０４
（オア回路）とを夫々具えており、シリアル演算を行な
う。演算器ＣＵＬ２は変調信号の瞬時値を示すデータＭ
ＡＬを求めるものである。演算器ＣＵＬｊは変調信号の
周波数を示すデータを繰返し演算して演算器ＣＴｌ１ｒ
Ｌ２における演算タイミングを示す信号を発生するもの
でちる。演Ｘ器ＣＵＬ３は変調信号のエンベロープ（深
さ）の瞬時値を示すデータＥＮＶを求めるものである。

このデータＥ？ｆｆを所定ビットシフトして変調信号の
変化幅を示す微小値△ＥＮＶとして利用する。演算器Ｃ
ＵＬ２にンいて、この変化福△ＥＮＶを演算器ＣＵＬ　
１からのタイミング信号に応じて繰返し演算することＫ
よう変調信号の瞬時値を示すデータＶＡＬを求める。演
′Ｘ器ＣＵＬ４は、後述するように多巨的に使用される
。

第１５図（２ンは、アタックピッチ、デイレイビブラー
ト、ノーマルビブラートにおける変調信号及びそのエン
ベロープ（深さ）の−例を示すものである。この図を参
照して変調信号の形成法の概略を説明する。第１５図（
ａ）の横軸は時間、たて軸は正規周波数（０セント）か
らのピッチずれをセント値によって示す。

アタックピッチの初期値は負の値（正規周波数の低音側
のピッチずれ）［−ムＰｉＳＪである。こやアタックピ
ッチ初期値の絶対値「ＡＰｉｓＪは、レジスタ１０８（
第７図）から与えられるアタックピッチ初期値設定デー
タへＰｒＫ：ＲＯＭ２２（第２図）から与えられる音色
に対応したアタックピッチ初期値係数ＡＰＳを乗算した
ものである。

前述の通う、データ人ＰＸは鍵のイニシャルタッチに対
応したものであるので、アタックピッチ初期値ＡＰｉＳ
はイニシャルタッチに応じて制御されることになる。ア
タックピッチＫ＞けるエンベロープの初期値本アタック
ピッチ初期値ＡＰ　ｉ　Ｓと同じである。＠算器ＣＵＬ
３（第１３図）にエンベロープ瞬時値ＥＮＶの初期値と
してＡＰｉＳをプリセットし、以後、この初期値ＡＰｉ
Ｓを下位桁にｎビットシフ）　（２−１１倍）した微小
値△ＡＰｉＳを、ＲＯＭ２２　（第２図）から与えられ
る音色に対応したアタックビッテエンベロープレートデ
ータＡＰＥＲＫ応じた時間ｒｊＪ隔で繰返し減算するこ
とによ）、徐々に減衰するエンベロープの瞬時値ＢＮＶ
が求められる。演算器ＣＵＬ４で上記エンベロープレー
トデータＡＰＥＲを規則的にアキュムレートし、その最
上位ビットからのキャリイアウド信号の発生タイミング
（よって演算器ＣＵＬ）における上記減算のａ返し時間
間隔を定める。△ＡＰｉＳはイニシャルタッチに対応し
たものであるので、アタックピッチのエンベロープもイ
ニシャルタッチに応じて制御されることＫなる。一方、
演算器ＣＵＬ２では、変調信号瞬時値ＶＡＬの初期値と
してｒ−＊ｐｉｓ、、１をグリセットし、エンベロープ
瞬時値ＥＮ”ｉ’を下位桁にｎビットシフト（２１倍）
した微小値ΔＥＮＶを、ＲＯＭ２２　（ｇ２図）から与
えられる音色に対応したアタックピッチレートデータ人
ＰＲに応じた時間間隔で繰返し加算もしくは減算するこ
とによシ、変調信号の瞬時ｇＬｖＡＬを求める。ＶＡＬ
の初期値は負の値「−ＡｐｉｓＪであるので、初めは加
算を行ない、ＶＡＬを徐々に大きくする。値ｖＡＬが値
ＥＮＶに達したとき減算に切換える。以後、加算と減算
を交互に行ない、エンベロープ値ＥＮＶの範囲内で値Ｖ
ＡＬが繰返し折返すようにする。演算器ＣＵＬ１で上記
レートデータＡＰＲを規則的にアキュムレートシ、その
最上位ビットからのキャリイアウド信号の発生タイミン
グによって演算器ＣＵＬ２における上記加算または減算
の時間間隔を定める。エンベロープ値ＢＮＶが０セント
になったときアタックピッチコントロールが踏子する。

アタックピッチあるいはスラーが終了したとき演算器Ｃ
ＵＬ４でデイレイビブラート開始までの時間がカウント
される。このカウント時間が、レジスタ１０４（第７図
）に記憶されたデイレイビブラート開始時間ＤＥＬに一
致すると、デイレイビブラートが開始する。

デイレイビブラートにおけるエンベロープ（深さ）は０
セントから始まり、レジスタ１０１０２（図）から与え
られるビブラート深さデータＶＢＤに対応するセント値
まで徐々に増大する。演算器ＣＵＬ、５では、深さデー
タＶＥＤを下位桁にｎビットシフトした微小値ΔＶ’Ｂ
Ｄを、レジスタ１０４（第７図）から与えられるデイレ
イビブラートエンベロープレートデータＤＹＥＨに応じ
た時間間隔で繰返し加算することによ）、徐々（増大す
るエンベロープ瞬時値ＥＮＶを求める。上記エンベロー
プレートデータＤＶＥＲに対応する値が演算器ＣＵＬ４
で７キームレートされ、そのキャリイアウド信号によっ
て演算器ＣＵ　Ｌ　３　ＶＣ＞ける計算時間間隔が設定
される。一方、演算器（４Ｌ２では、エンベロープ瞬時
値ＥＮＶをシフトした微小値ΔＥＮＶを、レジスタ１ｏ
１（第７図）から与えられるビブラートレートデータＶ
ＥＲに応じた時間間隔で繰返し加算または減算すること
により、変調信号の瞬時値ＭＡＬを求める。上記レート
データＶＢＲは演算器ＣＵＬ　１でアキュムレートされ
、そのキャリイアウド信号によって演算器ＣＵＬ２にか
ける計算時間間隔が設定される。

演算器ＣＵＬ３のエンベロープ瞬時［ＥＮＶが深さデー
タＶＢＤに対応するセント値に遇するとデイレイビブラ
ートが終了し、ノーｆｆ、Ｉ＋／ビブラートに移行する
。ノーマルビブラー）においては、演算器ＣＵＬ３で深
さデータＶＥＤＫ対応する一定のエンベロープ値ＥＮＶ
を保持し、演算器ＣＵＬｌ　、ＣＵＬ２では上述のデイ
レイビブラートのときと同じ処理を行なう。第１５図（
ａ）　Ｋは示してないが、アフタータッチビブラートに
おいては、演算器ＣＵＩ３のエンベロープ値ＥＮＶをレ
ジスタ１０３（第７図）から与えられるアフタータッチ
ビブラート深さデータＫＶＢＤに対応する値とし、デイ
レイビブラートあるいはノーマルビブラートのときと同
じよ５に演算器ＣＵＬ１．ＣＵＬ２を動作させる。尚、
この実施例では、ノーマルビブラートあるいはアフター
タッチビブラートが奏者によって選択された場合はデイ
レイビブラートはかからないようになっている。また、
この実施例では、第１５図（ａ）に示されているように
、デイレイビブラート、ノーマルビブラート及びアフタ
ータッチビブラートのときのピッチずれの深さは高音側
と低音側とでは非対称になっている。丁なわち、高音側
の深さＶＥＤＩＫ、対して低音側の深さは、ＶＢＤとな
っている。このような非対称の深さ設定は、自然楽器に
近い、好ましいビブラートをもたらす。

第１３図の各演算器ＣＵＬ１〜ＣＴｌｒＬ４において、
シリアル演算は第１乃至第１６タイムスロツトの間で行
なわれる。各レジスター６２〜１６５内の１６ビツトの
データは第１乃至第１６タイムスロツトの間で最下位ビ
ットから顆誉に出力される。各ビットのシリアル演Ｘ結
果は第１乃至第１６タイムスロツトの間で加算器１６６
〜１６９から出力され、各レジスター６２〜１６５に取
り込まれる。こうしてレジスター６２〜１６５内のデー
タは１６タイムスロツト毎に循環する。第１６タイムス
ロツトに〉ける最上位ビットの演算による’　　　Ｇ’
７− キャリイアウド信号が第１７タイムスロツトにあられれ
る最下位ビットデータに加算されないよりにするためＫ
、加算器１６６〜１６９のキャリイアウド出力Ｃ０＋１
を入力Ｃ７に与えるためのアンド回路１７０，１７５，
１８３，１９１に信号１７７３２が加えられる。この信
号１７ｙ３２は信号１７ｙ３２の反転信号であり、第１
７タイムスロツトで′″０２、それ以外のタイムスロッ
トで１１′である。

第１３図において、各シフトレジスタ１６２〜１６５の
各ステージ内に記された数字は、第１タイムスロツト及
び第１７タイムスロツトのときの各ステージ内のデータ
の重みを示すものである。

夫々の重み表示の単位は、レジスタ１６２がｒｎｚＪ　
。

１６３及び１６４が「セント」、１６５の上側が「Ｈ２
」、下側がｌ”ｍｓＪである。レジスタ１６２の上側の
Ｘみ表示は、演算器ＣＵＬ１をアタックピッチレートデ
ータＡＰＲのアキュムレートに用いるときの重みを示す
。例えば第７ステージの「１」はｌＨ２の重みを示す。

レジスタ１６２の下側の重み表示は、演算器ＣＵＬ１を
ビブラートレートデータＶＥＲのアキュムレートに用い
るときの重みを示す。例えば第７ステージの「４／３」
は４／３Ｈ２を示す。アタックピッチのときとビブラー
トのときとで重みが異々る理由は、ビブラートのときは
前述の非対称形の深さ設定を行なりためである。レジス
タ１６５の上側の重み表示は演算器ＣＵＬ４をエンベロ
ープレートデータＡＰＥＲ，ＤＶＥＲ（更に５ＬＲ）の
アキュムレートに用いるときの重みを示す。下側の重み
表示は演算器ＣＵＬ４をデイレイビブラート開始時間の
カウントに用いるときの重みを示す。レジスタ１６３の
第１ステージの「Ｓ」はサインビットを示す。変調信号
の瞬時＠　Ｖ　Ａ　Ｌは負の値にもなるので、正負を区
別するためにサインピッ）Ｓが存在する。尚、負の値は
２の補数で弄わされる。次に各制御の詳細を説明する。

（リ　アタックピッチコントロール第１３図の各演算器ＣＵＬ１〜ＣＵＬ４の動作を制御す
るために第１４図に遅延フリップフロップ２２２〜２２
７が設けられている。これらのフリップフロップ２２２
〜２２７は、信号］Ｔ８（第５図］のタイミングで入力
信号を取り込み１７　Ｔ　２．４（第５図）のタイミン
グで出力状態を切換えるものである。これらのフリップ
フロップのうち、２２２１２２３及び２２５がアタック
ピッチコントロールのときに動作する。

前述の通り、アタックピッチコントロール全行なうべき
条件が成！し友とき、イニンヤルセンシング信号ＩＳＯ
立下りに対応してアタックピッチスタート信号ＡＳが単
音キーアサイナ１４Ａ（ｉ４図］から出力される。この
アタックピッチヌタート信号ＡＳｆｌ第１４図のアンド
回路２１１にフロわると共にインバータ２１４で反転さ
れる。インバータ２１４の出力はアンド回路２０５〜２
０９゜２１２に加わる。第１６図に示すように、イニン
ヤルセンシング信号ＩＳは第１６タイム２０ツト＝　９
６− で豆下り、アタックピッチスタート信号ＡＳばその直後
の纂１７タイムスロツトから次の第１６タイムスロツト
までの３２タイムヌロツトの間”１″となる。信号ＡＳ
に対応してアンド回路２１１の出力が”１″となり、オ
ア回ｚ１，４．６及び７に与えられる。オア回路４の出
力はフリップフロップ２２５に与えられる。信号ＡＳが
豆上ったときから３２タイムスロツト後にフリップフロ
ップ２２５の出力が′１″に室上シ、以後、アンド回路
２１０及びオア回路４を介して自己保持される。

このフリップフロップ２２５の状態上ＡＰＱなる符号で
示す。オア回路４の出力がＡＰＱ信号に相当する。ＡＰ
Ｑ信号が”１′のとき、効果付与回路２０　＋Ｗ１２〜
１４図）内の各回路に対してアタックピッチコントロー
ルを実行するよう指示する。

オア回路１の出力にフリップフロップ２２２で３２タイ
ムヌロツト遅延され、ＵＳＥＴ　＋アップセット）信号
として出力される。オア回路７の出力はインバータ２２
８で反転さｎてＳＥＴ信号と−９７−−〇す〇して利用されると共に、遅延フリップフロップ２２３で
３２タイムヌロツト遅延される。このフリップフロップ
２２３の出力はインバータ２２９で反転され、５ＥＴＤ
信号として利用さ九る。４足、アンド回路２１１の出力
Ｄ　Ａ　Ｐ　Ｓ　ＦＪＴ侶号として利用される。

従って、アタックピッチスタート信号ＡＳＩＣもとづい
て発生される各信号Ａ　Ｐ　Ｑ、　ＵＳＥＴ、　ＳＥＴ
、５ＥＴＤ、ＡＰＳＥＴの状態は第１６図のようになる
。

また、第１５＠（ｂ）に社上記各信号の状態を算１５１
／　（ａ）のタイムヌケールに合わせて示したものが示
されている。

ＳＥＴ信号は第１３図のアンド回路１７４，１７７〜１
８０，１８２，１８４〜１８７．　１９０，１９６に加
えられ、各演算器ＣＵＬ１〜ＣＵＬ４の古いデータをク
リアする。ＵＳＥＴ信号は再１３囚のオア回路２３０ｉ
介して遅延フリップフロップ２３１に加えられる。この
フリップフロップ２３１は第１４図のフリップフロップ
２２２〜２２７と同様に信号ＩＴ８，１７Ｔ２４によっ
て制御される。

このフリップフロップ２３１の内容はアンド回路２３２
ま７ｔは２３３全介して自己採得さｎる。初めにアンド
回路２３２が動作可能とかっており、ＵＳＥＴ信号によ
ってフリップフロップ２３１に取ジ込でユ定”１″が該
フリップフロップ２３１で自己採得される。このフリッ
プフロップ２３１で採得している信号ＵＰＱは演算器Ｃ
ＵＬ２の加減算方向を指示するものであり、ＵＰＱが“
１″のと＠はアップカウント（Ｕｌ’＆指示し、°０″
のときはダウンカウント（Ｄｉを指示する。

５ＥＴＤ信号は第１３図における比較器Ｃ０Ｍ１の出力
用アンド回路２３４，２３５及び第１４圀における比較
器ＣＯＭ　２の出力用アンド回路２３６゜２３７に入力
される。第１４図の各フリップフロップ２２４〜２２７
の状態切換えが比較器Ｃ０Ｍ１゜ＣＯＭ　２によって制
御されるようになっているため、こｎらのフリップフロ
ッグ２２４〜２２７に“１′をセットし次ばかりのとき
は比較出力を禁止するためである。

ＡＰＱ信号は第１４図のアンド回路２４０．２４４及び
第１３図のアンド回路１７１．　１８４．１８５゜１８
６．１９４，２１７に与えらｎる。アタックピッチの場
合は、とのＡＰＱ信号が入力され之これらのアンド回路
に工って演ｌ器ＣＵＬ１〜ＣＵＬ４及び比較器ＣＯ〜ｉ
　１　＋　ＣＯＭ　２　ｙｊ”ｍｔｑ’Ａ　ｉ　ｎる、
ＡＰＳＥＴ信号は第１３図のアンド回路１７６゜１８１
．１８８に入力される。このＡＰＳＥＴ信号は演算器Ｃ
ＵＬ２及びＣＵＬ３にアタックピッチ初期値デ−タする
ためのものである。同、第１４図のオア回路６にはアン
ド回路２０５〜２１３の出力がすべて入力さｎており、
アタックピッチあるいはデイレイビブラートあるいはヌ
ラーの処理をしている間は常に°１′を出力する。この
オア回路６の出力１百芳ＡＮＹＱが男１３図のアンド回
路１９０に入力さ几ており、演算器ＣＵＬ３における時
間的に変化するデータＥＮＶの演算全可能にしている。

前述の通り、第７図のレジスタ１０８では、イニシャル
センシング信号ＩＳの二下ｒ）直後の第２５乃至第３２
タイムヌロツトの闇でイニシャルタラテ検出データをロ
ードする。このレジスタ１０８の５ヌテージ目からアタ
ックピッチ初期値設定データＡＰＩがとり出され、第１
２図のアンド回路２４８に与えられる。信号Ｉ　Ｔ　５
７’８のタイミングでアンド回ｍ２４８Ｔｈ可能にする
ことにより１．２セント乃至１９セントの重みの５ビツ
ト（第７図１０８参照）だけを選択する。このデータＡ
ＰＩを２段の遅延フリップフロップ２４９で２タイムヌ
ロツト遅延し友ものをアンド回路２５０に入力し、１タ
イムスロツト遅延し友ものをアンド回路２５１に入力し
、遅延していないものをアンド回路２５２に入力する。

ＲＯＭ２２（纂２図）から与えられる係数データＡＰＳ
は２ピノ）ＡＰＳ□。

ＡＰＳ２でめり、これを第１７タイムスロツトに同期し
てラッチ回路２５３にラッテする。ラッテ回路２５３の
２ビツト出力はその櫃”１１′または°１０″′！たは
゛０１″全デコードする形式で各アンド回路２５０〜２
５２に与えられ、３通りの状態のデータＡＰＩのいずれ
かを選択する。こうして、データＡＰＩが係数データＡ
ＰＳ１．ＡＰＳ２−１．、Ｏｌ− ｆＯＯ− に応じてシフトされ、オア回、％２５４ｔ−介してアタ
ックピッチ初期値データＡＰｉＳ２５に得られる。

このデータＡＰｉＳは第１６図に示すように倒えは第１
乃至第８タイムヌロツトの間では第１乃至第７タイムス
ロツトの間の７タイム７０ツトに２いて有効値があられ
れる。前述の通り、係数データＡＰＳ（ＡＰＳ□、ＡＰ
Ｓ２）は音色に対応するものでるる。従って、データＡ
ＰＩをＡＰＳＫ工ってスケーリングすることによりアタ
ックピッチコントロールのかかり具合が選択された音色
に応じて制御されることになる。もしアタックピッチを
付与しない音色が選択された場合はＡＰＳｌ、ＡＰＳ２
が”００′でらり、アンド回路２５０，２５１，２５２
がすべて不能化され、初期値データＡＰｉＳはオール゛
Ｏ″となり、アタックピッチが禁止される。

初期値データＡＰｉＳは第１３図のアンド回路１８８に
与えられると共に、インバータ２５５で反転されてアン
ド回路１８１及び１８５に入力される。アンド回路１８
８はＡＰＳＥＴ信号発生時に信号９Ｔ１６（第５図）の
タイミングでデータＡＰ　ｉＳ（八〇を通過し、オア回路２０３及び加算器１６８の入力Ｅ’
を介してシフトレジヌタ１６４にロードする。

従って、第１７タイムスロツトにおけるレジュメ１６４
の各ステージの重みは図のようになる。

ＡＰＳＥＴ信号がユニるのと入几替わりにＳＥＴ信号が
窟上り、アンド回路１９０を介してレジ２り１６４の初
期値ＡＰｉＳがホールドされる。こうして、エンベロー
プ瞬時値データＥＮＶとしてアタックピッチ初期値ＡＰ
ｉＳが演算器ＣＵＬ３（レジヌタ１６４）にプリセット
される。

アンド回路１８１はＡＰＳＥＴ信号発生時に信号９Ｔ１
６のタイミングで反転データＡＰｉＳを通過し、オア回
路２００全介して加算器１６７の入力Ｂに与える。ＡＰ
ＳＥＴ信号発生時は、信号９ｙ３２のタイミングでアン
ド回路１７６から１″が出力さｎ、オア回路１９８を介
して刃口算器１６７の入力Ｃ４Ｋ与えらｎる。信号９ｙ
３２は、信号９Ｔ１６（７）タイミングで選択される反
転データＡＰｉＳの最下位ビットのタイミングを示して
おり、加算器１６７でに反転データＡＰｉＳに「１」を
加算して、初期う。こうして２の補数で表わされ友負の
初期値データｒ−ＡＰｉＳＪが変調信号瞬時値ＶＡＬと
して演算器ＣＵＬ２　（レジヌタ１６３）にプリセット
でｎる。

演算器ＣＵＬ４では、ＲＯＭ２２（第２図）から与えら
れるアタックピッチエンベローグレートデータＡＰＥＲ
がアンド回路１９４に入力される。

このデーターＡ、　Ｐ　Ｅ　Ｒは第１７タイムヌロツト
乃至第１６タイムスロツトのシリモル演′ｘ、１サイク
ルに同期してシリアルに与えられるものとする。

ＡＰＱ信号の発生中は、このデータＡＰ　ＥＢ、がアン
ド回路１９４、オア回路２０４全介して加算器１６９０
入力Ａに繰返し与えら几る。また、加算器１６９の出力
Ｓｉｌ　６タイムスロツト遅延さぜ友シフトレジヌタ１
６５の出力ＥＲＤＴがＳＥＴ信号の発生中は常にアンド
回路１９６を介して加算器１６９の入力Ｂに与えられる
。従って、データＡＰＥＲが演算器ＣＵＬ４で繰返し７
１Ｔ１３Ｉされる。

１６ビツトの演算器ＣＵＬ４のモジュロ数は２１６であ
り、２”／ＡＰＥＲ回の加１が行なわれる毎知最上位ビ
ットからキャリイアウド信号が発生する。

加算器１６９のキャリイアウド出力Ｃ０＋１はラッチ回
ｃｉｒ２５６に入力される。ラッチ回路２５６は言合１
７ｙ３２Ｓによってラッチ制御さｎる。最上位ビットの
慎重タイミングは第１６タイムスロツトであるため、最
上位ビットのキャリイアウド信号は１タイムスロット遅
れの第１７タイムスロツトで出力Ｃ６＋１から出力され
る。従って、第１７タイムヌロツトで発生する信号１７
ｙ３２ＳＶｃよってラッチ制御することにより、ラッチ
回路２５６では演算器ＣＵＬ４の最上位ビットのキャリ
イアウド信号が３２タイムスロツトの間保持さ几る。

尚、演亙器ＣＵＬ１〜ＣＵＬ４のシリアル演算タイミン
グは第１７図（ａ）のようになっている。各レジヌタ１
６２〜１６５にストアされる１６とットデータの最下位
ピッ）（ＬＳＥ＋から最上位ピッ）（ＭＳＢＩヱでのシ
リアル演箕が第１乃至第１６タイムスロツトで順次行な
われる。次の第１７乃至第３２タイムスロツトでは演算
は行なわれず、演算だ果が循環保香さｎる。信号９Ｔ１
６のタイミングで選択された前述の初期１直ｒ−ＡＰｉ
ＳＪ、ｒＡＰ　ｉ　ＳＪは、第１７図（ｂ）に示すよう
に第９乃至第１６タイムスロツトにおいて上位８ビツト
の重みで各演算器ＣＵＬ２．ＣＵＬ３にロードさｎたこ
とになる。

ラッチ回路２５６で３２タイムスロツト幅に拡大された
キャリイアウド信号は演算器ＣＵＬ３のアンド回路１８
４，１８５，１８６に入力される。

これらのアンド回路１８４，１８５．１８＜ＳはＡＰＱ
信号及びＳＥＴ信号によって可能化されている。アンド
回路１８５はインバータ２５５から与えられるアタック
ピッチ初期値ＡＰｉＳの反転データＡＰｉＳを信号ＩＴ
８のタイミングで選択し、オア回路２０２を介して加算
器１６８０入力Ａに与える（第１７図（Ｃ）参照）。ア
ンド回路１８４は信号１ｙ３２のタイミングでオア回路
２０１を介して加算器１６８の入力Ｃｉに°１″を与え
る（第１７図（ｃｌ参照）。その結果、信号ＩＴ８のタ
イミングで選択した反転データＡｈｉｓの最下位ビット
（第１タイムスロツトのタイミング）に１が加算され、
ＡＰｉＳの２の補数すなわち−ＡＰｉＳが求まる（第１
７図（Ｃ）参照）。アンド回路１８６は信号９Ｔ１６の
タイミングでオア回路２０２を介して加算器１６８の入
力Ａに°１′を与える（第１７図（Ｃ））。その結果、
第１乃至第８タイムスロツトのｒ−ＡＰｉＳＪＫ河して
第９乃至第１６タイムスロツトでオール”１″が追加さ
れ、ＡＰｉＳを８ビツト下位にシフトした（２−８倍し
た）微小値△ＡＰ　ｉ　Ｓの２の補数「−△ＡＰ　ｉ　
Ｓ　Ｊが求まる。

アンド回路１９０、オア回路２０３及び加算器１６８０
入力Ｅｔ−介して循環するシフトレジスタ１６４のデー
タＥＮＶに対して上記微小値°「−△ＡＰ　ｉ　Ｓ　Ｊ
が加算される（△ＡＰｉＳが減算されるｊｏこの加算は
演算器ＣＵＬ４の最上位ピットからキャリイアウド信号
が１回発生する毎に１回の割合いで実行される。当初、
データＥＮＶとしてはアタックピッチ初期１ＡＰｉｓが
プリセットされる。

従って、演算器ＣＵＬ４のキャリイアウド信号が発生す
る毎にＡＰｉＳからΔＡＰｉＳを順次減算していっｋも
のがデータＥ　Ｎ　Ｖの現在僅でろる。ΔＡＰｉＳを１
回減算する時間間隔は演算器ＣＵＬ４でアキュムレート
するデータＡＰＥＲの値に応じて定まる。前述の通り、
演算器ＣＵＬ４で２１６／ＡＰＥＲ回の７ＪＯＪが行な
Ｖ几る毎にキャリイアウド信号がラッチ回路２５６にラ
ッチされるので、演算器ＣＵＬ３で△ＡＰ　ｉｓを１回
減算する時間間隔は「１６μｓ　Ｘ　２”／ＡＰＥＲＪ
である。例えば、データＡＰＥＲＯ値をＨｚで示せば、
ＣＵＬ４のに演算器ＣＵＬ４からキャリイアウド信号が
発生し、△ＡＰｉＳの計算周期はｒ１６μｓ　Ｘ　６４
　（Ｈｚｌ　／ＡＰＥＲ（Ｈｚ月と表わせる。以上のよ
うにして、第１５図（ａｔのアタックピッチ部分に示す
ように徐々に減少するエンベロープデータＥ　Ｎ　Ｖが
演算器ＣＵＬ３で求まる６一方、演算器ＣＵＬ１のアンド回路１７１にはＲＯＭ２
２（第２図）からアタックピッチレートデータＡＰＲが
与えられており、ＡＰＱ信号の発生中はこのデータＡＰ
Ｒが加算器１６６の入力Ａに常に加えらｎる。前述のデ
ータＡＰＥＲと同様に、このデータＡＰＲも、第」７乃
至第１６タイムスロツトのシリアル演算１サイクルに同
ＥＬでシリアルに与えらｎるものでめる。また、ＳＥＴ
信号の発生中は、加算器１６６の出力Ｓを１６タイムス
ロツト遅延したシフトレジスタ１６２の出力がアンド回
路１７４を介して加算器１６６の入力Ｂに常に与えられ
る。従って、データＡＰＲが演算器ＣＵＬ１で１６μ５
（３２タイムスロツト）毎にアキュムレートされる。こ
のアキュムレートによって生じる最上位ピットのキャリ
イアウド信号は信号１７　ｙ　３２　Ｓのタイミングで
ラッチ回路２５７にランチされ、３２タイム７０ット幅
に拡張さｎる。演算器ＣＵＬＩの最上位ピットからキャ
リイアウド信号が発生する時間間隔は前述と同様に「】
６μｓＸ２”／ＡＰＲＪである。ＡＰＲを七衰示に置換
えれば、モジエロ数２１６のＨｚ表示が１２８　（＝　
２　”　Ｘ　−Ｉ　Ｈｚのためｒ１６μｓ　Ｘ　１２８
（Ｈｚ１／　ＡＰ　ＲｆＨｚｌ　Ｊと辰わせる。

ラッチ回路２５７の出力は演算器ＣＵＬ２のアンド回路
１７７〜１８０に与えられる。これらのアンド回路１７
７〜１８０はＳＥＴ信号によって可能化される。アンド
回路１７７〜１７９はダウンカウント（減算）用であジ
、ＵＰＱ＠号全インバータ２５８で反転した信号が与え
らｎる。アンド回路１８０はアップカウント用であり、
ＵＰＱ信号が与えられる。前述の通り、初めはＵＳＥＴ
信号によってＵＰＱ信号が”１″にセットされておｐ、
アンド回路１８０が動作可能となっている。

アンド回路１８０にはシフトレジスタ１６４の９ヌテー
ジ目の出力△ＥＮＶが与えられており、これを信号ＩＴ
８のタイミングで選択し、オア回路１９９ｔ−介して加
算器１６７０入力Ａに与える。

第」タイムスロットのときレジスタ１６４の各ステージ
の重みは図中に示すようになっているので、信号ＩＴ８
によって第１乃至第８タイムスロツトノ間でレジスタ１
６４の第９ステージの出力ΔＥＮＶを選択することにエ
フ、データＥＮＶの８ビツト目から１５ビツト目までの
宣みのデータ噌噌＾− を７ビツト下位にシフトし友ものを選択することができ
る。すなわち、第１乃至第８タイムスロツトの間でアン
ド回路１８０で選択されるデータ△ＦＪＮ　Ｖは演算器
ＣＵＬ３のエンベロープデータＥＮＶを７ビツト下位に
シフトした（２−７倍した）微小値である。このシフト
状態を因に示すと第１７図（ｄ）のようになる。すなわ
ち、演算器ＣＵＬ３では第８乃至第」５タイムヌロツト
のタイミングでシリアル演箕される重みをもっているデ
ータｙの上位８ビット部分が、７タイムスロツト早く取
ジ出されることにより７ビツト下位の第１乃至第８タイ
ムスロツトの演算タイミングにシフトされて微小値デー
タ△ＥＮＶとなる。

演算器ＣＵＬ２のデータＶＡＬは、アンド回路１８２、
オア回路２００、加算器１６７０入力Ｂ及びシフトレジ
ヌタ１６３を介して循環しており、このデータＶＡＬに
対して上記微小値△ＥＮＶが加算される。このフロ算は
演算器ＣＵＬ１の最上位ビットからキャリイアウド信号
が１回発生する毎に１回の割合いで行なわれる。当初、
データｍがグリセットされている。従って、とのｒ−Ａ
ＰｉＳ」に対して△ＥＮＶが順次加算され、第１５図（
ａ）のアタックピッチ部分に示す↓うにデータＶＡＬの
ＩＩが徐々に上昇する。ΔＥＮＶを繰返し演算する時間
間隔は、演Ｘ器ＣＵＬ１のキャリイアウド信号の発生間
隔ｒ１６μｓＸ２”／ＡＰＲＪでらジ、レートデータＡ
ＰＲによって定まる。

データＶＡＬは信号ｌＴ１６のタイミングでアンド回路
２１５を介して比較器Ｃ０Ｍ１の入力Ａに与えられる。

演算器Ｃ、Ｕ　Ｌ　２でアップカウント全行なっている
ときは、ＵＰＱ信号の“１″によってアンド回路２１６
が可能化される。アンド回路２１６は信号ｌＴ１６のタ
イミングでエンベロープデータＥＮＶを選択し、オア回
路２２１を介して比較器Ｃ０Ｍ１の入力Ｂに与える。ア
ップカウント状態において、ＶＡＬがＥＮＶよりも小さ
いとき、すなわち変調信号瞬時１圃ＶＡＬがエンベロー
ズ瞬時値ＥＮＶに同って上昇中のとさ、比較器Ｃ０Ｍ１
ではｒＡ＜ＥＪか底室し、アンド回路２３５に出力”１
″が与えられ、アンド回路２３４には出力°Ｏ″が与え
られる。同、アンド回路２３４．２３５の他の入力に与
えられるτ肩〒信号は通常は“１′である。アンド回路
２３４の出力“０″にインバータ２５９で反転で几、ア
ンド回路２３２に“１″が与えられる。アップカウント
状態でに遅延フリップ７０ツブ２３１の出力は”１″で
あり、この出力“ｌ″がアンド回路２３２、オア回路２
３０　’に介してフリッププロップ２３１でホールドさ
れている。ＶＡＬがＥＮＶに到達し、比較器ＣＯＭ　１
でｒＡ）ＢＪが取立すると、アンド回路２３４から°１
″が出力され、インバータ２５９の出力“０″によって
アンド回路２３２が動作不能となる。これによジフリッ
グフロップ２３１がリセツトされ、ＵＰＱ信号が”０″
となり、′ｆ４．算器ＣＵＬ２がダウンカウントモード
となる。同、比７５ＣＯＭ　１（及び第１４図ｃ７）Ｃ
ＯＩｖＬりは信号１７　ｙ　３２に同期して出方状態が
切換ゎるようになっている。

ダウンカウントモードにおいては、ＵＰＱ信号−ｔ＋３
− を反転し几インバータ２５８の出力”１″によってアン
ド回路１７７．１７８．１７９が動作可能となる。これ
らのアンド回％１７７．１７８，１７９は、演算器ＣＵ
Ｌ２で利用するフロ数へＥＮＶを２の補数に手午モに挨
する８さ全する。データΔＥＮＶをインバータ２６０で
反転したもの（ΔＦＪＮＶ）がアンド回路１７９に与え
られ、信号ＩＴ８のタイミングで加算器１６７の入力Ａ
に与えられる。

信号ＩＴ８は前述の通り、データＥＮＶ’ｉｚ７ビツト
シフトした微小値ΔＥＮＶを得るために寄与する。アン
ド回路１７７は信号１ｙ３２のタイミングで加算器１６
７の入力Ｃｉに１″を与え、反転データΔＥＮＶの最下
位ビットに１を加算するためのものである。アンド回路
１７８は、信号９Ｔ１６のタイミングで加算器１６７の
入力人に８タイムヌロツト分の１″を与えるだめのもの
である。

こうして、第１乃至第１６タイムスロツトにおいて微小
値ΔＥ　Ｎ　Ｖの２の補数［−△Ｅ　Ｎ　Ｖ　Ｊが得ら
れる（第１Ｔ図（ｅＪ参照）。

ダウンカウントモードにおいては、演算器ＣＵＬ１のゑ
上位ビットのキャリイアウド信号が発生する毎に、演算
器ＣＵＬ２においてデータＶＡＬに「−ΔＥＮＶＪを加
算することにより、事案上、ＶＡＬから△ＥＮＶを減算
する。従って、第１５図（ａＪ　Ｋ示すように、データ
ＶＡ’ＬはエンベロープデータＥＮＶに対応する頂点に
還した後、上昇時と同じレートで徐々に下降する。

ダウンカウントモードでは、アンド回ＦＩ＆２１６が動
作不能となり、アンド回路２１７，２１８゜２１９が動
作可能となる。アタックピッチの場合は、アンド回路２
１７，２１８，２１９のうち２１７だけがＡＰＱ信号に
よって可能化される。

演算器ＣＵＬ３のレジスタ１６４から出力されるエンベ
ロー１データＥＮＶが信号ｌＴ１６のタイミングでアン
ド回路２１７を通過し、オア回路２２０を介して補数回
路２６１に与えられる。変調信号瞬時値ＶＡＬが下降し
ているときは負の領域でこのＶＡＬが折返すので、エン
ベロープｆ　−ｊ’　ＥＮＶを負の値に変換するために
この補数回路２６１が設けらｎている。補数回路２６１
は、信号ｌＴ１６のタイミング（第１乃至第１６タイム
スローｌト）で送夛込まれるエンベロープデータＥＮＶ
の２の補数を求め、これをオア回路２２１を介して比較
器ＣＯＭ　１の入力Ｂに与える。データＶＡＬの下降ｍ
ｔ、ｒ　Ｖ　Ａ　Ｌ　）　−Ｅ　Ｎ　Ｖ　Ｊ　ｆあルア
’ｃ　メ比Ｖ＝ＣＯＭ１のｒＡ（ＢＪは成立せず、ター
ランカウントモードが保持される。データＭＡＬがデー
タＥＮＶの負の値（−ＥＮＶＩに到達すると、比較器Ｃ
ＯＭ　１ではｒＡ（ＢＪが成立し、アンド回路２６５に
”１″が与えられる。このアンド回路２６５の出力°１
″はアンド回路２６ろに与えられる。ターランカウント
モードのときは、遅延フリップフロップ２３１の出力”
０″を反転したインバータ２６２の出力”１″によって
アンド回路２６３が可能化されている。従って、比較器
Ｃ０Ｍ１でＦＡ＜ＢＪが成立したときアンド回路２３３
から°１″が出力され、フリップフロップ２３１にロー
ドされる。また、比較器Ｃ０Ｍ１の「Ａ〉Ｂ」出力は“
０′となり、インバータ２５９からアンド回路２３２に
°１′が与えら九る。従って、フリップ７０ツグ２３１
の出力°１″はアンド回路２３２を介して自己保持され
る。こうしてｄ肥Ｑ信号が“１″となり、演算器ＣＵＬ
２はアップカウントモードに切換わる。

以上のようにして、データＶＡＬはデータＥＮＶによっ
て示されたエンベロープの範囲内で上昇と下降を繰返し
、第１５図（ａ）のアタックピッチ部分に示すように徐
々に減衰する変調信号（ＶＡＬ）が得られる。

一万、演ｘ器ＣＵＬＩのエンベロープデータＥＮＶは第
１４図のアンド回路２３８及び２４０に供給される。比
較器Ｃ０Ｍ２の制御用アンド回路のうち２４０と２４４
にＡＰＱ信号が与えられており、データＥＮＶはアンド
回路２４０及びオア回路２４６を介して入力Ａに与えら
れる。アンド回路２４４の他の入力にはタイミング信号
８ｙ３２が与えられており、第８タイムヌロツト毎に比
較器Ｃ０Ｍ２の入力Ｂに”１′が与えられる。

第１３図に示すレジスタ１６４０重み辰示から明うカな
ように、エンベロープデータＥＮＶにおけ−噛１咋− る第８タイムスロツトの重みは０．６セントである。

従って、第８タイムスロツトに対応して゛１＃全入力す
ることは、比較器Ｃ０Ｍ２の入力Ｂに０．６セントを示
すデータを入力することを意味する。

従って、比較器ＣＯＭ２ではエンベロープの現在のセン
ト値を示すデータＥＮＶ（入力人）と０．６セント（入
力Ｂ）とを比較する。同、当初にレジ２夕１６４（第１
３図）にロードされるデータＡＰｉＳの最下位ビットの
重みがＬ２セントであるため、α６セントとはこの回路
では事実上の０セントを意味する。

データＥＮＶがまだ０．６セントに達していないときは
、比較器Ｃ０Ｍ２ではｒＡ＞ＢＪがｆｆ１Ｌ、「Ａ≦Ｂ
」の出力は”０″である。この出力”０″がアンド回路
２６７からインバータ２６６に与えられ、インバータ２
６３の出力゛１″によってアンド回路２１０が可能化さ
ｎ、ＡＰＱ信号がボールドされている。

データＥＮＶが０．６セント以下（すなわち０セント）
になると、比較器Ｃ０Ｍ２で「Ａ≦Ｂ」がｔ１８− 成立し、アンド回路２３７の出力が“１″となる。

これは、アタックピッチのための深さ設定用エンベロー
プがＯセントになったこと、す彦わちアタックピッチが
終了したこと、を意味する。アンド回路２３７の出力”
１″によりインバータ２６３の出力が”０″となジ、ア
ンド回路２１０が動作不能となる。従って、ＡＰＱ信号
が“０″となり、アタックピッチコントロールが終了す
る。尚、データＥＮＶは初期値ＡＰｉＳを８ビツト下位
シフトした値ΔＡＰｉＳをこの初期値ＡＰｉＳから順次
減算したものであるので、２８回減算したとき丁度０と
なる。

（２）　デイレイビブラートアンド回路２３７の出力はアンド回路２０８にも与えら
れる。アンド回路２０８は、フリップフロッグ２２５の
出力（ＡＰＱ）によってアタックピッチ制御田可罷化さ
れておジ、アタックピッチ終了時に前記アンド回路２３
７の出力が”１′となったとき条件が底室して１″を出
力する。このアンド回路２０８の出力゛１′はオア回路
３゜６．７に入力される。オア回路３の出力“１′によ
ってフリップフロップ２２６に°１′がロードされる。

このフリップフロップ２２６の”１″μμアンド％２０
７、オア回路３を介してボールドさする。このフリップ
フロップ２２６の状、ＩＡ　ｆ　ＤＥＬＱなる符号で示
す。オア回路３の出力がＤＥＬＱ信号である。ＤＥＬＱ
信号が“１″のときデイレイビブラート開始時間のカウ
ントを行なう。

このＤＥＬＱ信号を第１５図（ａ）に対応したタイムス
ケールで第１５図ω）に示す。

アンド回路２０８の出力がオア回路７に与えられている
ので、前述のＡＰＱ信号の立上りのときと同様に（第１
６図参照）、ＤＥＬＱ信号の立上りの３２タイムスロツ
トにおいてＳＥＴ信号が”θ′となジ、その次の３２タ
イムスロツトにおいて５ＥＴＤ信号が”０″となる。

同、アフタータッチビブラート選択ヌイッチＫＶＢＳ及
びノーマルビブラート選択２イツテＮＶＥＳの出力がオ
ア回路２６４を介してラッチ回路２６５にラッチされ、
その出力をインバータ２６６で反転した信号Ｋ　＋　Ｎ
がデイレイビブラート用のアンド回路２０５〜２０９に
与えられる。従って、アフタータッチビブラートあるい
はノーマルビブラートが選択されている場合は信号に＋
Ｎが”０″となジ、アンド回路２０５〜２０９が丁べて
不能化され、デイレイビブラートが禁止される。

また、後述のスラー制御が終了したときアンド回路２０
９の条件が成立し、前述のアンド回路２０８０条件が成
立したときと全く同様にＤＥＬＱ信号がセットされる。

すなわち、アタックピッチ終了時及びスラー終了時にＤ
ＥＬＱ信号がセットされる。

ＤＥＬＱ信号は第１３図の演算器ＣＵＬ４のアンド回路
１９３に入力される。このＣＵＬ４のレジスタ１６５の
古いデータはＳＥＴ信号の１０１によって予じめクリア
さｎる。ＤＥＬＱ信号の発生中に演算器ＣＵＬ４はタイ
マとして機能する。

すなわち、レジスタ１６５の各ステージのｌみは下側に
示すように５１２　ｍｓ　’％　　２５６　ｍｓ等の時
間に対応している。アンド回路１９６の他の入力には信
号１ｙ３２が与ら１ており、この信号１ｙ３２ｉＣもと
づき第１タイムヌロツトにおいて繰返しく１６μＳ毎に
）１が加算される。従って、第１タイムスロツトあるい
は第１７タイムスロツトにおいてレジスタ１６５の第１
６ヌテージから出刃はｎるデータの重みが１６μｓであ
り、また第」Ｏステージに来ているデータの重みが約１
ｍ５（詳しくは１０２４μｓ）である。こうして、ＤＥ
ＬＱ信号の立上り時Ｊ点から時間経過に対応して演算器ＣＵＬ４の内容ＥＲＤ
Ｔが逐次増加する。この演算器ＣＵＬ４のカウントデー
タＥＲＤＴは第１４図のアンド回路２３９に入力される
。アンド回路２３９は、ＤＥＬＱ信号発生中の信号ｌＴ
１６のタイミングでデータＥＲＤＴｔ選択し、比較器Ｃ
０Ｍ２の入力Ａに与える。

一方、第７図のレジスタ１０４の第８ステージから取り
出されるデイレイビブラート開始時間データＤＥＬは、
第１２図、第１３図を経由して第１４図のアンド回路２
４３に与えられる。アンド回路２４３け、ＤＥＬＱ信号
発生中の信号９Ｔ１６−Ｊ、２２− のタイミングでデータＤＥＬを選択し、比較器Ｃ０Ｍ２
の入力Ｂに与える。８ビツトのデータＤＥＬが１６タイ
ムヌロツトの演算タイミングのうち上位の重みの第９乃
至第１６タイムヌロツトで選択さ九ることにより、こ几
らのデータＤＥＬは第７図のレジスタ１０４に示したよ
うな大きな重みをもつことになる。データＥＲＤＴの１
１がデータＤＥＬよジも小さいときは、比較器Ｃ０Ｍ２
でｒＡ（ＢＪが成立し、「Ａ２Ｂ」の出力は°０′であ
り、アンド回路２３６からインバータ２６７に０′が与
えられ、インバータ２６７の出力°１″がアンド回路２
０７に与えられる。従ってフリップフロップ２２６のＤ
ＥＬＱ信号がアンド回路２０７を介してホールドされる
。

データＤＥＬによって設定された開始時間が到来すると
、ＥＲＤＴ≧ＤＥＬとなり、比較器Ｃ０Ｍ２の「Ａ≧Ｂ
Ｊが成立し、アンド回路２３６から°１′が出力される
。インバータ２６７の出力は”０″となり、アンド回路
２０７が加作不能にさｎ、ＤＥＬＱ信号が豆下る。こう
して、デイレイビブラート開始でての時間待ちが終了す
る。

アンド回路２３６の出刃にアンド回路２０６に与えられ
る。アンド回路２０６はフリップフロップ２２６の出力
（ＤＥＬＱ　）によって上記時間待ちの間可能化さｎて
２ジ、上記時１間待ち、終了時に前記アンド回路２３６
の出力°１″に対応して“１′を出力する。このアンド
回路２０６の出力はオア回路１．２．６．７に入力され
る。オア回路２の出力にもとづきフリップフロップ２２
７に”１′がロードされる。このフリップフロップ２２
７の°１″はアンド回路２０５、オア回路２を介してホ
ールドされる。このフリップフロップ２２７の状態ｋＤ
ＶＢＱなる符号で示す。オア回路２の出力がＤＶＢＱ信
号である。ＤＶＢＱ信号が”１′のときデイレイビブラ
ート用の変調信号を形成する。このＤＶＢＱ旧号全第１
５図（ａ）に対応するタイムヌケールで第１５図（ｂ）
に示す。

アンド回路２０６の出力がオア回路１及び７にガロえら
ｎているので、前述のＡＰＱ信号の立上りのとさと同様
に（第１６図参照）、ＤＶＢＱ信号孝尋の立上りの３２
タイムスロツトにおいてＳＥＴ信号が”０″となり、そ
の次の３２タイムスロツトにおいて５ＥＴＤ信号が“０
′となり、かつＵＳＥＴ信号が“１″となる。ＵＳＥＴ
信号の°１″によジ、第１３図のフリップフロップ２３
１（ＵＰＱ信号）が”１′にセットされる。従って、演
算器ＣＵＬ２は初めはアップカウントモードに設定され
る。また、ＳＥＴ信号”０″により第１３図の各演算器
ＣＵＬ１〜ＣＵＬ４がクリアされる。

デイレイビブラートにおける変調信号データＶＡＬの形
成手順はアタックピッチの場合とほぼ同様に行なわれる
。そこにおいて演算に使用されるデータがアタックピッ
チの場合と異なる。

エンベロープデータ（ＥＮＶ）計算のための計算時間間
隔を設定する演算器ＣＵＬ４では、アンド回路１９２に
与えられるディレイビブラートエンベロープレートデー
タＤ　ＶＥ　Ｒ’　ｔアキュムレートする。このデータ
ＤＹＥＲ’は第７図のレジスタ１０４の第１ステージか
ら出力されるデータＤＶＥＲにもとづき第１２図の回路
で形成される。

第１２図において、データＤＶＥＲはインバータ２６８
で反転され、ラッチ回路２６９及びアンド回路２７０に
入力される。アンド回路２７０の出力及び信号９ｙ３２
がオア回路２７１で合成されて、データＤＶＥＲ’が得
らｎる。こｎらの回路２６８〜２７１は、データＤＶＥ
ＲＫ対しテ逆特性のデータＤＶＥＲ’ｔ−作るためのも
のである。この実施例では１個のデイレイビブラート用
ボリュームＶ４（第６図）によってデイレイビブラート
開始時間（ＤＥＬ）とデイレイビブラートエンベロープ
レート（ＤＶＥＲ）の両方を設定するようにしている。

そのため、ボリュームＶ４の設定Ｋｋそのまま用いると
、開始時間（ＤＥＬ）が長くなるほどエンベロープの傾
きが急になりデイレイビブラートの期間が短くなってし
まう。これは自然なデイレイビブラートに反する。その
ため、デイレイビブラート開始時間データＤＥＬはボリ
ュームＶ４の設定値をその１１用いるが、エンベロープ
レートデータＤＶＦＪＲ’はボリュームｖ４の設定値（
ＤＹＥＲ）を逆特性で変換したものを用い、開始時間（
ＤＥＬ）が畏くなるほどエンベロープの傾きを緩やかに
してデイレイビブラート期間が長くなるようにするので
ある。

データＤＶＥＲは第７図のレジスター０４の第１ステー
ジから取り出さｎるため、第１タイムヌロツト乃至第８
タイムスロツトに訃けるこのデータＤＹＥＲの重みは第
１８図のようになる。すなわち、第１タイムヌロツトで
最上位ピッ）　（ｌ／４Ｈｚの重み）があられれ、第２
乃至第８タイムヌ（Ｔ）までがあられれる。第１８図の
重み表示は第７図のレジスタ１０４の下側の重み表示に
対応している。第１２図において、ラッチ回路２６９は
信号１ｙ３２Ｓによってラッチ制御されるものであり、
第１タイムスロツトであられれるデータＤＶＥＲの最上
位ビットＭＳＢ　（ＬＨｚの重み）の反転信号をラッチ
する。このラッチ回路２６９の出力はアンド回路２７０
に与えらｎる。アンド回路２７０は、ラッテ回路２６９
に“１″がラッテされているときつまクデータＤＹＥＲ
の最上位ビットが°０″のとき可能化され、信号２Ｔ８
のタイミングでデータＤＶＥＲの反転データＤＶＥＲの
うち最下位ピッ）　（’１５１２　Ｈｚのｌみ）から７
ビツト目（１／８Ｈｚの重み）フでのデータを選択すＢ
（第１８図参照）。アンド回路２７０で選択されたデー
タはオア回路２７１を介して出力される。オア回路２７
１では、アンド回路２７０で選択されたデータの次に（
上位に）第９タイムヌロツトにおいて信号９ｙ３２にも
とづき°１″全追加する（第４８図参照）。こうして、
第２乃至第９タイムスロツトの間で最下位ビットから最
上位ビットまでの順で並んだデータＤＹＥＲ’が得られ
る。

ラッテ回路２６９に°０″がラッテさ九ているときつま
クデータＤＹＥＲの最上位ビットが”１″のときはアン
ド回路２７０が動作不能となり、第２乃至第８タイムス
ロツトにおけるデータＤＶＥＲ’はオール°０″となる
。この場会、信号９ｙ３２のタイミングで°１″が与え
られるだけであるので、データＤＹＥＲが如何なる値で
あろうと、データＤＹＥＲ’は常に”１０００００００
″である（第１８図参照）。

データＤＹＥＲ（ＤＥＬ）の変化に対応するデー７ＤＶ
ＥＲ，ＤＶＥＲ’の状態を上位３ビツトにっき次衰に示
す。

第　２　衣上記表から明らかなように、データＤＶＥＲの最上位ビ
ットが°０″のときはデータＤＹＥＲ’はＤＹＥＲの逆
特性を示すが、最上位ビットが”１′のときは（つまり
ある程度以上大きくなると）データＤＹＥＲ’は一定値
（最小値）を保持する。第２乏の値の欄にはＤＹＥＲ’
の値が例示されている。

□０り７Ｄ　ＶＥ　Ｒ’がオール“１′のときはデイレイビブラ
ートのエンペロープレー）　カ約１／２　Ｈｚ　テ＠　
り、ＤｖＥＲ’ｉ；−１ｏｏｏｏｏｏｏ　−のときは１
７４　Ｈｚ　”ＴＩ’ろる。つマリ、デイレイビブラー
トのエンベロープレートは約１７２　Ｈｚ　７：ｌ≧ら
１７４Ｈｚの８’ｔでｊｔｉ：１価可能（設定可能）で
るる。約１／２Ｈｚのエンベロープレートによるデイレ
イビブラート期間は約０．５秒でｈ　り　、”／４　Ｈ
ｚのエンペロープレートニよるデイレイビブラート期間
は１秒でるる。

以上の制御によって、ボリュームｖ４の設定値とデイレ
イビブラート開始時間データＤＥＬ及びデイレイビブラ
ートエンベロープレートデータＤＹＥＲ’との関係、並
びにボリュームＶ４の設定値とデータＤＥＬにもとづく
実際の開始時間及びデータＤＶＥＲ’にもとづく笑際の
デイレイビブラート期間との関係は、第１９図のように
なる。横軸がボリュームｖ４の設定値、工たて軸データ
ＤＥＬ、ＤＹＥＲ’の値、右之で軸が時間長、を示す。

ｒＤＥＬＪのカーブはボリュームＶ４の設定値対データ
ＤＥＬの値の関係を示し、ｒＤＥＬの−Ｓ′３Ｏ− 時間」のカーブはボＩＪ、−ムＶ４の設定匝対データＤ
ＥＬにもとづく実際の開始時間の関係を示し、両刀−ブ
は同特性である。ｒＤＶＥＲ’ＪのカーブはボＩＪ、−
ムＶ４の設定？［対データＤＹＥＲ’の値の関係全示し
、ｒＤＶＥＲ’の時間」のカーブはボ１ｙニーム■４の
設定１対データＤＶＥＲ’にもとづく実際のデイレイビ
ブラート期間の関係を示す。

第７図のレジスタ１０２の第６ヌテージから出力された
ビブラート深さデータＶＢＤけ第１２図のアンド回路２
７２に加わり、信号１Ｔ６ｙｓ、（第５図参照）のタイ
ミングで該アンド回路２７２で選択さｎｌ　ライン２７
３を介して第１３図のアンド回路１８７に加わる。アン
ド回路２７２は、このデータＶＢＤの有効値であるＬ２
セントから３８セントまでのｌみの６ビツトデータ（第
７図のレジアタ１０２参照）だけを選択し、不要の２ビ
ツトを阻止するためのものである。第１３図のアンド回
路１８７はＤＶ］３Ｑ信号及びＳＥＴ信号によって可能
化されており、演算器ＣＵＬ４のキャリイアウド信号が
ラッチ回路２５６にラッチされたとき、信号ＩＴ８のタ
イミングでデー１ＶＢＤを選択し、加算５１６８のへ入
力に与える。データＶＢＤば、下位の演算タイミングで
るる第１乃至第８タイムスロツトでλ択さｎて、演算に
利用さｎるので、演算器ＣＵＬ３では事芙上下立６ビツ
トの重みに対応する微小１置△ＶＢＤを那ズすることに
なる。すなわち、第７因のレジスタ１０２におけるデー
タＶＢＤのｌみ表示（１，２セント乃至３８セント）に
比較して８ビツト下位にシフトした（２−８倍した）微
小値△ＶＥＤとして演算器ＣＵＬ３で利用さｎる。この
データ△ＶＢＤは演算器ＣＵＬ４の最上位ビットからキ
ャリイアウド信号が発生する毎に演算器ＣＵＬ３で繰返
し別算さｎる。

前述の通り、演算器ＣＵＬ４の７１０算器１６９にはア
ンド回路１９２を介してデータＤＹＥＲ’が第２乃至第
９タイム７０ツトにおいて与えられる。

従って、演算器ＣＵＬ４でｕ　１／４Ｈｚから１／５ｔ
ｚＨｚまでの重みに対応する８ビツトのデータＤＶＥＲ
’を３２タイムスロツト（１６μ３）毎にア千ユムレ−
卜する。因みに、この演算器Ｃ’ＵＬ４の最上位ビット
はレジスタ１６５の上側の重み表示から明らかなように
３２Ｈｚの重み全もつ。この演算器ＣＵＬ４のキャリイ
アウド信号にもとづき、演算器ＣＵＩ、＋ではデータ△
ＶＢＤをデータＤＹＥＲ’すなわちＤＶＥＲに対応する
周期でアキュムレートする。こうして、第１５図（ａ）
のデイレイビブラートの部分に示すように、エンベロー
プデータＥＮＶが徐々に増加する。

第７図のレジスタ１０１の第４ステージから導−シき出ｎたビブラートレートデータＶＥＲは第４２図のア
ンド回路２７４に与えられる。アンド回路２７４は信号
５Ｔ１２　（第５図参照）にもとづき第５乃至第１２タ
イムスロツトの闇でデー１ＶＢＲを選択し、ライン２７
５を介して第１３図のアンド回路１７２に与える。第７
図のレジスタ１０１内の重み表示は第１タイムスロツト
のときのものでらり、第５タイムスロツトでは最下位の
ｒ　２’４Ｈｚ　Ｊの重みのデータが第４ヌテージから
出力される。

従って、ライン２７５には、第５乃至第１２タイ−ｌｌ
’ｌ− ムスロットにふ・いて、最下位ビットからｊＩＮに並ん
だ８ビツトのデータＶＢＲが与えらｎる。

アンド回路１７２はＤＶＢＱ信号によってディレイビブ
ラー゛ト中可能化されており、データＶＥＲは該回路１
７２、オア回路１９７全弁して刀ｏ’ｚ器１６６の入力
Ａに与えられる。第５タイムスロツトのときに加算器１
６６からシフトレジスタ１６２に与えられた亘みｒ　２
４　Ｈｚ　Ｊのビットは第１７（及び第１）タイムスロ
ットには該レジスター６２の第１２ステージまでシフト
される。従ってビブラートレートデータＶＢＲ’ｔアキ
ュムレートするとさのシフトレジスター６２内のデータ
の重みは各ステージブロック内の下側に示すようになる
。演Ｘ５ＣＵＬ１ではデー１ＶＢＲを３２タイムスロツ
ｈ（１６μＳ）毎にアキュムレートシ、最上位ビットの
キャリイアウド信’ｐｊｒｔラッチ回路２５７にラッチ
する。データＶＢＲｆｆｉＨｚ＋示で示せば、演算器Ｃ
ＵＬ１の最上位ビット刀）らモヤリイアウ−１３４＝モジュロ数２１６に対応するＨ２表示でるる。

ラッチ回路２５７に１ｍがラッテされると、アタックピ
ッチの場合と同様にアンド回路１７７〜１８０が可能化
さ几るつアップカウントモードのときはアンド回Ｍ１８
０を介してデータ△ＥＮＶを選択し、演算器ＣＵＬ２の
内容ＶＡＬに該データ△Ｅ　Ｎ　Ｖ　ｆ、フロ算する。

デイレイビブラートの場せ、初めはアップカウントモー
ドに設定されており、かつ演算器ＣＵＬ２の内容（ＶＡ
Ｌ）はリセットされているので、データＶＡＬは０セン
トから正号同に同って上昇する。このデータＶＡＬの１
回の変化＠はエンベロープデータＥＮＶ’ｉ７ビツトシ
フトしたデータ△ＥＮＶであジ、変化の時間間隔子なわ
ちデータ△ＥＮＶ”ｃ演算器ＣＵ　Ｌ　２−で繰返し７
１ＩＩ算する周期はビブラートレートデータＶ”ＢＲに
対応している。

データＶＡＬの上昇甲に演算器ＣＵＬ２をアップカウン
トモードρ１らダウンカウントモードに９候える制御は
、アタックピッチの堝せと同様に行なわ几る。丁なわち
、アンド回路２１５及び２１６を介して比較器Ｃ０Ｍ１
の入力Ａ及びＢにデータＶＡＬとＥＮＶ−ｅ夫々入力し
、　「Ａ＞Ｂ」が成立したときす々わちＶＡＬがＥＮＶ
に到達したとさ、フリップ７０ツブ２３１のＵＰＱ信号
全リセットすＢｏＵＰＱ信号が°０″となると、演算器ＣＵＬ２のアンド
回路１７７．１７８，１７９が可能となり、アタックピ
ッチの場合と同様に、演算器ＣＵＬ１のキャリイアウド
信号がラッチ回路２５７にラッチされる毎に「ΔＥ　Ｎ
ＶＩを減算する（ΔＥＮＶの２の補数を加算する）。こ
ルに伴ない、データＶＡＬが徐々に下降する。下降時の
データＶＡＬの変化幅及び時間間隔は上昇時と同様、Δ
ＥＮＶ及びＶＥＲによって定まる。

デイレイビブラートのダウンカウントモードにおいては
、ＤｖＢＱ信号とインバータ２５８の出力によってアン
ド回路２１８が可能化さｎる。このアンド回路２１８に
はシフトレジヌタ１６４の択する。このデータ２　Ｅ　
Ｎ　Ｖは同じ信号ｌＴ１６のタイミング（第１〜第４６
タイムスロツト）でレジスタ１６４の第１６ヌテージか
ら出力されるエンベローブデータＥＮＶの１の値である
。こうして、低域側（負のセント１置）のニンベロープ
ｙ−タ（すなわちビブラート深さ）として高域側（正）
のデータＥＮＶの±のデーター！−ＥＮＶが用いられ゛
　る。その結果、第１５図（ａ）のデイレイビブラート
部分に示すように高域側のビブラート深さと低域側のビ
ブラート深さ全非対称（２対１）とすることがでさる。

アンド回路２１８で選択されたデーター！−Ｅ　ＮＶは
補数回路２６１で２の補数に変換され、負の値となる。

比較器Ｃ０Ｍ１では下降中のデータＶＡＬ（大入力）と
データｒ−−！−ＥＮＶＪ　　（Ｂ入力）とを比較し、
「ＡくＢ」が成立したときフリップフロップ２３１の状
態ＵＰＱをアップカウントモードに＋；Ｊ′Ｊ換える。

以上のようにして、データＶＡＬはデータ′Ｐ２ＮＹ及
びｒ　−−！−Ｅ　Ｎ　ＶＪによって示されたエンベロ
ープの範囲内で上昇と下降を繰返し、第１５図（ａｌの
デイレイビブラート部分に示すように徐々に深さが増す
ｆ調信号（ＶＡＬ）が得られる。

一方、第１４図の比較器Ｃ０Ｍ２の大力ＡにはＤＶＢＱ
信号によって可能化でｆ′Ｌｆｃアンド回路２３８を介
して信号ｌＴ１６のタイミングでエンベロー１データＥ
ＮＶが与えられる。７た、入力ＢにはＤＶＢＱ信号によ
って可能化されたアンド回路２４２を介して信号９Ｔ１
６のタイミングでライン２７３（第１２図、第１３図）
のビブラート深さデータＶＢＤが与えらｎる。この場合
、比較器Ｃ０Ｍ２ではデータＥＮＶとＶＢＤとが同じＸ
みで比較される。前述の通り、データＥＮＶはデータＶ
ＢＤｋ８ビット下位シフトした値△ＶＢＤを繰返し加算
したものであるので、２８回ガロ算したときＥＮＶはＶ
ＢＤに一致する。

データＥＮＶがデータＶＢＤの値にまだ到達していない
ときは、比較器Ｃ０Ｍ２で［人＜ＢＪが成ＭＬ、ｒＡ≧
Ｂ」の出力は０′である。この出力°０′がアンド回路
２３６からインバータ２６７に与えられ、インバータ２
６７の出力゛１″によってアンド回路２０５が可能化さ
れ、Ｄ、ｖＢＱ信号がホールドされるっデータＥ　Ｎ　ＶがデータＶＢＤの値に一致すると、比
双器ＣＯＭ　２の「Ａ２Ｂ」が酸二し、アンド回路２３
６の出力が”１′となる。これによりインバータ２６７
の出力が”０″とな！ｌ、Ｄ”ｗ’ＥＱ信号がリセット
される。こうして、デイレイビブラートが終了する。

デイレイビブラートの終了後は自動的にノーマルビブラ
ートに移行する。

（３）ノーマルビブラートノーマルビブラートの始まり方には２通りあり、１つは
デイレイビブラート終了後自動的に移行する場合と、も
う１つはスイッチＮＶＢＳ（第１４図）によって積極的
ンこノーマルビブラートヲ遺択し、ティレイｌ？”７”
ラード全行なわずにノーマルビブラートのみ分村なう場
合である。

ノーマルビブラート及び後述のアフタータッチビブラー
トは、第１４０のアンド回路２０５〜２１３の全出力を
入力したオア回路６の出力信号ＡＮＹＱが°０１のとき
実行される。このＡＮＹＱ（を号）よ第１３図のアンド
回路１９０に加わると共にインバータ２７６で反転され
、ＡＮＹＱ信号としてアンド回路１７３．１８９．２１
９に入力される。

謂１４図において、デイレイビブラート終了時は、前述
の通り、アンド回路２６６から“１″が出力されるが、
この出方はＤＶＢＱ信号をリセットするためにのみ作用
する。従って、ＤＶＢＱ信号が“０″に立下ると同時に
ＡＮＹＱ信号が０”となり１．！１５図（ｂ）　）て示
すようにＡＮＹＱｇ号が立上ｓ、　４０− る。従って、デイレイビブラート終了後に目動的にノー
マルビブラートに移行する。スイッチＮＶＢＳ（または
ＫＶＢ’Ｓ）によって積極的にノーマルビブラート（ま
たをよアフタータッチビブラート〕が選択されている場
せシよ、Ｋ−’−，Ｎ信号の０＃によってデイレイビブ
ラート関係のアンド回路２０５〜２０９が常時動作不能
にさ几る。そのため、アタックピッチ（またをよスラー
）Ｐ：工時にアンド回路２０８（または２０９）が動作
せず、ＡＰＱ信号（または後述のＳＬＱ偏号〕の立下り
と同時にＡＮＹＱ信号が立上る。従って、その場合はア
タックピッチ（スラー）終了後に匣ちにノーマルビブラ
ートに移行する。アタックピッチあるいはスラーも行な
わない場合をよ常にＡＮＹＱ信号が“０′、ＡＮＹＱ信
号が“１″であり、初めからノーマルビブラートが行な
われる。

ノーマルビブラート（及びアフタータッチビブラート）
は第１３図の演：＠器ＣＵＬＩ　、ＣＵＬ２　。

ＣＵＬ３を便用して処理される。ＡＮＹＱ信号が立上る
ときＳＥＴ信号？：ｆ″０“にならないので、演：Ｘ器
ＣＵＬ１及びＣＵ　Ｌ　２　’ｔよりリアされず、変調
信号瞬時値データＶＡＬ）よそれまでの値を保持する。

また、ＵＳＥＴ信号も発生されないので、フリップフロ
ップ２３１の状態Ｕ　Ｐ　Ｑ　ｊよそれまでの状態に維
持する。従って、デイレイビブラートからノーマルビブ
ラートに移行する場合、デイレイビブラートのときの変
調信号が滑らかにノーマルビブラートに移行する。

演算器ＣＵＬ、ｉでｔよ、Ａ　Ｎ　Ｙ　Ｑ信号によって
可能化されたアンド回路１７３全介してライン２７５の
ビブラートレートデータＶＥＲを加算器１６６に受入れ
、デイレイビブラートのときと同様に、該データＶＢＲ
を３２タイムスロツト（１６μｓ）毎にアキュムレート
する。演算器ＣＵＬ２でシよ、ＳＥＴ信号によってアン
ド回路１７７〜１８０が可能化され、デイレイビブラー
トのときと全く同様に、演算器ＣＵＬｉの最上位ビット
からキャリイアクト侶号が発生する毎ンζ、演算器ＣＵ
Ｌ３から与えられるデータΔＥ　Ｎ　Ｖ　ｆ加算またン
よ減算する。

ｙｔ真器ＣＵＬ３でをよ、Ａ　Ｎ　Ｙ　Ｑ信号の＠０′
によりアンド回路１９０が動作不能とされ、レジスタ１
６４のデータＥＮＶの循環が禁止される。他方、ＡＮＹ
Ｑ信号によって可能化されたアンド回路１８９を介して
オア回路２７７から与えられる一定のビブラート深さデ
ータが選択され、このデータが加算器１６８を通過して
レジスタ１６４に常に入力される。第１４図のアフター
タッチビブラート選択スイッチＫ　Ｖ　Ｂ’　Ｓの出力
がラッチ回路２６５に周期的にラッチされ、その出力信
号ＫＶＢＳＳが第１３図のアンド回路２７８に加わると
共にインバータ２８０で反転されてアンド回路２７９に
加わる。アフタータッチビブラートが選択されていない
とき、すなわちノーマルビブラートのとき、信号ＫＶＢ
ＳＳは常時“０″であり、アンド回路２７８が動作不能
、２７９が可能となる。アンド回路２７９シよ、ライン
２７６のビブラート深さデータｖＢＤを信号９Ｔ１６ｙ
Ｌ６（第５図蚕照〕のタイミングで選択し、オア回路２
７７全介してアンド回路１８９に与える。

第１２図のアンド回路２７２ではレジスタ１０２（第７
図〕からのビブラート深さデータＶＢＤの有効ビット（
１，２セントの重みから３８セントの重みまでの６ビツ
ト）を第１乃至第６及び第９乃至厨１４及び第１７乃至
第２２及び第２５乃至第３０メイムスロツトの各区間で
繰返し選択してライン２７３に与える。第１３図のアン
ド回路２７９ではこのライン２７３のデータＶＢＤを第
９乃至第１６及び第２５乃至第３２タイムスロツトの各
区間（すなわち第１７図（場に示す１６タイムスロツト
同期の演算タイミングのうち上位８ビツトのタイムスロ
ット〕で選択する。従って、第７図のレジスタ１０２の
データＶＢＤがその重みの通りのタイミングで演算器Ｃ
ＵＬ３内のシフトレジスタ１６４に繰返しロードされる
。その結果、演算器ＣＴＪＬ６のエンベロープデータＥ
　Ｎ　Ｖ　＆よ事笑上−定の深さデータＶＢＤｉ保持し
ているのと同じ状態になる。従って、演算５ＣＵＬ３か
ら演３！Ｌ器ＣＵＬ２に与えられるデータΔＥ　Ｎ　Ｖ
　’ｔよ、深さデータＶＢＤｉ７ビツト下位にシフトし
た（２−Ｔ倍した）データΔＶＢＤである。

以上の！つに、ノーマルビブラートに赴いてｔよエンベ
ロープデータＥ　Ｎ　Ｖ　ｋよ常に一定のＶＢＤであう
、従ってデータＶＡＬの１計算時間間隔当りの変化量Δ
Ｆ、　Ｎ　ＶはΔＶＢＤであり、第１５図（ａ）のノー
マルビブラート部分に示すように一定の深さの変調信号
ＣＶｋＬ）が得られる。尚、低域側のエンベロープデー
タはデイレイビブラートのとき高域側と低域側の深さが
非対称形となる。すなわち、Ａ　Ｎ　Ｙ　Ｑ信号に二っ
てアンド回路２１９が可能化すれ、レジスター６４の第
１５ステージの出カーｉＥ　Ｎ　Ｖがダウンカウントモ
ード時の信号ｌＴ１６０期間で選択され、補数回路２６
１を介して比較器ＣＯＭ　１に与えられる。従って、デ
ータＭＡＬが上昇しているときはＶＡＬが深さデータＶ
ＢＤ（すなわちＥ　Ｎ　Ｖ　）に到達した段１看で下方
間に（ダウンカウントモードに）折返し、ＶＡＬが下向
に（アップカウントモードに）折返す。

ＩＡセ（４）アフタータッチビブラートアフタータッチビブラートは上述のノーマルビブラート
とほぼ同様に処理される。ユなる魚は、エンベロープデ
ータＥＮＶとして一定の深さデータＶ　Ｂ　Ｄのみなら
ずアフタータッチビブラート原さデータＫＶＥＤも加味
される点である。第７図において、データＫＶＢＤはデ
ータＶＢＤと同様にレジスタ１０３の第６ステージから
取り出される。このデータＫＶＢＤは第庄図のアンド回
路２８１に与えられ、信号ＩＴ６７８のタイミングで有
効ビット（１，２セントの重みから３８セントの重みま
での６ビツト）が選択されて加算器２８２の入力Ｂに与
えられる。加算器２８２の入力Ａにはアンド回路２７２
からデータＶＢＤが与えられ、１タイムスロット遅れの
キャリイアウド出力Ｃ６＋１は入力Ｃｉに与えられるよ
うになっている。

従って、この７１１１１ｊＩＦ　２８２で、ビブラート
深さデータＶＢＤとアフタータッチビブラート深さデー
タＫＶＢＤとがシリアルに加算される。その加算出力ｒ
ＶＢＤ＋ＫＶＢＤＪｆｉｇ１３図のアンド回路２７已に
与えら几る。

前述の通り、アフタータッチビブラートが選択されてい
る堝せ）よ信号ＫＶＢＳＳが＠１”であり、アンド回路
２７８が可能化さ几、２７９が動咋不雇にさ几る。アフ
タータッチを加味した呆さデータｒＶＢＩ）＋ＶＢＤＪ
が信号９　Ｔ　１６　ｙ　１６のタイミング（上位８ビ
ツトの重みの演算タイミング〕でアンド回路２７８で選
択され、オア回路２７７゜アンド回路１８９．加算器１
６８を介してｖｌ）レジスタ１６４に繰返しロードされ
る。こうして、エンベロープデータＥＮＶは一定のビブ
ラート深じてビブラート深さが制御されることになる。

（５）　アタックピッチ及びビブラートの補足説明前述
の通り、アタックピッチにおける時間的に変化するエン
ベロープデータＥ　Ｎ　Ｖ　ｉよ、初期値ＡＰｉＳｆ、
８ビット下位ンてシフトした値ΔＡＰｉＳをこの初期哩
ＡＰｉＳから順次減算したものである。従って、初期値
ＡＰｉＳがいかなる値であろうとも、演算器ＣＵＬ５て
Δ人ＰｉＳを２６＝２５６回減算すると、データＥＮＶ
の値シよ丁度０になる。従って、エンベロープデータｇ
ＮＶが初期値ＡＰｉＳから０になるまでの時間すなわち
アタックピッチがかかる時間は、初期値ＡＰｉＳに無関
係であり、演算器ＣＵＬ４の最上位ピットキャリイアウ
ド信号の同期すなわちアタックピッチエンベロープレー
トデータＡＰＥＲによって決定される。換言すれば、デ
ータＡＰＥＲが一定（選択された音色ンζ対応した所定
値）であれば、イニシャルタッチシ；無関係に、一定時
間の間アタックピッチがかかる。そして、アタックピン
チの深さ（初期値〕がイニシャルタッチに応じてＩＩ御
され、かつ選択された音色に応じてアタックピッチのか
かり具せ（深さ）が更（・二制御される。自然楽器にお
ける発音開始時の周波″ｅ変動でも同様の現象が見られ
るので、上述のような態様のアタックピッチコントロー
ルによって自然楽器に近い効果をあげることができる。

データＡ　Ｐ　Ｅ　Ｒが同一のときの、異なる３つの初
期ｔＡＰｉｓ１．ＡＰｉＳ２゜ＡＰｉＳ３に夫々対応す
るエンベロープデータＥＮＶの状態を模式的に第２０図
（（転）に示す。

デイレイビブラートにおけるエンベロープデータＥＮＶ
の変化に関しても上述と同様のことがいえる。この場合
、到逼目標値シよビブラート深さデータＶＢＤであり、
この目標１直ＶＢＤｔ−８ビツト下位にシフトした値Δ
ＶＢＤｔ−順次加算したものがデータＥＮＶである。従
って、目標（［［ＶＢＤがいかなる値であろうとも、演
算器ＣＵＬ３でΔＶＢＤｔ”２”　＝２５６回加算する
と、データＥＮＶは目標値ＶＢＤに到達する。従って、
デイレイビブラートがかかる時間は、目標［ＶＢＤの大
きさに無関係であり、演算器ＣＵＬ４の最上位ピットキ
ャリイアウド信号の周期すなわちデイレイビブラートエ
ンベロープレートデータＤＶＥＲ（ＤＶＥＲ’　）によ
って決定さ几る。データＤＹＥＲが同一のときの、異な
る３つの目標値ＶＢＤ１、ＶＢＤ２、ＶＢＤ３に夫々対
応するエンベロープデータＥＮＶの状態全模式的に第２
０図（ｂ）に示す。従って、デイレイビブラート時間を
一定に保つための特別の演ズ調Ｍ”ｋビブラート深さの
変化に応じて行なう必要がなく、ダリュームＶ４（第６
図）によって設定した通りのデイレイビブラート時間が
常に実現され、制御の容易化が図１る。

ノーマルビブラート（及びこれに限らずアフタータッチ
ビブラート、デイレイビブラート、アタックピッチも同
様〕における変調信号形放にシよ次のような特徴がある
。第１には、変調信号（”ｖ’ＡＬ）の周波数に可変設
定するために電圧制御型発振器の！うなアナログ回路を
用いずに演算器ＣＵＬ１におけるディジタルデータのア
キュムレートによってこれを可能にしている点である。

すなわち、演算器ＣＵＬ１でアキュムレートするデータ
（ＡＰＲ，ＶＥＲ）の値に応じた周期でキャリイアウド
信号（計算タイミング制御信号）を発生し、演算器ＣＵ
Ｌ２においてこのキャリイアウド信号に対応する時間間
隔で所定の変化幅データΔＥＮＶ全繰返し加算もしくは
減算しかつ目標値（ＥＮ■〕に到達する毎に加減算方向
を切換えることにより、演算器ＣＵＬ１でアキュムレー
トしたデータ（ＡＰＲ，ＶＥＲ）に対応する周波数の変
ｖＡ信号データＭＡＬが演算器ＣＵＬ２で得られる。第
２には、周波数及び深さの制御が容易であるという点で
ある。すなわち変化福データΔＥＮＶは目ｍ　ｉＩ；Ｌ
　（Ｖ　Ａ　Ｌの折返し点）であるエンベロープデータ
ＥＮＶを７ビツト下位にシフトしたものであるので、目
標値すなわちエンベロープデータＥＮＶ（もしくは深さ
データＶＥＤ）がいかなる値であっても、ΔＥＮＶを２
７＝１２８回加算するとデータＶＡＬはＯから目標値Ｅ
ＮＶまで変化し、次にΔＥ　Ｎ　Ｖを１２８回減算する
とデータＶＡＬはＥＮＶから０まで変化し、次に△ＥＮ
Ｖｔ−６４し、更にΔＥＮＶ′ｆｃ６４回加算するとＶ
ＡＬ）よ号ＶＡＬの繰返し周期ｔよビブラート深さＶＢ
Ｄ（エンベロープＥＮＶ）に無関係であり、演Ｘ器Ｃ（
ＪＬｌから発生さ・ルるキャリイアウド信号の周期すな
りちレードデータＶＥＲに二って決定される。

レートデータＶＢＲが同一のときの、異なる２つの深さ
データ（ＶＢＤ）すなわちニンベローブ瞬時値ＥＮＶＩ
　、ＥＮＶ２に夫々対応する変調信号ＶＡＬの状態を模
式的に第２０図（Ｃ）に示す。この図からもレートデー
タＶＢＲが一定でありさえすれば栗さにンベローブ〕に
無関係に周波数が一定になることがわかる。従って、周
波数と深さとき相互に調整する必要がなく、両者を夫々
独立に制御できるようになり、制御の容易化が図れる。

（６）スラー効果付与回路２０は、スラー効果のために第１４図に示
す２つの演算器ＣＵＬ５　、ＣＵＬ６を含んでいる。各
演算器ＣＵＬ５　、ＣＵＬ６＋よ、システムクロックパ
ルスφ１、φ、によってシフト制御される３２ステージ
７１ビツトの直列シフトレジスタ２８３，２８４と、全
屈Ｘ器２８５．２８６と、演算及び記憶動作制御用の論
理回路２８７〜２９６（アンド回路）、２９７〜３００
（オア回路）と全夫々具えており、シリアル演算及び記
憶を行なう。演算５ＣＵＬ５は、単音モードにおいて発
音すべき楽音の周波数情報ＳＫＣを記憶するもので、ス
ラー割面時はこの情権ＳＫＣを前回押圧鍵知対応する値
から新押圧罠に対応する値まで滑らかシー変化させる演
Ｘを行なう。第４図に示す単音キーアサイナ１４Ａのレ
ジスタ３７から８１４図の隔成１！１情報変換部３０１
内のアンド回路３０２．３０４に単音モード時の抑圧だ
キーコードＭＫＣが与えられる。この周波数情報変換部
３０１はキーコードＭＫＣに対応する周波数を対数形式
で表わした周波数情報Ｍ’ＫＣＬを出力する。演算器Ｃ
ＵＬ６は、スラー制御を開始するときに前回押圧鍵の周
波数情報ＳＫＣと新押圧鍵の周波数情報ｈｉ　Ｋ　ＣＬ
との差ＫＣＤを求め、かつこの差ＫＣＤｆζ対応する微
小値ΔＫＣＤを出力する。演算器ＣＵＬ５において、前
回押圧鍵の周波数情報ＳＫＣに対して前記ΔＫＣＤｔｌ
−繰返し加算またンよ減算することに上り、このＳＫＣ
を新局波数情報ＭＫＣＬに徐々に近づけ、最長円にＳ　
Ｋ　Ｃ＝　Ｍ　Ｋ　ＣＬと１つたときスラー制御を終了
する。演算器ＣＵＬ５にｈけるΔＫＣＤの礫返し演算の
タイミングは第１３図の演算器ＣＵＬ４から与えられる
命ヤリィアワト信号ＣＯＴによって設定さ几る。

演算器ＣＵ　Ｌ　４　ンよ耳Ｌ２図のセレクタ３０６か
ら与えられるスラーレートデータＳＬＲ’ｒアキュムレ
ートする。スラーレートデータＳＬＲは＝７図のレジス
タ１０５の稟４ステージから出力さ几８スラーレート指
数部データＳＲＥと第８ステージから出力される仮数部
データＳＲＭとにもとづき求められる。第β図において
指数部データａＲＥは３ステージのシフトレジスタ６０
７に入力され、システムクロックパルスφ８、φ、に従
ってシフトされる。仮数部データＳＲＭはアンド回路３
０８を介して信号２Ｔ５のタイミングで選択され、オア
回路６０９を介してシフトレジスタ３１０に入力される
。

第７図のレジスタ１０５の各ステージの宜み表示から明
らかなように、第１タイムスロツトにおいてレジスタ１
０５の嬉１乃至第３ステージにンよ指数部データＳＲＥ
の各ビットＥ３．”Ｅ’２、Ｅｌが石り、第４乃至耳７
ステージには仮数部デー゛ターＳＲＭの各ビットＭ４、
Ｍ３、Ｍ２、Ｍｌが有る。

従って、言号２’１’５が発生する第２乃至耳５タイム
スロットではデータＳ　ＲｊｂｉとしてビットＭ１、Ｍ
２、λｒ３、Ｍ４が順次現われ、こ几らのビット〜■１
、Ｍ２、Ｍ３、Ｍ４だけがアンド回路３０８で選択さ几
シフトレジスタ６１０に人力される。

シフトレジスｆ３１０は入力さ几たデータＭ１、％ｌＱ
、ΔＩ工３、？１！ｆ　４をクロックパルスφ１、φ、
に従って順次シフトする。第６タイムスロツトでは信号
６ｙ３２がオア回路３０９を介してシフトレジスタ３１
０に入力される。従ってシフトレジスタ３１０にはデー
タＭ１、Ｍ２、Ｍ３、Ｍ４、＠１２が順次ロードされ、
これらのデータがタイムスロットの進展ンζ伴ってレジ
スタ３１０円に順次シフトされていく。レジスタ３１０
の各ステージ内にンよ第５タイムスロツトのときの重み
が示されている。すなわち、第２タイムスロツトのとき
にデータＳＲへ・■として出力されたビットＭ　ｌは、
その３タイムスロツト後の第５タイムスロツトで（よレ
ジスタ６１０の第３ステージにシフトされてきており、
竿２ステージ及び第１ステージにはビットＭ２、Ｍ３が
きている。

一方、指数部データＳＲＥとしては第２乃至第４タイム
スロツトの間でビットＥｌ、Ｅ２．Ｅ３が現ｖｒｂ、こ
れらがシフトレジスタ３０７でシフトさ几るので、第５
タイムスロツトでは図示の２５にレジスタ３０７の第１
ステージにＥ３．第２ステージにＥ２、第３ステージに
Ｅｌがシフトされる。このレジスタ６０７の３ステージ
出力はランチ回路３１１に並列的に入力される。ラッチ
回路６１１は信号５７３２Ｓにもとづき第５タイムスロ
ツトのときのレジスタ３０７の各ステージ出力すなわち
“Ｅ３、ＦＪ２、Ｆｌ、１”の指数部データ５ＲＥｔ−
ラッチする。このラッチ回路３１１にラッチさ几たデー
タ＠Ｅ３、Ｅ２、Ｅ１′？よセレクタ３０６の制御人力
に与えられる。

セレクタ６０６はラッチ回路３１１の３ビツトデータＥ
３、Ｅ２、Ｅｌをデコードし、デコードさ几たＩは（１
ｔＪ進数の０〜７のいず几か１つ）に対応する番号の入
力ライン（Ｏ〜７のいずれか１つ）全選択する。セレク
タ３０６の各入力ラインに）よ、番号の若い万ρλら碩
にシフトレジスタ３１０の第３乃至第１０ステージの出
力が与えられる。シフトレジスタ３１０の各ステージの
出力を見ると、番号の若いステージはど、データＭ１、
Ｍ２、■３、Ｌｙｆ　４、１″が早いタイミングで現わ
几る。

例えば、番号０に対応する第３ステージの出カンよ、第
５乃至＄９タイＡＸＣｆｆ７トでＭｌ、Ｍ２、Ｍ３、Ｍ
４、“１′が順に現われる。また、番号７　ンＣ対応す
る第１０ステージの出力ｔよ築成乃至第１６タイムスロ
ツトでＭｌ、Ｍ２、Ｍ３、■４、＠１′が頴に現す九る
。第１７図（ａ）に示したようンζシリアル演算におい
ては第１タイムスロツトが最下位ビットであり、第１６
タイムスロツトが最上位ビットである。従って、レジス
タ３１０の第３ステージ（番号０）から出力されるデー
タの重みが最小であり、ステージが進むにつ九てデータ
の重みは２＠、４倍、８倍・・・・と２　倍になる。

こうして、シフトレジスタ３１０の第３乃＝ｇ１０ステ
ージのうちいずれか１つのステージの出力がラッチ回路
３１１の出力に応じて選択され、スラーレートデータＳ
ＬＲとして出力される。３ビツト２進データＥ３、Ｅ２
、Ｅｌの１０進値ｔ−ｅで示し、５ビツト２進データ１
１′、Ｍ４．Ｍ３、Ｍ２、Ｍｌの１０進値’ｉｍで示す
と、結局、「ｍ・２ｅ」なる濱真の結果がスラーレート
データＳＬＲである。このスラーレートデータＳＬＨの
有効タイムスロットは、最小重みのレジスタ３１０の纂
３ステージ出力を選択した場合の最下位ビットＭ１のタ
イムスロットである第５タイムスロットカラ最大重みの
レジスタ３１０の第１０ステージ出方を選択した場合の
最上位ビット＠１′のタイムスロットである篇１６タイ
ムスロツトまでであり、会計Ｌビットである。他方、ボ
リュームＶ５　（第６図）によって設定したスラースピ
ードデータはＳＲＭ（Ｍｌ〜Ｍ４）及び５ＲＥ（Ｅｌ〜
Ｅ３）の７ビツトである。従って、上述のような処理に
よってスラースピード設定量のダイナミックレンジを拡
大することができる。

前述の通り、第４図のレジスタ３７では、タイマ終了信
号ＱＲが発生する第９乃至第１６タイムスロットの間で
新たな押圧鍵のキーコードＸＫＣがロードさ、れる。従
って、レジスタ３７の出力は第１７タイムスロツトに同
期して切要わる。このレジスタ３７から出力されるキー
コードＭＫＣの各タイムスロットシこおける状態なよ箒
２１図のようである。すなわち、第１７タイムスロツト
から次の第１６タイムスロツトまでの３２タイムスロツ
トの間で８タイムスロツト毎にピットＮ１乃至Ｂ３が４
巡する。このキーコードＭＫＣは第１４図のアンド回路
３０２及び３０４に加わる。信号１７Ｔ１８（第５図参
照〕によって第１７及び第１８タイムスロツトにおいて
可能化されたアンド回路３０４を介してキーコードＭＫ
Ｃの下位ビットＮ１、Ｎ２が選択さ几、オア回路３１６
を介して２段の７リツプ７０ツブ３１４に入力される。

７リンブ７０７ブ６１４で夫々２タイムスロツト遅延さ
れた２ビツトＮ１、Ｎ２は、第１９から次の再１６タイ
ムスロツトまでの間可能化されるアンド回路６０５全介
してフリップ７０ツブ３１４を循環する（第２１図３１
４Ｑ参照）。この７リツプフロツプ６１４の出力は、信
号２５Ｔ８（第５図）によって可能化されたアンド回路
６０３を介して第２５乃至第８タイムスロツトの間選択
され、オア回路６１５を介してＭＫＣＬとして出力され
る。

そｎに引き硯く第９乃至第１６タイムスロツトでは信号
９Ｔ１６によって可能化されたアンド回路６０２に介し
てキーコードＭＫＣが８ビツトすべて選択され、オア回
路３１５全介してＭＫＣＬとして出力される。従って、
周波数情報ＭＫＣＬは第２１図に示すように第２５タイ
ムスロツトから次の第１６タイムスロツトまで続く２４
ビツトのデータであり、上位８ビツト（第１６タイムス
ロツト〜第９タイムスロツト〕が１０′及びキーコード
ＭＫＣの万りタープコードＢ３、Ｂ２、Ｂ１とノートコ
ードＮ４、Ｎ３、Ｎ２、Ｎ１から放り、下位１６ピツト
をよノートコードの下位２ビツトＮ２、Ｎ１を繰返し付
加したものである。このよう略な溝底の周波数情報は、例えば特開名−５６−７４２９
８号公報等で公知であり、キーコードＭ　Ｋ　Ｃに対応
する楽音の周波数′ｆ！：２を底とする対数（セント値
）で表わしたものである。

前述の通り、スラー制御を行なうべき条件が取立したと
き、約１０ｍ５の時間待ち終了直後の第１７から第１６
タイムスロツトまでの３２タイムスロツトの間スラース
タート信号ｓｓが単音キーアサイナ１４　Ａ　（第４図
〕から出力される。このスラースタート信号ＳＳは第１
４図のアンド回路２１３に与えられる。また、単音キー
アサイナ１４Ａでは、スラースタート信号ｓｓが立上る
直前の第９乃至第１６タイムスロツトにおいてタイマ終
了信号ＱＲが発生し、これにもとづきレジスタ３７に新
たな押圧鍵のキーコードＭＫＣがロードされる。従って
、第２２図に示すように、レジスタ６７から出力される
キーコードＭＫＣはスラースタート信号ＳＳの立上りに
対応して旧押圧鍵から新押圧鍵に切換わる。

第１４図において、スラースタート信号ｓｓに対応して
アンド回路２１３の出方が”１′となり、オア回路５．
６．７に与えられる。オア回路５の出力）よフリップ７
０ツブ２２４に与えられる。信−１６１−＾Ｊｆ− 号ＳＳが立上ったときから３２タイムスロツト後に７リ
ツプフロツブ２２４の出力が″１″に立上り、以後、ア
ンド回路２１２及びオア回路Ｓｔ介して自己保持される
。このフリップ７０ツブ２２４の状態をＳＬＱで示す。

オア回路５の出力がＳＬＱ信号に相当する。このＳＬＱ
信号はスラー制御を行なっている間中保持される。また
、オア回路７の出力にもとづき前述と同様にＳＥＴ信号
及び５ＥＴＤが３２タイムスロツトの間＠０′になる（
第１６図参照〕。また、アンド回路２１３の出カンよＳ
ＬＳ′ＦＪＴ信号としてアンド回路２９３〜２９５に与
えられ、かつインバータで反転されてアンド回路２９６
に与えられる。

オア回路５から出力さ几たＳＬＱ信号はアンド回路２８
８，２８９，２９１に与えられると共に、インバータ３
１２で反転されてアンド回路２９０に与えら几る。スラ
ースタート信号ＳＳが発生する以前はＳＬＱ信号は”０
′であり、演算器ＣＵＬ５のアンド回路２９０が可能化
され、２８８゜２８９．２９１が不能となっている。ア
ンド回路２９０には押圧鍵キーコードＭＫＣに対応する
周波数情報Ｍ　Ｋ　ＣＬが与えられる。この周波数情報
ＭＫＣＬは、アンド回路２９０、オア回路２９８、刀り
ｌ算器２８５全通過してシフトレジスタ２８３に大力さ
几る。従って、キーコードＭＫＣに対応する周波数情報
ＭＫＣＬがそのまま発音すべき楽音の周波数ｆ胃報ＳＫ
Ｃとなる。ＭＫＣＬは第２１図に示すように再２５タイ
ムスロツトから次の第１６タイムスロツトの間で発生す
るので、第１７タイムスロツトにおいてレジスタ２８３
の各ステージに保有されるデータの重みは図中に示すよ
うになる。ノートフードの下位２ビットＮ２．Ｎｌが繰
返す部分の重みはセント値で表示されている。

すなわち、キーコードを２に底とする対数表示の周波数
情報ＴＩ？：、変換した場せ、その本来のノートコード
の最下位ピッ）Ｎｌは７５セントの重みを持つので、例
えば、その１ビツト下位（第１７タイムスロツトにおけ
るレジスタ２８３の第９ステージ）は約３８セント、更
に１ビツト下位は約１９セントの重みをもつ。

ｓＬＱ信号が”ｌ″に立上ると、アンド回路２９１が可
能化され、２９０（よ不能となる。従って、新しい押圧
鍵に対応する周波数情報ＭＫＣＬは阻止され、その直前
にレジスタ２８６にロードされた８回の押圧鍵２こ対応
する周波数情報５ｌ（Ｃがアンド回路２９１を介してレ
ジスタ２８６で循壌保脣される。

スラースタート信号ＳＳに対応した５ＬＳＥＴｑ号によ
って演算器ＣＵＬ６のアンド回路２９３〜２９５が８１
７から次の第１６タイムスロツトまでの３２タイムスロ
ツトの間可能化される。第２１図と第２２図を参照すれ
ば明らかなように、５ＬＳＥＴ信号が発生する３２タイ
ムスロツトの同第２５乃至第１６タイムスロツトで新た
な押圧スの周波数情報Ｍ　Ｋ　ＣＬが出力され、アンド
回路２９５及びオア回路３００全介して刃口算器２８６
の入力Ｂに与えられる。同時に、レジスタ２８３の最終
ステージから出力された前回押圧衾の周波ａｍ報ｓＫｃ
をインバータ３１６で皮紐したもの（ＳＫＣ）がアンド
回路２９４に通り、加算器２８６の入力Ａに加わる。ま
た、ＳＫＣの最下位ビットに対応する第１７タイムスロ
ツトにおいて、１言号１７ｙ３２にもとづきアンド回＃
！ｒ２９３から”１″が出力され、加算５２８６の入力
Ｃｉ′／で与えられる。アンド回路２９３．２９４及び
インバータ３１６はＳ　Ｋ　Ｃｆ　２の補数すなわち負
の値「−８ＫＣＪに変換するためのものである。従って
、５ＬＳＥＴ信号にもとづき、加算器２８６では新押圧
鍵の周波数情報ＭＫＣＬから旧押圧鍵の周波数情報ＳＫ
Ｃを減算するンリアル演算ｒＭＫｃＬ−８ＫＣＪを行な
い、画情報の差を求める。こうして求めた差のデータＫ
ＣＤがレジスタ２８４にロードされ、５ＬＳＥＴ信号が
立下った後可能化されるアンド回路２９６に介してレジ
スタ２８４で循環保持される。差データＫＣＤが保持さ
れるとき、アンド回路２９３〜２９５は不能化されるの
で加Ｘ器２８６で演算は行なわＴ′Ｌない。

一方、演算器ＣＵＬ５では、５ＬＳＥＴ信号にもとづき
演算器ＣＵＬ６で差データＫＣＤの演算を行なっている
ときは、ＳＥＴ信号によってアンド回路２８８及び２８
９が不能化されてシリ、演算全行なわずに前回押圧μの
周波数ｔ′ＩＩｔ報ＳＫＣをアンド回路２９１を介して
ホールドする。また、纂１３図の演算器ＣＵＬ４でシよ
、ＳＥＴ信号によってレジスタ１６５の古い内容をクリ
アすると美に、ＳＬＱ信号によって可能化されたアンド
回路１９５を介して前記スラーレートデータＳＬＲ’ｒ
取り込む。前述の通り、セレクタ３０６（＠１２図）か
ら出力されるスラーレートデータ５ＬＲｔよ第５乃至第
１６タイムスロツトで有効なデータであり、これが３２
タイムスロツト毎に繰返し与えら几る。演算器ＣＵＬ４
では、このスラーレートデータＳＬＲ’１ｉ−３２タイ
ムスロット（１６μｓ）毎に繰返し加算する。耳１７タ
イムスロツトにおいて最上位ビットのキャリイアウド信
号ＣＯＴが演算器ＣＵＬ４から出力されると、信号１７
７３２８ｔでよって第１４図のラッチ回路６１７シζ−
１”がラッチさ几、３２タイムスロツトの間保持される
。このラッチ回路６１７の出力は演算器ＣＵＬ５のアン
ド回路２８８及び２８９に与えられる。

レジスタ２８４０粟２４ステージから）よ！データＫＣ
Ｄｆｉｃ８ビット下位にシフトした（２−８倍した）デ
ータΔＫＣＤが出力さ几る。このデータΔＫＣＤはアン
ド回路２８９に与えら几ると共にラッチ回路３１８２二
人力さ几る。ラッチ回路３１８はデータΔＫＣＤのサイ
ンビット（Ｓ）を折帳するためのものである。差データ
ＫＣＤは、負の値（２の補数）にもなるため、最上位ピ
ッ）　（Ｂ３〕の１ビツト上がサインビット（Ｓ）にな
っている。これを８ビツト下位にシフトしてデータ△Ｋ
ｃＤｔ得るので、サインビット（Ｓ）が１ビツトだけで
は不十分であり、更ｔてその上位にサインビット全拡張
する必要がある。レジスタ２８４の第２４ステージから
取り出されるデータΔＫＣＤにおいてをよ、サインビッ
ト（Ｓ）は第８タイムスロツトで出現する。すなわちデ
ータＩ（ＣＤでは第１６タイムスロツトでサインビット
（Ｓ）が出現するので、これ？８ビット下位シフトした
データΔＫＣＤでは雨８タイムスロットで出現する。そ
こで、ラッチ回路３１８では信号８ｙ３２Ｓ（第５図）
によりサインビット（Ｓ）の１全ラツチし、直流化する
。このラッチ回路３１８の出力はアンド回路２８８に与
えられる。

差データＫＣＤ（ΔＫＣＤも同様）が正の値のとき、す
なわち、新押圧菜が旧押圧健よりも高音のとき、サイン
ビットＣ８）は”０″であり、アンド回路２８８は常時
不能化される。この場合、演算器ＣＵＬ４からのキャリ
イアウド信号ＣＯＴに対応してアンド回路２８９だけが
動作可能となる。データΔＫＣＤはアンド回路２８９及
びオア回路２９７を介して加算器２８５の入力Ａに与え
られ、ＳＫＣに加算される。データΔＫＣＤはデータＫ
ＣＤｉ８ビット下位にシフトしたものであるため、上位
８ビット分の演算タイミングすなわち第９乃至第１６タ
イムスロツトでは無意味なデータが現わ几る。この無意
味なデータビ阻止し、このビット全万一ル“０″にする
ために信号９Ｔ１６を反転した信号がアンド回路２８９
に与えられている。演算器ＣＵＬ５でンよ、周波数情報
ＳＫＣに対して、スラーレートデータ５ＬＲＫ対応する
（演算器ＣＵＬ４のキャリイアウド信号に対応する）時
間間隔でデータΔＫＣＤが順次ｍ算され、このＳＫＣが
新押圧鍵の周波数情報ＭＫＣＬに徐々に近づく（纂２３
図参照）。

一方、差データＫＣＤ（ΔＫＣＤも向捌〕が負のとき、
すなわち、新押圧誕が旧押圧鍵よりも低音のとき、サイ
ンビット（ｌ）よ“１′であり、アンド回路２８８は常
時可能化される。この場合、演算器ＣＵＬ４からのキャ
リイアウド信号ＣＯＴに対応してアンド回路２８８及び
２８９が共に動作可能となる。データΔＫＣＤは前述の
ように、アンド回路２８９で第１７乃至第８タイムスロ
ツトで有効ビットが選択されて加算器２８５に与えら几
る。この場合、データΔＫＣＤは２の補数で辰わされて
いる。アンド回路２８８にシよ信号９Ｔ１６が入力さ几
ており、データ△ＫＣＤｋ阻止した上位８ビット分の演
算タイミ′ングすなわち第９乃至第１６タイムスロツト
でオール″１＃を加算５２８５に与える。こうして、２
の補数で表わされたデータΔＫＣＤの上位８ビツトにサ
インピット（Ｓ〕すなわち“１″が拡張される。この場
合、演算器ＣＵＬ５でＦよ、周波数情報ＳＫＣからスラ
ーレートデータＳＬＲに対応する時間間隔でデータΔＫ
ＣＤを順次減算し、このＳＫＣが新押圧ヌのＭ　Ｋ　Ｃ
Ｌに徐々：・ζ近づく。

スラ一部１−中はＳＬＱ信号によってアンド回路２４１
及び２４５が可能化さ几、これらの回路を介して周波数
情報ＳＫＣが比較器Ｃ０Ｍ２の入力Ａに、ＭＫＣＬが入
力Ｂに、夫々与えられる。比較器Ｃ０Ｍ２は、演算器Ｃ
ＵＬ５の周波数情報ＳＫＣが目標値である新押圧鉢の周
波数情報Ｍ　Ｋ　ＣＬに到還したか否かを検出する。前
述の通り、新押圧鍵が前回押圧鍵よりも高音のときはラ
ッチ回路３１８に”０″がラッチさｊ、低音のときは“
１″がラッチされる。このラッチ回路３１８の出力Ｆよ
ラッチ回路３１９に与えられ、信号１７Ｔ２４により第
１７タイムスロツトに同期してラッチされる。このラッ
チ回路６１９の出力はアンド回路３２０に加えられると
共に、インバータ６２３で反転さ九てアンド回路３２１
に刃口えられる。

新押圧メが前回押圧寛よりも高音のとき：まラッテ回路
３１９の出カンよ“０＃であり、インバータ３２３の出
力゛１“によりアンド回路３２１が可能化される。この
場せ、ＳＫＣが目標１直ＭＫＣＬに禾だ到達していない
ときシよ、比較器ＣＯ〜■２ではｒＡ＜ＢＪが腹立し、
「Ａ２Ｂ」の出方は・〇−である。従って、アンド回路
２３６からアンド回路６２１に）よ“０＃が与えられる
。アンド回路３２１の出力“０”はオア回路３２２を介
してインバータ３２４で反転され、該インバータ３２４
からアンド回路２１２に“１”が与えられる。従ってフ
リップフロップ２２４のＳＬＱ信号がこのアンド回路２
１２を介してホールドされる。ＳＫＣが目標１’ｉｚ　
ｉＡ／ｉ　ｋ　ＣＬに到達すると、比較器ＣＯＭ　２の
「Ａ２Ｂ」の出力が”ビとなり、アンド回路２３６？介
してアンド回路３２１に“１″が与えられ、インバータ
３２４の出力が０″となる。

こ几により、ＳＬＱ信号がリセットされ、スラー別−が
終了する。

他方、新押圧貢が前回抑圧≧よりも低音のときはランチ
回路３１９の出力は′″１＃であり、アンド回路３２０
が可能化される。ＳＫＣが目標匝ＭＫＣＬに未だ到達し
ていないときは比較器ＣＯ？ｌ／ｆ２ではｒＡ＞ＢＪが
原文し、「Ａ≦Ｂ」出カシよ”０′である。従って、ア
ンド回路２３７からアンド回路６２０に“０′が与えら
几、オア回路３２２全介してインバータ６２４に“０”
が与えられ、前述と同様にＳＬＱ信号がホールドされる
。ＳＫＣが目標傭ＭＫＣＬに到達すると、比較器Ｃ０Ｍ
２の「Ａ≦Ｂ」出力が”１″となり、アンド回路２３７
からアンド回路６２０に“１″が与えられ、インバータ
３２４の出力“０″によってアンド回路２１２が不能化
されてＳＬＱ信号がリセットされる。

ＳＬＱ信号が立下ると演算器ＣＵＬ５のアンド回路２８
８，２８９，２９１が不能化され、アンド回路２９０が
可能化される。従って、以後シよ押圧だの周波数情報Ｍ
　Ｋ　ＣＬがそのままＳＫＣとしてレジスタ２８３にロ
ードされる。以上のようンζして、しが−トニューキー
オンがあった場曾は、発音すべき楽音の周波数情報ＳＫ
Ｃが前回押圧鍵に対応する値から新押圧鍵に対応する値
まで一定のレートで滑らかに変化し、スラー効果が実現
される。尚、周波数情報ＳＫＣが変動する時間はボリュ
ームＶ５（第６図）によって設定されたスラーレー）Ｓ
ＬＨによって決定さ几、前回押圧鍵と今回押圧鍵の周波
数差とは無関係である。これは、差データＫＣＤ’に８
ビツト下位シフトしたデータΔＫＣＤをスラーレー）Ｓ
ＬＲに対応する時間間隔で繰返し加算もしくは減算する
構既によって、差データＫＣＤが如何なる値でもΔＫＣ
Ｄの２６＝２５６回の演算によりスラーが終了するから
である。尚、スラー終了時におけるオア回路３２２の出
力“１″によってアンド回路２０９が可能化され、デイ
レイビブラートのためのｉｌｌ＠　ｋ開始する東件が取
立する。

（７）各ａ効果の整理効果付与回路２０において、アタックピッチ、スラー、
ビブラート等の各梅効果は上述のように制御されるので
、効果選択状態及び鍵演奏法に応じて第２４白に示すよ
うな組甘せで各種効果が付与される。第２４図において
、横欄シよ効果選択状態全示し、ＤＶＢはデイレイビブ
ラート、Ｎ　Ｖ　Ｂはノーマルビブラート、ＫＶＢはア
フタータッチビブラートを夫々示す。“Ｏ″シよ選択さ
几ていないこと分示す。＠１”は選択さ几ていることを
示す。デイレイビブラート（ＤＶＢ）の選択はボリュー
ムＶ４（第６図〕によって行なわれる。このボリューム
■４の設定量がＯのときは選択されていないことを意味
し、０以外のときは選択されていることを示す。ノーマ
ルビブラート（ＮＶＢ）及びアフタータッチビプラー）
（ＫＶＢ）は夫々の選択スイッチＮＶＢＳ　、ＫＶＢＳ
　（第１４図）によって選択される。尚、これらの選択
スイッチＮＶＢＳ　、ＫＶＢＳは行別に設けずに、ボリ
ュームＶ２　、Ｖ３（第６図）を利用してもよい。たて
油は、鍵演奏法を示す。スタッカート演奏とは、前述の
「エニーニューキーオン」が検出さ几る演奏法であり、
何も押鍵されていない状態で新たな鍵に押圧することで
ある。この奏法のときは単音モード、覆音モード共通の
効未組合せが得られる。

何故なら、第４図の単音キーアチイナ１４Ａ″Ｔ：は、
亘音モード及び複音モードのどちらが選択されている場
合でも、「エニーニューキーオン」に応じてアタックピ
ッチスタート信号ＡＳを発生するようになっているため
である。しが−ト演奏と）よ、前述の「しが−トニュー
キーオン」が検出される奏法であり、以前から押圧して
いる８を離鍵する前に新たな鍵を押圧することである。

この奏法のときは単音モードと複音モードとで可能な効
果組甘せが異なり、更に単音モードの場＠はスラーが選
択されているか否かで効果組合せが異なる。すなわち、
前述の通り、落４図の足音キーアサイナ１４八′″Ｉ：
は、レガートニューキーオンがあった場合、単音モード
でスラーが選択されている（、スラーオシｌときはスラ
ースタート信号ｓＳを発生し、単音モードでスラーが選
択されていない（スラーオフ〕ときはアタックピッチス
タート信号Ａｓｋ発生するようになってシリ、複音モー
ドのときはしが一トニューキーオンの検出そのもの２行
なわＱ参照〕ようになっているためである。

たて欄とよこ属の交点に該当する効果組合せが模式的に
示されている。この模式図の、！’：ｌｔ−するところ
（：兵１５１図（ａ）から理解できると思わ几る。すな
わち、効果＠甘せ全％徴づけるに調信号（ＶＡＬ）及び
深さエンベロープ（Ｅ　Ｎ　Ｖ　）の変遷状悪全誇張し
て示しである。組合わされる効果名を明瞭にするために
、符号が添えられている。この符号は効果付与回路２０
における各７リツプフロツプ２２４〜２２７　（篇１４
１の状態に対応するもので、ＡＰＱはアタックピッチ、
Ｄ、　Ｅ　Ｌ　Ｑはデイレイビブラート開始時間、ｆ）
ＶＢＱ）よデイレイビブラート、ＡＮＹＱはノーマルビ
ブｔ−）あるいはアフタータッチビブラート分示す。ま
たＳＬＱはスラーがかかる部分を示している。また、Ｖ
ＢＤはノーマルビブラートの深さを示し、ＫＶＢＤはア
フタータッチビブラートの深さを示す。

再２４図に示すような櫨々の効果組合せが可能になる理
由は、これまでの説明から明らかであるので、ここで改
めて説明することはしない。この整理によって明瞭とな
る１つの特徴的な事柄：よ、ヌ濱奏法及び単音演奏、雑
音演奏の区別に応じてアタックピッチ（λＰ　Ｑ）ｆ付
与するか否かが自動的シこ央定さ几る点である。このよ
うな自動釣なりアタッチピッチ付与シよ従来見らｎなかったことである
。

某音信号発生部の説明第２５図は、栗音信号発生部２１（第２図）の詳細例、
荷に該発生部２１に含ま九る周波数情報変更回路２１Ａ
の詳細、を示すものである。周波数情報変更回路２１Ａ
は、効果付与回路２０のレジスタ１６３（第１３図）か
ら与えられる変調信号瞬時値データＭＡＬに応じて発生
すべき楽音の周波数情報を変更し、ピンチコントロー化
さまた周波数情報を出力するものでらる。周波数情報変
更回路２１Ａは単音モードと複音モードとで共用で几る
ようになっており、どちらのモードが選択てれているか
に応じて回路機能が幾分切換わる。

単音モードが選択で九でいる場合、周板ａｆＷ報変更回
路２１Ａでは、第１４図の演算器ＣＵＬＳ内のレジスタ
２８３から与えられる単音周波数情報５Ｋ（１：対して
第１３図の演算器ＣＵＬ２円のレジスタ１６３から与え
ら几る変調信号瞬時１厘データＶＡＬを加算する。前述
の通り、周波数情報ＳＫＣは対数表示（セント（ｉｉり
でラシ、かつデータ”ｖ’ＡＬもセント値で表現されて
いる。従って、−’１７８− 両データを加算（もしくは減算）することによシ、単音
周波数情報ＳＫＣのセント値をデータＶＡＬに対応する
セント値疋は高域もしくは低″＄側にずらした７′ｉ数
形式（セント表示）の周ｉ蔚青報ｌｏｇＦが得られる。

単音周波数情報ＳＫＣは、上位７ビツトのキーコード部
分（Ｂ３〜Ｎｌ）とそれよシも下位の羽セント乃至１．
２セントの重みに対応するデータ部分とに分けて演算で
利用される。そのために、第１４図のレジスタ２８３の
第８ステージからライン３２５を介して情報ＳＫＣが取
シ出されると共に、その第１４ステージからライン３２
６を介して情報ＳＫＣが取り出される。第２５図におい
て、ライン３２５の情報ＳＫＣは８ステージ／１ピント
のシフトレジスタ６２９に入力でれ、システムクロック
パルスφ３、φ２に従って順次シフトばれる。シフトレ
ジスタ３２９の第２乃至渠８ステージの出刃（合計７ビ
ツト）がラッチ回路３６０に与えられておシ、タイミン
グ信号２５ｙ３２（第５図）によって該レジスタ３２９
の内容がラッチ回路３３０に並列的にラッチされる。第
１７タイムスロツトにおけるシフトレジスタ２８３の各
ステージの重みは第１４０に示すようになっているため
、第１７乃至第２４タイムスロツト（合計８タイムスロ
ツト）におｒては、情報ＳＫＣの上位８ビツトのデータ
（すなわちキーコード部分）Ｎｌ、Ｎ２、Ｎ３、Ｎ４、
Ｂｌ、Ｂ２、Ｂ３、ｗＯ＃がライン３２５に順次現われ
、これらが第２５図のシフトレジスタ３２９に順次ロー
ドされる。従って、その次の第２５タイムスロツトにお
いては、シフトレジスタ３２９の各ステージの重みは図
中に示す：うＫなシ、このとき発生する信号２５７３２
によってラッチ回路６３０に１ＩｌｉｓＫｃの上位７ビ
ツトのキーコード部分Ｂ３〜Ｎ１がラッテされる。こう
して、ラッチ回路３３０は、単音周波数情報ＳＫＣのう
ちキーコード部分Ｂ３〜Ｎ１を常時出力する。

ラッチ回路３３０の出力はセレクタ３３１０Ｂ入力に入
力される。単音モード選択スイッチＭＯＮｏ−３Ｗ（第
２０）から出力でれた単音モード選択言号□’ｌ　ＯＮ
　Ｏがセレクタ３３１０Ｂ選択副御入力Ｓ　Ｂ　；’Ｃ
与えられて′Ａシ、単音モードのときはラッチ回路３３
０からＢ入力に与えられるデータＢ３〜Ｎ１がセレクタ
３３１で選択される。

一方、ライン３２６の情報ＳＫＣはアンド回路３３２に
与えられる。アンド回路３６２には単音モード選択信号
ＭＯＮＯとタイミング信号１７Ｔ２２が与えられておシ
、単音モードであることを条件に第１７乃至第２２タイ
ムスロツトの区間でライン３２６のデータを選択する。

第１７タイムスロツ）Ｋおけるシフトレジスタ２８３の
各ステージの重みは第１４図に示すようであるため、第
１７乃至２２２タイムスロツト（合計６タイムスロツト
）では情報ＳＫＣのうち１．２セント乃至３８セントの
重みの６ビツトのデータ部分がライン３２６［１ｉｆ次
現われぐこれらのシリアル６ビツトデータ５ＫＣ（３８
〜１．２）がアンド回路３３２で選択されて加算器３３
３の入力Ｂに与えられる（第２６図参照）。

第１３０のレジスタ１６３に記世でれた変調信−，ｔ、
ｓｉ− 号データＶＡＬは第８ステージからライン３２７を介し
て取シ出でれると共に第９ステージからライン３２８を
介して取シ出される。第２５図において、ライン３２７
の変凋；言号データＶＡＬはアンド回路３３４ｉＣ与え
らｎＸ　　タイミング信号１７Ｔ２４（第５図）によっ
て第１７乃至第２４タイムスロツトの区間で選択ぐれる
。第１７タイムスロツトにおけるシフトレジスタ１６３
の各ステージの重みは第１３図のようであるため、第１
７乃至に２４タイムスロツト（合計８タイムスロツト）
ではデータＶＡＬのうち上位８ビツトのＬ２セント乃至
７５セントの重みのデータ並びにナインビット（Ｓ）が
ライン３２７に順次現われ、これらがアンド回路３６４
で選択される。アンド回路３３４の出力はオア回路３３
５を介して加算器３６３の入力Ａに与えられる。従って
、加算器３３３０入力ＡＫは第１７乃至第２４タイムス
ロツトにおいてデータＶｈＬの上位８ビツト（１，２セ
ント〜７５セントの重みの７ビツトのサインビット）が
第２６ｔｍＫ示すようにシリアルに入力てれる。

第２６図から明らかなように、加算器３３６では、４１
！報ＳＫＣの下位６ビツトデータ５ＫＣ（認〜１２）と
データＶ　Ａ　Ｌとを：司じ重み、同士で／ＪＯユする
ことによシシシアル演Ｊを実行する。成る重みのビット
の加算によって生じたキャリイアウド信号はその次のタ
イムスロットにおいてキャリイアウド出力Ｃ８＋１から
出力はれ、０１人力に与えられて１ビツト上のデータＶ
Ｃ７ＪＩ］算される。尚、データＶＡＬｕ負の値（２の
補数）で表わぜれていることもあるので、その場合は加
算器３３３で実質的には減算が行なわれる。

加算器３３６の出力は８ステージ／１ビツトのシフトレ
ジスタ３３６に人力式れ、クロックパルスψ１、φ２に
従って順次シフトでれる。シフトレジスタ３３６及びラ
ッチ回路３３７は、シフトレジスタ６２９及びラッテ回
路３３７と同機、シリアルな加算出力を並列データに置
換えるためのものである。第１７タイムスロツトにおい
て加算器３３３から出力てれる１、２セントの重みのビ
ットに関する加ズ結果はその８タイムスロツト後の第２
５タイムスロツトにおＶ）てはシフトレジスタ３３６の
第８ステージまでシフトてれてくる。従って　４２５り
・「ムスロノ！−Ｖこスいて、シフトレジスタ３５乙の
各ステージの重みは図中に示すように１．２セント乃至
７５セント及びサインビット（Ｓ）Ｋ対応するものとな
）、これらの重みのデータがタイミング信号２５７３２
によってラッチ回路３６７に並列的にラッチされる。

ラッチ回路６３７にラッチチルた１、２セント乃至７５
セントの重み及びサインビットに対応する８ビツトデー
タは８ピントの並列加：ｊｈＳ　６３８の入力ＡＫ与え
られる。、ｒｒｏ＄５３３８の上位２ビツトの入力Ｂに
はセレクタ３３１から出力されるキーコードの下位２ビ
ツトＮｌ、Ｎ２が夫々入力される。ぼた、加Ｘ器３　、
Ｓ　８の下位６ビツトの入力ＢにはデータＮＮＩ、ＮＮ
２が入力でれるようになっているが、これらは単音モー
ドのとぎは常に”０１でるる。従って、７ｘｌ；ｆ：器
３３８では、ラッチ回路３３７から与えられる７５セン
トの重みの７Ｔ０３：結果て対して清報ＳＫＣのキーコ
ード部分の者下位ピッ）Ｎｌを加算し、ラッテ回路３６
７から与、ｔら九るサインビットの重みのＭＪＸ　結果
九対して前記七−＝−ドー５分のＮ２全；７０算する。

この理コ、″：、力０算器３３３で、：情報Ｓ　Ｋ　Ｃ
のうち３８セント乃至１．２セントのＸみのビットとデ
ータＶＡＬの対応するＸみのビットとの方Ω算が実質的
に行なわれただけでアシ、情報ＳＫＣとデータ■山との
演算に関して７５セント以上の重みのビン１−ｉＣ関す
る加算はまて行なつれて力ないためである。従って７５
でント以上の重みのビットに関する加算を加算器３３８
及び３６９で行なうのでるる。

刀り算器３３８の最上位ヒツトのキャリイアウド出刃Ｃ
ｏは加算器６６９の最下位ビットのキて９イイン人力Ｃ
Ｉ　Ｋ：４えらｎる。この刀ＯＫ器３３９ｄ５ビットの
＝列刃口Ｘ器でるシ、セレクタ３３１刀ユら出力てれた
情報ＳＫＣのキーコード部分のうち上位５ビツトＢ３、
Ｂ２、Ｂ１、Ｎ４、Ｎ３が名入力Ｂに与えられる。前述
のような対数形式の−・１８５− 周波数情報５ＫＣｊＣあっては、キーコード部分の最下
位ピッ）Ｎｌは７５セントの重みに相当し、その上のビ
ットＮ２は１５０セントの重みに相当する。従って加Ｘ
器６３８ＶＣおいて、７５セント及びその１ビツト上の
重みのラッチ回路３６７の出力とビットＮ１、Ｎ２とを
夫々加算するのである。そして、更に上の重みのビット
に関しては加算器３３９で加算が行なわれる。

ところで、この補数を用いた演算にあっては、サインビ
ットを最上位まで拡張しなければならない。そのため、
ラッチ回路３３７は拡張したサインビット信号ＰＳのた
めのラッチ位置を余分に含み、このラッチ位置に加算器
３３３の出力を入力するようＫしてｒる。ライン３２８
のデータ■Ｌがアンド回路３４０に与えられている。第
２６図に示すように第２４タイムスロツトにおいてライ
ン３２７に現われたデータＶＡＬのサインビット（Ｓ）
はその１タイムスロツト後の第２５タイムスロツトにお
いてライン３２８に現われる。

アンド回路３４０では、この１タイムスロット遅−，１
８６− れのサインビット（Ｓ）’ｆ−タイミング言号２５ｙ３
２によってサンプリングし、オア回路３３５’ｒ介して
加算器３３３の入力Ａに与える。この遅延でれたサイン
ビット（Ｓ）に対応する加算出力がラッチ回路３３７に
ラツｙ−テれ、拡張されたサインビット信号ＰＳとして
利用される。この信号ＰＳは加算器３３９の各入力Ａに
与えられる。こうして、拡張したサインビット（オール
１１”またはオール“０＃）が情報ＳＫＣの上位５ピツ
）Ｂ３〜Ｎ３１Ｃ加算される。

以上の構＃：ＶＣよって、結局、単音モードにおいては
周波数情報変更回路２１人では、単音周波数情報ＳＫＣ
に対して変調信号データＶＡＬを双方の重みを一致嘔ぜ
て加算することを実行する。そして、データＶＡＬが負
の値（２の補数）のときは実質的な減算を行なう。こう
して、周波数情報ＳＫＣをデータＶＡＬのセント値に応
じて高域または低域側にずらした周波数情報１ｏｇ　ｐ
が加算器３３９．３３８から出力される。この加算器３
３９．３３８の各ビット出力の重みは図例示す通うであ
る。尚、ピッチずれが全く生じていない場合は、３８セ
ント乃至１．２セントの重みの箇所にかっこ書きしたよ
うにそれらの重みの各ビットの真理値はキーコード部分
の下位２ピッ）Ｎ２、Ｎ１を繰返した値となる。

周波数情報変更回路２１Ａから出力でれたピッチコント
ロール清みの対数形式の周波数情報ｌｏｇＦは対数／リ
ニア変換回路２１Ｂに入力され、リニア形式の周波数情
報ＦＫ変換でれる。この周波数情報Ｆは楽音発生回路２
１ＣＫ：入力され、該情報Ｆに対応する周波数の楽音信
号が該回路２１０から発生される。この系音発生回路２
１ＣＫおける楽音発生方式は、周波数変調方式、高調波
合成方式、波形メモリ読み出し方式等如何なる方式でも
よく、その詳細は特に説明しない。

復音モードが選択されている場合、周波数情報変更回路
２１ＡＴは、複音モードにおける押圧鍵のキーコードＰ
ＫＣにもとづき前述と同様の対数形式の周波数情報を形
成し、この周波数情報〈対して変調信号瞬時値データＶ
ｈＬを加算する。複音モードの場合、複数の各楽音発生
チャンネル洗割当てられた抑圧［−示す複数のキーコー
ドＦＫＣが各チャンネル毎に時分割で複音キーアサイナ
１４Ｂ（第２図）から出力てれ、周波数情報変更回路２
１　Ａ７Ｃ与えられる。キーコードＰＫＣ￥′ｉ前述同
様に：Ｂ３〜Ｎ１０７ビツトから収る。

このキーコードＰＫＣの各ビット３３〜Ｎ１はセレクタ
３３１０Ａ入力に与えられる。単音モード選択信号ＭＯ
Ｎｏは°０１であシ、これを反転したインバータ３４１
の出力”１′によってＡ選択制御入力が可能化てれ、複
音モード用のキーコードＰＫＣがセレクトてれる。また
、インバータ３４１の出力“１′によってアンド回路３
４２．３４３が可能化てれ、キーコードＰＫＣの下位２
ビツトＮ２、Ｎ１が選択されてデータＮ１’ｒ２、ＮＮ
１として刀り算器６６８の下位６ビツトの入力Ｂに又互
て入力でれる。こうして、キーコードＰＫＣはその下位
２ビツトＮ２、Ｎ１ｔ−更に下位に繰返し付刃口したも
のとなる（すなわち対数形式の周波数情報に変換される
）。

一万、信号３．ｉ　０　Ｎ　Ｏの“０″によシアンド回
路３３２が不能化され、加算器３３３は変調信号データ
ＶＡＬｅそのまま出力する。従って、ラッチ回！３３７
にはデータＶ　Ａ　Ｌがそのままラッチされ、かつその
サインビットＸ％　信号ＰＳがラッチされる。従って、
加算器３３８．３３９では、キーコードＰＫＣ［対応す
る対数形式の周波数情報に対してデータＶＡＬを双方の
重みを一致させて加算（ＶＡＬが負のときは減算）シ、
ピッチコントロール済みの対数形式の周波数情報１ｏｇ
Ｆを出力する。楽音発生口８２１ｃは、′１数の楽音発
生チャンネルを含み、時分割的に与えられる各チャンネ
ルの周波数情報にもとづき夫々のチャンネルで楽音を発
生する。

勿論、楽音発生回路２ＩＣは単音モード及び複音モード
のどちらにでも対応して楽音信号を発生し得る構成でら
シ、例えば単音モード用の楽音発生チャンネルと複音モ
ード用の楽音発生チャンネル（複数の楽音発生チャンネ
ル）とを含んでｒる。

単音モード選択信号ＭＯＮＯ及び単音キーアサイす１４
Ａ（第４図）から出力された単音用キー万ン信号Ａｉ　
Ｋ　ＯＮ及び複音キーアサイナ１４Ｂ（後述の第２７図
）から出力された複音用のキー１ンを号２ＣＯＮが楽音
発生回路２１Ｃ【与えら１ている。単音モードが選択さ
れている場合（Ｍ　ＯＮ　Ｏが”１″の場合）、楽音発
生回路２１Ｃでは単音用キーオン信号Ｍ　Ｋ　ＯＮ　’
ＩＣもとづいて楽音の振幅エンベロープを形成し、単音
用の楽音発生チャンネルを使用してこの振幅エンベロー
プ（対応して楽音信号の発音を制御する。複音モードが
選択されている場合（Ｍ　ＯＮ　Ｑが°０″の場合）は
、複音用キーオン信号ＫＯＮにもとづいて各チャンネル
毎に楽音の蚕福エンベロープを形成し、この振唱エンベ
ロープによって各チャンネルの楽音の発音２制御する。

また、楽音発生回路２ＩＣには第７図のレジスタ１０６
．１０７．１０８からアフターメンチレベルデークＡＴ
Ｌ、サスティンスピードデータＳＴＲ，イニシャルタッ
チレベルデータＩＴＬが与えられて３シ、これらのデー
タにもとづいて楽音の音量及び振幅エンベロープのサス
ティン群間が＋１１１　：卸される。

複音セーアサイナの説明第２７図（Ｃおいて、複音キーアサイナ１４Ｅは、モー
＝−−゛メモリ３４６、キー万ンレジスタ３４７、トラ
ンケート装置３４８及び割当て！８理とλ行しこれらの
回路襞虐３４６．３４７．３４８全制御する制＠装’ｔ
（１４ＢＶＣおける３４６．３４７．３４８以外の部分
）を含んでスジ、キースイッチのチャタリングによる時
分割多重化キーデータＴＤＭの一時的な途切れに対処し
つつ有効な割当て動ｐＨ：を行なうことを特徴としてい
る。

押さ検出部１２のマルチブレフナ５０（第３図）から出
力さｔした時分割多重化そ−データＴ　Ｄ　Ｍはライン
３４９を介して第２７図のラッチ回路３５０に与えられ
、タイミング信号９ｙ３２′／こよってラッチされる。

また、モースイッｙ−走査制’ｆｉＩ用のカクンタ１３
に含フれるシフトレジスタ２５（汀３図）の者、於ステ
ージ（Ｑ１６）から出力されるシリアルキーコードＫＣ
がライン３５１を介して第２７図のキーアサイナ１４Ｂ
Ｋ与えられる。前述のＡｂこのキーコードＫＣＨ正式な
謳−コードＫＣを反転したものに相当するので、インバ
ータ３５２でこれを反転し、正式なモーコードＫＣ’ｉ
＝求める。

このシリアルそ一コードＫＣは８ステージ／１ビツトの
シフトレジスタ３５３に与えられ、システムクロックパ
ルスφ１、φ、に従って頴欠シフトされる。シフ、トレ
ジスタ３５３の第２乃至第８ステージ出力がランチ回路
３５４に：並列に入力されておシ、信号９ｙ３２のタイ
ミングでこれらがラッチされる。前述の通シ、第１タイ
ムスロツトにおけるシフトレジスタ２５の各ステージの
Ｘみ￥ｉ第３図のブロック中に示すよう釦なっているた
め、その８タイムスロツト後の第９タイムスロツトにお
いてはシフトレジスタ３５３の第２乃至第８ステージに
は第２７１のブロック中に示すようにキーコードＫＣの
各ビットＢ３〜Ｎ１がシフトされてきている。従って、
ラッチ回路３５４では、現在走置中の膚を示すキーコー
ドＫＣの各ビットＢ３〜Ｎ１が第９タイムスロツトから
次の第８タイムスロツトまでの３２タイムスロツトの間
保持され６゜これに同期して、このラッチ回路、５５４
１ＣラツチされたキーコードＫＣに対応する蓮の押圧ま
た；グ雅粛を示すキーデータＴＤＭが第９タイムスロツ
トから次Ｏ第８タイムスロットｌでの３２タイムスニツ
トの間ラッチ回路３５０で保持される。

すなわち、ラッチ回路３５０から出力されるキーデータ
ＴＤＭ（９〜）はキーデータＴＤＭを８タイムスロツト
遅延したものである。１キ一分のキーデータＴ　Ｄ　Ｍ
　（９〜）の区間を第２８圀に示す。

この区間でキーデータＴＤＭ、（９〜）、が“１′のと
きキースイッチオンを示し、“０＃のときキースイツｙ
−ズフを示す。

キーコードメモリ３４６は各チャンネルに割酋てられた
押圧メのキーコードＰＫＣを夫々記憶するためのもので
ある。このメモリ３４６は、８ステージ／１ビツトのシ
フトレジスタ３５５をキーコードＰＫＣの各ピッｌ−！
３３〜Ｎ　ｉに対応して大々具えておシ、８ラインネル
分のキーコード？ＫＣ全時分割的に記憶する。シフトレ
ジスタ３５５はシステムクロックパルスφ１、φ２によ
ってシフト−１，９４− −制御されるもので、その最終ステージの出力がアンド
回路３５６及びオア回路３５７を介して循環保持される
。すなわち、営時！／′ｉ信号ＫＳＦＪＴが“１″でら
シ、アンド回路３５６が可能化されている。３５８は書
込み用のアンド回路でるる。キーコードメモリ６４６を
構底するこれらの回路３５５〜３５８はピッ）Ｎｌのみ
に関して図示したが、他のビット３３〜Ｎ２に関しても
同様のものが設けられてＡる。各チャンネルの時分割タ
イミングを番号１乃至８で示すと、１キータイム中の各
タイムスロットに対して第２８図のような関係になる。

すなわち、３２タイムスロツトにおいて各チャンネルタ
イミングが４巡する。まだ、キーコードメモリ３４６か
ら時分割的に出力される各チャンネルのキーコードＰＫ
Ｃは楽音信号発生部２１（第２５図の周波数信服変更回
路２１Ａ）に与えられ、こｎらのキーコードＰＫＣにも
とづき各チャンネルで楽音信号が発生される。

トランケート装置３４８は、各チャンネルに対する割当
て可能性を順位づける丸めのものでらシ、割当て町馳性
が最大値に順位づけられた１つのチャンネルをトランケ
ートチャンネル（すなわち古い割当て情報をトランケー
トし、そこに新たな鍵が割当てられることを可能くする
チャンネル）として指定する。このトランケート装置３
４８け、トランケートメモリ３５９．４ビツトの加算器
３６０、比較器３６１及び最大値メモリ３６２を含んで
ｒる。トランケートメモリ３５９は８ステージ／１ビツ
トのシフトレジスタ３６３ｔ−４個並列に具えておシ、
各レジスタ３６３の入力側にはクリア制御用のアンド回
路３６４が設けられてｒる。このメモリ３５９は、各チ
ャンネルの割当て可能性の順位（トランケート順位）を
示すデータＴＯ３、Ｔｏ２、Ｔ　０３、Ｔｏ４を並列４
ビツト形式で各チャンネル毎に時分割で記憶するもので
らる。その定め、シフトレジスタ３６３はシステムクロ
ックパルスφ１、φ２によって、キーコードメモリ３４
６の時分割チインネルタイミングに同期して、シフト制
御される。トランケートメモリ３５９ｔ＊ａするシフト
レジスタ３６３及びアンド回路６６４は、２進４ビツト
のトランケート順位データＴＯ８〜Ｔ　Ｏ４のうちビッ
トＴＯＩに対応するもののみ図示したが、他のピッ１−
Ｔｏ、〜ＴＯ４に関しても同様のものが設けられる。

トランケートメモリ３５９ＶＣおける各レジスタ３６３
の出力Ｔｏ、〜Ｔ　Ｏ４は加算器３６０に入力される。

加算器３６０ではキャリイイン入力Ｃｉには号＠ｌ”が
与えられる毎にデータＴＯ２〜ＴＯ４＃／Ｃ１を加算す
る。この４ビツト加算出力はトランケートメモリ３５９
に与えられ、各ビット毎にアンド回路３６４を介してシ
フトレジスタ３６３に記憶される。トランケートメモリ
３５９から加算器３６０に与えられるデータＴＯ１〜Ｔ
ｏ４は各チャンネル毎に時分割化されてお）、入力Ｃｉ
に加わるカウント信号ＤＣは各チャンネル別にその時分
割タイミングに対応して与えられる。こうして、トラン
ケートメモリ３５９と加算器３６０は、カウント信号Ｄ
Ｃを各チャンネル別に時分割で計数するカクンタを溝底
している。成るチャンネルタイミングでカウント信号Ｄ
Ｃが与えられる毎にそのチャンネルに関するトランケー
ト順位データＴＯ７〜ＴＯ，の値が増加する。寸た、ト
ランケートメモリ３５９の各アンド回路３６４には信号
ＫＳ’Ｔが入力されており、常時はこの信号ＫＳＥＴの
”１″によう加算器３６０の出力（すなわちτ。

〜Ｔｏ＋）がメモリ３５９でホールドされるが、成るチ
ャンネルタイミングでこの信号ＫＳＥＴが０１になると
、そのチャンネルに関するトランケート順位データＴＯ
２〜Ｔ０４がオール＝ｏ’にクリアされる。

トランケート１位データＴＯＩ−Ｔｏ、はその値が１０
進数のｒＯＪ（２進数の”ｏｏｏｏ”）のとき割当て可
能性ゼロ、（すなわち現在抑圧中の鍵がそのチャンネル
に割当てられてオシ、別の鍵をそのチャンネルに割当て
ることができｆｒ、いこと）を示す。データＴｏ、〜Ｔ
　Ｏ４の値が１０進数の「ＩＪ（２］微の“０００１　
”）以上であってその値が太さいほど割当て可能性が増
すのであるが、キースイッチのチャタリング対策上、所
定値以下の場合は墨芙上割当て町ｎ巨匹七口と見なすよ
うにしている。実施例では、データＴ　Ｏｒ〜ＴｏＪ、
の１０進値が「１」のときけ、そのチャンネル九割当て
られている１′ＩＣ関するキーデータＴ　Ｄ　Ｍが前走
歪サイクルで初めて”０′になったことを示しておシ、
こればチャタリングにより一時的なキーデータＴ　Ｄ　
Ｍの途切れでろるかもしれないので、真の離１とは見な
さず、割当て可能性ゼロ（鍵押圧がＭＡＬでいる）と見
なすようにしている。データＴｏ、〜Ｔｏ、の１０進値
が「２」以上のときは、そのチャンネルに割当てられて
いる鍵が離鍵されていることを示しておシ、割当て可能
性が存在することを示す。「２」以上のデータＴＯ８〜
ＴＯ。

は、後から別の慮が農鍵される毎にカウントアツプされ
、最も古く離鍵されたチャンネルのデータＴ　ＯＩ−Ｔ
　Ｏ４が最大値を示すようになる。

アンド回路６６５．３６６、オア回路３６７及びインバ
ータ３６８〜３７１ば、トランケート項位データＴＣ）
ｔ〜ＴＯ４を上記３つの状悪に応じてデコードするため
のものである。アンド回路３６５には、データＴＯＩ〜
Ｔ　Ｏ４の全ビットｔインバータ３６８〜６７１てよっ
て反転し之信号が与えられておシ、その値が１０進散の
「０」のチャンネルすなわち現在押圧中の鑓が割当てら
れているヂャン不ルンて対応して出力１言号ＴＣＯが“
１″となる。アンド回路３６６には、データＴＯ，及び
データＴＯｚ−ＴＯ＋ｆインバータ３６９〜５７１で反
転した１号が加えられており、データＴ　ＯＩ〜Ｔ　Ｏ
４の１０進値が「１」のチャンネルすなわちキーデータ
Ｔ　Ｄ　Ｍが前走査サイクルで初めて“０″になった鍵
が割当てられているチャンネルに対応して出力信号ＴＣ
Ｉが“１′となる。オア回に３６７［；まデータＴ　Ｏ
Ｉ”　Ｔ　Ｏ４Ｃ＋　上位３ビツトＴ　Ｏｚ〜Ｔｏ、が
入力されてお）、データＴ　Ｏ＋〜Ｔ０４の１０進厘が
「２」以上のチャンネルすなわち既に雅メされ′ｆｃａ
が割当てられているチャンネルに対応してその出力信号
ＴＣ２−１５が”１″となる。

最大値メモリ３６２は各チャンネルのデータＴｏ、−Ｔ
ｏ、のうち最大値を記憶するためのもので、最大値デー
タの各ビットＭＴＩ−〜ＬＴ、毎に遅延フリップフロッ
プ３７２、アンド回路６７３．３７４及び１７回路３７
５を夫々具えている。これらの回！３７２〜３７５はビ
ットＭＴ、に関するもののみ図示したが、他のビットＭ
Ｔ、〜Ｍ　Ｔ　４に関しても同様のものを具えている。

比較器３６１０人入力にはトランケートメモリ３５９に
記憶されている各チャンネルの前記データＴ　Ｏｓ〜Ｔ
Ｏ＋が時分割で与えられてお）、Ｂ入力には最大値メモ
リ３６２ｉＣ記憶した最大値データＭＴ、〜ＭＴ。

が入力される。ｒＡ）ＢＪが成立したとき、すなわちメ
モリ３６２に記憶しているデータＭＴｒ〜ＭＴ４よシも
大きな値のデータＴｏ、−Ｔｏ、が与えられたとき、比
較器３６１からアンド回路３７６に対して”１″が与え
られる。アンド回路３７６はタイミング信号９Ｔ１６に
よって第９乃至第１６タイムスロツトの間可能化さｎる
ようになってお）、この間で比較器３６１の「Ａ＞Ｂ」
出刃が選択され、ＤＳＥＴ信号としてアンド回路３７３
に与え６ｆｌる。各ビットＭＴ、〜ＭＴ４に対応するア
ンド回路３７３にはデータＴＯ１〜ＴＯ４が夫々−２０
！− 入力されてＺシ、ＤＳＥＴ信号が”１”のときこれらの
データＴＯ１〜Ｔ　ＯＧを選択してオア回路３７５を介
して遅延フリップフロップ３７２にロードする。遅延フ
リップフロップ３７２にロードされたデータＴＯＩ〜Ｔ
Ｏ４け１タイムスロツト後に新たな最大値データＭＴＩ
−ＭＴ４として出力されると共にアンド回ｕ３７４ｔ−
介してホールドされる。アンド回路３７４はＤＳＥＴ信
号が“０′のとき可能化され、１′のとき動作不能とな
る。

すなわち、比較器３６１でｒＡ）ＥＪが成立したとき、
古い最大値データＭＴｔ〜ＭＴ４をクリアする。また、
アンド回路３７４にはタイミング信号２’４７３２’ｚ
インバータ４０２で反転した信号が加えられておシ、第
２４タイムスロツトのとき該アンド回路３７４を動作不
能とし、メモリ３６２の記憶データＭＴ　Ｉ−ＭＴ＋に
クリアする。従って、信号９Ｔ１６が立上るｇ９タイム
スロットにおいてデータＭＴ　Ｉ−ＭＴ４はオール”０
＃である。

こうして、信号９Ｔ１６によってアンド回路３７６が可
能化される第９から第１６タイムスロットまでの８タイ
ムスロツトの間で各チャンネルのデータＴ　Ｏ＋〜Ｔｏ
４が１＠次比較され、よシ大きな値のデータＴｏ、〜Ｔ
０４がデータＭＴｒ〜Ｍ　Ｔ　４としてメモリ３６２に
記憶され、最終的′ＩＣπ１６タイムスロツトが終了し
之ときメモリ３６２には各チャンネルのデータＴ　ＯＩ
＝　Ｔ　Ｏ４のうち最大値を示すデータＭＴｒ〜ＭＴ、
が記憶されている。この比較期間は第２８図のＡ期間に
相当する。そして、この最大値データＭＴ　Ｉ−ＭＴ４
は、信号２４７３２によってクリアされるまでの間、す
なわち第１７から第２４タイムスロツトまでの８タイム
スロツトの間、メモリ３６２でホールドされる。

この最大値データホールド期間は第２８図のＢ期間に相
当する。フた、比較器６６１は、「Ａ＝Ｂ」が成立した
とき、すなわちデータＴＯ１〜Ｔｏ４の値が最大値（Ｍ
Ｔ、〜Ｍ　Ｔ　４　）であるチャンネルのタイミングに
対応してトランケートチャンネル指定１言号ＴＣＨを発
生する（’ＴＣＨ’Ｔｈ”１″にする）。

上述から明らかなように、このトランケートチャンネル
指定信号ＴＣＨは第２８因のＢ期間（第１７乃至第２４
タイムスロツト）で有効な信号である。

−万、一致検出回路３７７ではラッチ回路３５４にラッ
テしたキーコードＫＣとキーコードメモリ３４乙に記憶
した各チャンネルのキーコードＰＫＣと全比収し、現在
走査中の鑓を示すキーコードＫＣと同じものがキーコー
ドメモリ３４６に記憶されている場合そのチャンネルタ
イミングに対応してキーブード一致信号ＫＣＥＱを出力
する。−数構出回路３７７は、ラッチ回路３５４に記憶
したキーコードＫＣとキーコードメモリ３４６の各シフ
トレジスタ３５５から時分割的に出力されるキーコード
ＰＫＣとを各ビットＢ３〜Ｎ１苺に比較するための排他
オア回路３７８と、各ピッ）Ｂ３〜Ｎ１に対応する排他
オア回路３７８の出力金入力したノア回路６７９とを含
んでいる。図ではピッ）　Ｎ　１１ｃ　Ｒ応する排他オ
ア回路３７８のみ示したが、他のビット８３〜Ｎ２に関
しても同様のものが設けられる。現在走査中の蓮のキー
コードＫＣと成るチャンネルのキーコードＰＫＣとが一
致している堝付、各ピッ１−Ｂ３〜Ｎ１の排他オア回路
３７８の出力が”０′となシ、ノア１回路３７９の出力
信号ＫＣＥＱがそのチャンネルタイミングに対応して“
１′となる。反対に、１ビツトでも異なってｒｆ′Ｌげ
排他万ア回路３７８からノア回路３７９に”１′が入力
さユ、その吊刀・信号ＫＣＥＱが”０′となる。伺、キ
ーコードＰＫＣの全ビットが入力されたノア回路３８０
が設けられておシ、その出力がノア回路３７９に−与え
られている。これは、キーコードＰＫＣがオール″″０
２のとき一致信号ＫＣＥＱが出ないようにするためであ
る、システムクロックパルスφ１、φ、ＩＣｊって制御
される２つの遅延フリップ７０ツブＲ［０１ＲＧｉのう
ち−７のフリップフロップＲＧＯば、既にいずれかのチ
ャンネルに割当てられておシかつ前走査サイクルまでは
さ押圧が検出されていたヌに関する今回走査サイクルに
おける誕走査タイミングが到来し几ことを記憶するため
のものである。他方のフリップフロップＲＧ１は、既に
ｒずれかのチャンネルに割当てられてお９かつ前走査サ
イクルで初めて農λが検出された鍵ＶＣ関する今回走査
サイクルにおけるａ走査タイミングが到来したことｆ　
Ｊｅ憶するためのものである。これらの７リツプフロツ
ブＲＧＯ，ＲＣｌの状Ｑｆ上セツトる操作にアンド回路
３３３及び３３４によって第９乃至第１７タイムスロツ
トの間（第２８図のＡ　’ＸＡ　間）で行なわｎる。前
述の通シ、この第９乃至第１７タイムスロツトの期間（
Ａ期間）は１キ一分のキーデータＴＤＭ（９〜）がラン
チ回路３５０から出力される最初の８タイムスロツトで
ありかつこのキーデータＴｆ）Ｍ（９〜）Ｋ対応するキ
ーコードＫＣがラッチ回路３５４から出力さｎる最初の
８タイムスロツトでおる。

アンド回路３８３には、第９乃至第１７タイムスロツト
の期間を示すタイミング信号９Ｔ１６及び−数次出回路
３７７から出力されるキーコード一致信号ＫＣＥＱ及び
アンド回路３６５から出力される信号ＴＣＯが与えられ
る。現在走査中の鍵が既に成るチャンネルに割当てられ
ている場合、前述の通シ、そのチャンネルのタイミング
に対応して一致信号ＫＣＥＱが１″となり、かつその〆
が現在抑圧中である（厳密には前走査サイクルまでは鍵
押圧中であることが検出されていた）場合はそのチャン
ネルタイミングに対応して信号ＴＣＯが“１″となり、
アンド回路３８３の条件が成立する。アンド回路３８３
の出力“Ｉ′″はオア回路６９０を介して遅延フリップ
フロップＲＧＯにロードされ、１タイムスロツト後に該
フリップフロップＲＧＯから出力される。このフリップ
フロップＲＧＯの出力はアンド回路３８１及びオア回路
３９０を介して自己保持される。

アンド回路３８４には、タイミング信号９Ｔ１６及びキ
ーコード一致信号ＫＣＥＱ及びアンド回路３６６から出
力される信号ＴＣＩが与えられる。

現在走査中の鍵が既に成るチャンネルに割当てられてい
る場合は前述の通うそのチャンネルタイミングに対応し
てキーコード一致信号ＫＣＥＱが”１′となシ、かつそ
の鍵に対応するキーデータＴＤＭが前走査サイクルで初
めて”０＃になつ足場台はそのチャンネルタイミングに
対応して信号Ｔｅｌが”１″となり、アンド回路３８４
の条件が成立する。アンド回路３８４の出力”１′はオ
ア回路３９１を介して遅延フリップフロップＲＧｊにロ
ードされ、１タイムスロツト後にＲＧｌから出力され；
Ｉａ　このフリップフロン７”　ＲＧ　１　ｆ）出力は
アンド回路３８２、オア回路３９１を介して自己採得さ
れる。

タイミング信号２４７３２をインバータ３９２で反転し
た信号がアンド回路３８１及び３８２に与えられる。従
ってフリップ７０ンブＲＧＯ及びＲＧｌの状態は、第９
乃至第１６タイムスロツト（第２８図のＡ期間）におい
てアンド回路３８３及び３８４の出力によってセットさ
れた後は第２４タイムスロントフで保持され、第２４タ
イムスσツ））’ｉ：おいて信号２４ｙ３２によってリ
セツトされる。

フリップフロップＲＧＯ及びＲＧｌが有効な状態を保泣
する第１７乃至第２４タイムスロツトの間（第２８図の
Ｂ期間）におＶ）て、アンド回路３８５〜３８９を利用
してキーコードメモリ３４６及びトランケート装置３４
８に対する制御が実行される。そのため、アンド回路５
８５〜３８９にはタイミング信号１７Ｔ２４が入力され
てお）、Ｂ期間において可能化される。また、信号ＡＳ
ｉは通オ”０　″でる）、これをインバータ３９３で反
転し力信号ＡＳｉが各アンド回路６８５〜３８９に与え
られている。

アンド回路３８６はニューキー万ン（ＮＥＷＫＯＮ）の
処理を行なうためのものである。ニューキーオン（Ｎｆ
ｆＷＫＯＮ）の処理とは、新たて押圧された鍵ヲトラン
ケートチャンネル指定信号ＴＣｆ（￥こよって指定さユ
たチャンネルに割当てる処理でおる。このアンド回路３
８６には、上述の信号のほかに、キーデータＴＩ）Ｍ（
９〜）、トランケートチャンネル指定信号Ｔ　ＣＨ，オ
ア回路３６７の出力信号ＴＣ２−１５、フリップフロッ
プ囮０及びＲＧｌの出力をインバータ３９４及び３９５
で夫々反示しだ信号ρＥ／１０えられる。Ｔ　Ｄ　Ｍ　
（９〜）が”ｌ″とは現在走査中の鍵が押圧されている
ことを示しており、ＲＧＯ及びＲＧｌの状態が夫々”０
″（インバータ６９４及び３９５の出力が１″）とはそ
の１が未だどのチャンネルにも別当てられてりな・ハこ
とを示しており、これらの条件が成立したとき新たな鍵
が押圧されたことを示す。

でた、前述の−Ａシ、信号ＴＣ２−１５は既に！１１さ
ａｆｃｉが割当てらｎて１ハるチャンネルを示しておシ
、１号ＴＣＨはトランケート順位データＴＯ＋〜ＴＯ４
が最大値のチャンネル全示している。従って、キーデー
タＴＤＭに対応する鍵が新たに押圧された鴬である場合
、最も古く離鍵されたチャンネル（ＴＣＨのチャンネル
）のタイムスロットに対応してアンド回路３８６０条件
−Ｊｉｆｆ、立する。

アンド回路３８６の出力°１′はオア回路３９６を介し
てＫＳＥＴ信号としてキーコードメモリ３４６に与えら
れる。

ＫＳＥＴ信号が”１′のとき、メモリ３４６内の各ピン
ト毎の書込み用アンド回路３５８が可能化され、ランチ
回路３５４ＶＣランチされている新たな押圧晃のキーコ
ードＫＣがメモリ３４６（すなわち各ピント毎のシフト
レジスタ３５５）にσ−ドされる。このとき、ＫＳ　Ｅ
Ｔ倍信号インバーメ３９７で反菰しＫ　Ｓ　Ｅ　Ｔ　ｉ
言号扛”０２であ）、メモリ３４６における当該チャン
ネルの古い割当てＢｋ示すキーコードＰＫＣがクリアざ
ｎる。また、ＫＳＦＪＴ信号の′″０′（て工りトラン
ブートメモリ６５９の各ビット毎のアンド７ｓ＝Ｊ晃３
６４が動作不能と７’Ｚシ、当該チャンネルに関するデ
ータＴＯ８〜Ｔ０４’ｔオール″０′にする。こうして
、新たな押圧鍵の割当てが実行される。

賞、最大値ＭＴｒ〜ＭＴ４と同値のデータＴＯＪ〜Ｔ　
Ｏ４ｋ保有するチャンネルが複数有る場合は、アンド回
路３８６が信号９Ｔ１６によって可能化される８タイム
スロツトの間ＶＣＦ号ＴＣＨがブ数タイムスロットで発
生する。そこで、新たな押圧鍵が覆数チャン坏ルに連続
して割当てられることを防止するため＆Ｕ、　アンド回
路３８６の出力がオア回路３９０を介して遅延フリップ
フロップ同に与えられるようにｔっておシ、１つのタイ
ムスロットでアンド回路３８６０条件が成立したとき該
フリツブフロンブＲＣ，Ｃｌセントし、以後はアンド回
路３８６０条件が成立しないようにしている。従って、
ＫＳ　Ｅ　Ｔ　ｉｔ号は１つのタイムスロットで１朋だ
汀”１＃となシ、断定な押圧鍵は１つのラインネルにの
み割当てられ７已。

アンド回路３８７ζプリニニーキ−万）（＝・ｒＥ〜ｖ
ｔ（ＯＦＩ）の′Ａ理を行なう７ヒののものである。

ブリ二二−キー万フ（ＮＥＷＫＯＦｌ　）の処理とけ、
今まで押圧されていた漣のキーデータＴＤＭが今回の定
歪サイクルで初めて”０＃になったときに行なう処理で
あシ、真の離響とヂャタリングとの区別をするための予
備的な処理でるる。アンド回路３８７には、前述の信号
ＡＳ１．１７Ｔ２４のほかに、千−データＴＤＭ（９〜
）ぞインバータ３９８で皮紐し力偲号、キーコード一致
信号ＫＣＥ　Ｑ、　’：号ＴＣＯ及びフリンブフロツブ
ＲＧＯのｊ力直号が入力さする。キーデータＴＤＭ（９
〜）が“０＃（インバータ３９８の出力信号が”１　＃
）とは現在走貸甲のりび′４ｉされていることもしくは
キースイッチチャリングによって一時的にスイッチオフ
となっていることを示し、ＲＧＯが”１″とはその１が
今まで押圧されていたものでろうかついずれかのチャン
ネルに現在割当てられていることを示しておシ、これら
の条件が成立したとき今まで押圧されていた鍵のキーデ
ータＴＤ　、ＶＩが今回の走査サイクルで初めて”０”
となったことを示す。これがブリニューキーｘ　７　（
Ｎ　６ＷＫＯＦＩ）の検出条件でラフ、この条件が成立
したとき、その鍵が割当てられているチャンネルタイミ
ング（これは信号ＫＣＢＱとＴＣＯによって特定される
）に対応してアンド回路３８７の出力が”１′となる。

アンド回路３８７の出力“１″はオア回路６９９ｔ−介
してカウント信号ＤＣとして加算器３６０に与えられる
。これによシ、それまではオール′０”（ＴＣＯが１”
）でめった当該チャンネルのトランケートｌ＠位データ
Ｔ　Ｏ＋〜Ｔ０４が”０００１″（１０進数の「１」）
となシ、信号ＴＣＩが“１″となる。前述の通）、この
ブリ二二一キーオフ（ＮＥＩｉＶＫＯＦｌ　）の処理に
よってデータＴ　ＯＩ−Ｔ　Ｏ４がｒｌＪ（Ｎｏ進数）
となっただけではまだ真の離鍵とは判断しなＩ／１゜このブリ二二一キーオフ（ＮＥＷＫＯＦＩ）の処理を餐
なった走査サイクルの次の走査サイクルにおける笛該ブ
リ二二−キーオフ処理に係る鍵の走査タイミングをでお
いて前述のフリンブフロツブＲＧ１のセットが行なわれ
る。すなわち、当該鍵が割当てられているチャンネルの
タイミングに対応して信号ＴＣＩが“１＃となシかつ信
号ＫＣＥＱが”１′となるからである。前述の通シ、こ
のフリップフロンブＲＧ１０セットはＡ期間（第２８図
）で行なわれる。その直後のＢ期間におｒて、この７リ
ツプ７０ンブＲＧ１の出力が６１′であること（すなわ
ち前走査サイクルでブリニューキーオフ処理を行なった
こと）を条件に、オールドキー万ン（ＯＬＤＫＯＮ）あ
るいは真のニューキーオフ（ＮＥＷＫＯＦ２）及びキー
オフインクリメント（ＫＯＦＩＮＣ）の処理を行なう。

アンド回路３８５は万一ルドキーオン（ＯＬＤＫ　ＯＮ
　）の処理を行なうためのものである。オールドキーオ
ン（ＯＬＤＫＯＮ）の処理とは、前走量サイクルにおい
てブリニューキーオフ処理されたスのキーデータＴＤＭ
が今回の足貸サイクルでは“１２に復帰した場合に行な
う処理である。すなわち、この万一ルドシーズン（ＯＬ
ＤＫＯＮ）が成立する場合は、前回のキーデータＴ　Ｄ
　ｒｖＩの“υ′−七一スイッチのチャタリングノごよ
る一時的な途切れであったことを意味する。アンド回路
３８５には、前述の信号ＡＳｉ、１７Ｔ２４のほかに、
キーデータＴＤ！（９〜）、キーコード−致信号Ｋｃｚ
ＱＸｓ号ＴＣＩ及びフリップフロップＲＧＩの出力信号
が入力される。キーデータＴＤ　ｘＶｉ（９〜）が”１
′とは現在足置中のりが押圧されていることを示し、Ｒ
ＧＩが“１”とはその漣！ｃｆｉして前走査サイクルで
ブリニューキーオフ処理を行なったことすなわち前走査
サイクルにおいてその蓮のキーデータＴＤＭが初めて１
０′になったことを示しておυ、これらの条件が成立し
たとき前走査サイクルにおけるキーデータＴ　Ｄ　Ｍの
“０＃はチャタリングによる一時的な途切れでめったに
すぎなめこと′５：意味する。これが１〜ルドキー万ン
（ＯＬＤＫＯＮ）の検出条件でメジ、いるチャンネルタ
イミング（これは信号ＫＣＥＱとＴＣＩによって特定さ
れる）に対応してアンド回路６８５の出力が“１″とな
る。

このアンド回路３８５の出力“ｌ”はオア回路６９６を
介してＫＳＥＴ信号として利用される。

オールドキーオン（ＯＬＤＫＯＮ）処理におけるＫＳＥ
Ｔ信号は、新たな割当てのためのものではなく、トラン
ケート順位データＴ　Ｏ１〜Ｔｏ、をブリニューキーオ
フ処理を行なう前の状態１ｃ（っまジオール“０″に）
戻すために利用される。すなわち、ＫＳＥＴ信号を反転
したＫＳＥＴ信号によって当該チャンネルにおけるデー
タＴＯ１〜Ｔｏ４の値”０００１　”がクリアされ、−
ｏｏｏｏ　＝に戻される。キーゴートメモリ３４６では
、ＫＳＥＴ信号によってランチ回路３５４からのキーコ
ードＫＣをロードするが、こユは当該チャンネルにおけ
る古いキーコードＰＫＣと同じでろるため実質的な変化
はない。

アンド回路３８８は真の二二−キ〜オフ（ＮＥ＊ＫＯＦ
２）の処理を行なうためのものである。

アンド回路３８８には、前述の信号Ａｓｉ、１７Ｔ２４
のほかに、キーデータＴＤＭ（９〜）をインバータ３９
８で反転しｆＣ信号、キーコード−故信号ＫＣＥＱ、信
号ＴＣＩ及びフリップフロップＲＧ“１の出力信号が入
力される。キーデータＴＤＭ（９〜）が反転されている
点だけが異なシ、他は前記アンド回路６８５と同じ信号
が入力される。

今まで押圧されていた鍵のキーデータＴＤＭが２走査サ
イクル連続して”０２のときこのアンド回路３８８の条
件が成立し、該鍵が割当てられているチャンネルのタイ
ミングで”１＃が出力される。

このようにキーデータＴＤＭが２走量サイクル硯けて０
″になったとき初めて新たな離λがなされたと判断する
。アンド回路３８８の出力°１′はオア回路３９９を介
して加算器３６Ｃ１：与えられる。これによ）、前走査
サイクルにおけるブリニューキーオフ処理によって”０
Ｏ０１＝とされた当該チャンネルのトランケート順位デ
ータＴＯＩ〜ＴＯ４が更に１カクントアツプされて００
１０　”ｃｉｏｉａの「２」）となる。こうして、トラ
ンケート順位データＴ　Ｏｒ　〜Ｔ　Ｏ４Ｏ１０進＃２
”７２４以上のチャンネルは離鍵状態となっていること
を示してり；ｌ。

アンド回路３８９はキーオフインクリメント（ＫＯＦＩ
ＮＣ）の処理を行なうためのものである。

キーオフインクリメント（ＫＯＦＩＮＣ）とけ、上述の
真の二ニーキーオフ（ＮＥＷＫＯＦ２）の条件が成立し
たときすなわち新たな離鍵が検出されたとき、既に離鍵
状態となっている他のチャンネルのトランケート順位デ
ータＴＯ３〜Ｔｏ、’ｉ夫々１カウントアツプする処理
でおる。アンド回路３８９には、前記アンド回路３８８
と同様に、キーデータＴＤＭ（９〜）の反転信号と７リ
ツプフロツブＲＧ１の出力信号が入力されておシ、新た
な離まが検出されたときすなわち前走査サイクルでブリ
ニューキーオフ処理を行ない（ＲＧｌが”１′）かつ今
回走査サイクルでもキーデータＴＤＭが０″のとき、動
作可能となる。アンド回路３８９には更に信号ＴＣ２−
１５が入力されている。従って、前記アンド回路３８８
が新たな層線を演出したチャンネルのタイミングに対応
して′″１′を出力するのに対して、アンド回路３８９
は新たな着色が検出されたチャンネルとは別の既に：　
ｉ＃、！状態となっているチャンネルのタイミングに対
応して“１′を出力する。アンド回路３８゛９の出力“
１′はオア回路３９９を介してカウント信号ＤＣとして
加算器３６０に与えられる。こうして、既［離鍵状態と
なっているチャンネルのデータＴ　Ｏｔ〜ＴＯ４（１０
進僅の「２」以上の値）が更ンて１カクントアツブされ
る。従って、このキーオフインクリント処理によって、
離鍵状態となっているチャンネルのデータＴ　Ｏｒ〜Ｔ
ｏ４は新たな離鍵（真のニューキーオフＮＥＷＫＯＦ２
）かめる毎に１カウントアンプされることになシ、結局
最も古く離鍵されたチャンネルのデータＴＯ＋〜ＴＯ４
が最大値を示すものとなる。尚、図示は省略したが、電
源投入時に全チャンネルのデータＴ　ＯＩ−Ｔ　Ｏ４を
「２」以上の所定値にプリセットしておく必要がめるの
はいうまでもない。

りＴＯＩ〜ＴＯ４のうち上位３ピントＴＯ２、Ｔ　Ｏ３
、ＴＯ４がオア回路４００［入力されておシ、このオア
回路４θ０からキー１）信号Ｋ　ＯＦが得られる。デー
タＴ　Ｏｒ〜Ｔｏ、の１０道ｉｉｉ！が「２」以上のチ
ャンネル（すなわち離鍵状態となってめるチャンネル）
のタイミングに対応してキーオフ信号Ｋ　ＯＦが一１＃
となる。キーオフ信号ＫＯＦ’が１０″のチャンネルは
押鍵中のチャンネルを示す。

そこでこのキーオフ信号ＫＯＦ’Ｔｈインバータ４０１
で反転してキーオン信号Ｋ　ＯＮ　ｆ作夛、これを８ス
テージ／１ビツトのシフトレジスタから取るキーオンレ
ジスタ３４７を６由させて出力するようにしている。レ
ジスタ６４７から出力されるキーオン信号ＫＯＮｆｉキ
ーコードメモリ３４６から出力されるキーコードＰＫＣ
の時分割チャンネルタイミングに同期しており、押鍵中
のチャンネルで”１′、離ｌさｎたチャンネルで１０２
となる。このキーオフ信号ＫＯＮは某音信号発生部２１
（第２５図の楽音発生回路２１Ｃ）に与えられ、各チャ
ンネルで発生する楽音の発音を別制する。前述のブリニ
ューキーオフ処理（ＮＥＷＫＯＦｌ）の後オールドキー
オン処理（ＯＬ　Ｄ　ＫＯＮ）が行なわれ疋場合すなわ
ちチャタリングがあった場合、キーオフ信号Ｋ　ＯＮは
全く途切れず、従ってチャタリングを除去することがで
きる。

闇、信号ＡＳｉは複音モードのときのイニシャルセンシ
ング信号ＩＳに対応して第４図の単音キーアサイナ１４
Ａから与えられるものでメ夛、イニシャルタッチ検出を
行なう前記的ｌ０ｍ５の待ち時間の間、複音キーアサイ
ナ１４Ｂの割当て動作を禁止するために利用される。第
４図において、フリンブフロンブＡＫＱの出力がアンド
回ｙ＠９１を介して１７回路３４５に与えられると共に
アンド回ｊ！ｒ３４４の出力がオア回路３４５に与えら
れておシ、このオア回路３４５の出力が信号ＡＳｉとし
て第２７図に与えられる。アンド回路３４４にはフリン
ブフロンブＸＫＱの出力及びフリップ７０ンブＭＫ１、
ＭＫ２の出力反転信号が入力さ几ている。前述の「エニ
ーニューキーオン」に相２２ｉ− 当するキーデータＴＤＭが与えられたとき、第１７タイ
ムスロツトでフリンブフロンブＸＫＱの出力が“１″Ｖ
Ｃ二上り、その８タイムスロツト後の第２５タイムスロ
フトでフリンブフロツブＡ　Ｋ　Ｑの出力が”１″に立
上シ、その後約１０ｍ５の間ＡＫＱの“１１が保持され
る。そしてこのＡＫＱの°１′に対応してイニシャルセ
ンシング１Ｈ号ＩＳが１１”となシ、前述のイニシャル
タラｆ検出処理が実行される。イニシャルタッチ検出期
間中は発音を開始せず、その期間終了後に発音開始しな
ければならないことは前述の通）でろシ、そのために信
号Ｉｓに対応する信号ＡＳｉによって複音キーアサイナ
１４Ｂの割当て動作特にアンド回路３８５〜３８９によ
る処理（ＯＬＤＫＯＮ、、ＮＥＷＫＯＮＸＮＥＷＫＯＦ
ｌ、ＮＥＷＫＯＦ２、ＫＯＦＩＮＣ）を禁止するのであ
る。信号ＡＳｉは信号Ｉｓ↓シもアンド回路３４４の出
力の分だけ早く“１″に立上る。これは、信号ＩＳすな
わちフリツブフロンブＡＫＱの出力は第２５タイムスロ
ツトで立上るｔめ、こｆｐｆｆけでは「エニーニュ−キ
ー万ン」検出のときの第１７乃至第２４タイムスロツト
＜纂２ｓ図のＢ期間）をカバーすることができないので
、Ｃの期間でも確実に割当て動Ｆ’Ｆｘｋ票上するため
で［Ｆ］る。すなわち、アンド回路３４４はフリップフ
ロップＡＫＱの−Ｃノド染沖と同じ条件で動作し、該フ
リップフロップＡＫＱの出力が“１′に立上る８タイム
スロツト前の第１７タイムスロツトからその出力が１　
′に立上る。

上述のようＶＣ第２７図の複音キーアサイカ１４Ｂを用
いれば、トランケート装置３４８を利用してキースイッ
チのチャタリング全除去することができるので、押鍵検
出部１２（第２図、第３図）の側に特別のチャタリング
除去回路を設ける必要がたくなシ、回路講灰全簡単化す
ることができる。

冑、上記実施的では、キーデータＴＤＭが１走査サイク
ル（約２１２１３）だけ途切れた場合をチャタリングと
見なし、２足ｉサイクル以上絖けて途切れた名付は着盤
と判断するようにしているが、チャタリングと見なアモ
ーデータＴ　Ｄ　Ｍの途切れ期間は１走査丈イクルに限
らず任意に設定できる。

すなわち、前記プリニューキー万フ（Ｎ　Ｐ２ＷＫＯＦ
ｌ）処理が所定走査サイクル連己して行なわれるように
溝底すればよく、そのためには前記トランケート１位デ
ータＴ　Ｏｒ〜ＴＯ４の値が「１」乃至所定唾のとき前
記信号ＴＣＩｔ発生しかつデータＴ　ＯＩ−Ｔ　Ｏ４の
値が該所定＠！を越えているとき前記信号ＴＣ２−１５
を発生するように溝底すればよい。

伺、押鍵検出部１２は第３図に示すような時分割多重化
キーデータＴＤＭを発生する方式に限らず、如何なる押
鍵検出方式を用いても二い。また、上記実施的では単音
モードと複音モードが選択可能であるが、どちらか一方
のみでらってもよい。

アタックピンチコントロールに鍵タツチ検出信号全利用
する場合、タッチセンサ１０はアナログ出力音生じるも
のに限らずディジタル出力を生じるものを用いてもよい
。また、アタックピンチコントロールに鍵タツチ検出信
号全利用する場合、タッチセンサ１０は必らずしもアフ
タータッチセンサである必要はなく、イニシャルタッチ
検出専用のセンナでらってもよい。また、アタックピン
チの初期深さに限らずアタックピンチのかかる期間（エ
ンベロープレート）′ｔ−イニシャルタッチに応じて制
；回するようにしてもよい。

また、上記実施的ではタンチ七ンサ１１は全鍵共通であ
るが、各鍵毎にもしくは半オクターブろるいはオクター
ブ等所定音域毎に夫々独立にタッチセンサを設けてもよ
い。また、アフタータッチセンサ１１Ａの形状、材質等
は特に限定されず、要するに押鍵持続中においても鍵タ
ッチに応じた出力が得られるものであればよい。例えば
、感圧導電ゴムあるいは圧電素子、半導体圧力センナ、
光学方式を用いたもの、コイル全周いたもの、磁気作用
を用いたもの、等如何なる動作原理にもとづくセンナを
用いてもよい。

「エニーニューキーオン」アルいハ「レカート二二一キ
ーオン」にもとづきアフタータッチセンサ１１Ａの出力
信号のピーク値を所定期間内で検出しこれをホールドす
る場合において、必ずしも厳密なピーク値ホールドを行
なわねばならないわけでけなく、要するに演響者が鍵押
圧当初に霊に与えた力（（ニジャルタッチ）全前記所定
期間内で１的に検出するように連成されていればよい。

マｔ１　イニシマルタンテ支出のための初記所定期間は
実施的では約１０ｍ３（ミ’Ｊ秒）となっているが、発
音開始を遅らせてもさしつかえない程度ならどの程度で
もよい。

上記実施的ではタッチ検出信号（ボリュームＶ３、Ｖ６
、Ｖ８の出力）と他の効果設定信号（ボリュ−ＡＶＩ、
Ｖ２、ｖ４、Ｖ５、Ｖ７（７）出力）トラ共通のＡ／Ｄ
変換部１７でＡ　／　Ｄ変換するようにしているが、タ
ッチ検出信号専用のＡ／Ｄ変換装置を設けてもよい。

第６図のＡ　／　Ｄ変換器１８においては、ボリューム
ｖ１乃至ｖ７に関するＡ／Ｄ変換に関して、データの急
激な変化を防ぐために１サンプリング周期におけるデー
タ変化１は±ＩＫ限定されている。しかし、１サンプリ
ング周期におけるデータ変化量を±Ｎ（Ｎは２以上の所
定ａ）以内に限定する、あるいはデータ変化量を全く限
定しないよう（する、ことも可能である。、後者の場合
、第６図のアップカウント用のアンド回路１４４て遅延
フリップフロップ１４０の出力を入力し、かつアンド回
路１４２．１４４から言号ＴｉＭ２÷３、Ｔ　１　ａｖ
ｆ　１を除去すればよい。また、前者の場合は、上述と
同様にアンド回路１４２．１４４の入力組合せを変更し
た上で、遅延フリンブフロツブ１３７の連結数（シフト
ステージ数）をＮに対応して増加し、その各ステージか
らＴＬＭ信号の遅延信号が出力されている間のみアンド
回路１４２．１４４を動作可能にすればよい。また、タ
ンチ演出口号に応じて音高、音量のみならず音色その池
の楽音要素を制御するようにしてもよいのは勿論でらる
。

第１３図の演算器ＣＵＬ２では演算器ＣＵＬＩで求めた
エンベロープデータＥＮＶＣ到達目標値）を所定ピント
下位シフトし定データΔＥＮＶを変化幅データとして用
いているが、これに限らず、別途適宜の変化幅データ発
生手段で発生したデータを演スに用いるようにしてもよ
い。ま之、演算器ＣＵＬ　１〜ＣＵＬ４更１／！：はＣ
ＵＬ５、ＣＵＬ（Ｓはシリアル演算を行なうものに限ら
ずパラレル演算器を用いてもよい。また実施例では、演
算器ＣＵＬ２で変化幅データ△ＥＮＶの演算を行なうタ
イミングは演算器ＣＵＬ１の最上位ビットのキャリイア
ウド信号の出力タイミングとなっているが、これに限ら
ず、演算器ＣＵＬＬの内容が所定値になったときに演算
器ＣＵＬ２で演算が行なわれるようにしてもよい。その
ためには、例えば演算器ＣＵＬＬの内容が所定値になっ
たことを検出する比較器を設け、この比較器の出力によ
って演算器ＣＵＬ２の演算タイミングを制御すればよい
。また、ラッチ回路２５７のラッチタイミングを変える
ことによっても可能である。

尚、アタックピッチコントロールの態様は上記実施例に
示したようなビブラート型のものに限らずいかなる態様
でもよく、要するに音の出初めでピッチの乱れを実現し
得る態様であればよい。

〔発明の効果〕

以上の通り、この発明によれば、スタッカート演奏操作
が行われたことを検出してアタックピッチ制御を行うよ
うにしたので、演奏操作法に応じてアタックピッチ制御
が自動的に付与できるようになるという効果を奏すると
共に、アタックピッチ制御中はビブラートを禁止し、ア
タックピッチ制御が終了するとビブラートを開始するよ
うにしたことにより、アタックピッチ制御とビブラート
制御という異なるピッチ変調効果の重なりを防ぎつつ、
両効果を１つの演奏音に対して同時的に付与することが
できるようになる、という優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明の構成を示す機能ブロック図、第２図
はこの発明に係わる電子楽器の一実施例を示す全体構成
ブロック図、第３図は第２図の押鍵検出部及びカウンタ
の詳細例を示す回路図、第４図は第２図の単音キーアサ
イナの詳細例を示す回路図、第５図は第２同各部で使用
するタイミング信号の一例を示すタイミングチャート、
第６図は第２図のタッチセンサ、各種効果設定操作子群
、アナログ電圧マルチプレクサ及びＡ／Ｄ変換器の部分
の詳細例を示す回路図、第７図は第２図のＡ／Ｄ変換部
内の制御及び記憶部の詳細例を示す回路図、第８図は第
６図のアフタータッチセンサの出力にもとづきイニシャ
ルタッチ及びアフタータッチの両方を検出することを示
すための信号波形図、第９図は第６図及び第７図の回路
によるアナログ／ディジタル変換のための時分割状態を
示すタイミングチャート、第１０図は第６図のＡ／Ｄ変
換器の通常の（イニシャルタッチ検出時以外のときの）
動作例を示すタイミングチャート、第１１図は第６図及
び第７図におけるイニシャルタッチ検出時の主な信号の
発生状態を示すタイミングチャート、第１２図及び第１
３図及び第１４図は第２図の効果付与回路の詳細例を３
分割して夫々示す回路図、第１５図（ａ）はアタックピ
ッチ及びデイレイビブラート及びノーマルビブラートに
おける変調信号及びそのエンベロープの一例を示す図、
第１５図（ｂ）は第１３図及び第１４図における各種制
御信号の状態を同図（ａ）に対応させて示すタイミング
チャート、第１６図はアタックピッチコントロール開始
時における第１２図乃至第１４図の各種信号状態を示す
タイミングチャート、第１７図は第１３図の演算器にお
けるシリアル演算を説明するためのタイミングチャート
、第１８図は第１２図におけるデイレイビブラートエン
ベロープレートデータの変換処理を説明するためのタイ
ミングチャート、第１９図はデイレイビブラート用の制
御データ設定ボリュームとデイレイビブラート開始時間
データ及びデイレイビブラートエンベロープレートデー
タとの関係並びにこれらのデータによって決定されるデ
イレイビブラート開始時間及びデイレイビブラート期間
との関係を示すグラフ、第２０図（ａ）はアタックピッ
チコントロールにおける変調信号のエンベロープデータ
の変化を３つの異なる初期値に対応して夫々示す図、同
図（ｂ）はデイレイビブラートにおける変調信号のエン
ベロープデータの変化を３つの異なる目標値に対応して
夫々示す図、同図（ｃ）はビブラートにおける変調信号
の変化を２つの異なる深さ（エンベロープ瞬時値）に対
応して夫々示す図、第２１図は第１４図の周波数情報変
換部において単音モードの押圧鍵キーコードを対数形式
の周波数情報に変換する動作を示すタイミングチャート
、第２２図はスラー制御開始時における第１４図の各種
信号状態を示すタイミングチャート、第２３図はスラー
制御を行なったときの周波数情報の変化を例示する図、
第２４図は各種効果の選択状態及び鍵演奏法に応じてこ
の実施例において実現される各種効果の組合せを示す図
、第２５図は第２図の楽音信号発生部の詳細例を特に周
波数情報変更回路に関して示す回路図、第２６図は第２
５図における単音周波数情報の下位ビットと変調信号瞬
時値データとの演算タイミングを示すタイミングチャー
ト、第２７図は第２図の複音のキーアサイナの詳細例を
示す回路図、第２８図は第２７図における各種処理の時
間関係を示すタイミングチャート、である。１０・鍵盤、１１・・・タッチセンサ、ＩＩＡ・アフタ
−タッチセンサ、１２・・・押鍵検出部、１３・・鍵走
査用及び待ち時間設定用及びＡ／Ｄ変換時分割動作制御
用のカウンタ、１４・・・発音割当て回路、１４Ａ・・
・単音キーアサイナ、１４Ｂ・・複音キーアサイナ、２
０・・・アタックピッチ制御用の変調信号発生手段を含
む効果付与回路、２１・・楽音信号発生部、ＣＵＬ２・
・変調信号形成用の演算器、ＣＵＬ３・・エンベロープ
信号形成用の演算器、１７・・・タッチ検出信号をアナ
ログ／ディジタル変換するためのＡ／Ｄ変換部、ＣＯＭ
Ｉ・・・変調信号形成用演算器の加減算切換え制御に関
与する比較器、５６．５７、ＡＫＱ・・・エニーニュー
キーオン検出に関与するアンド回路及び遅延フリップフ
ロップ、７７．７８．ＮＫＱ・・・レガートニューキー
オン検出に関与するアンド回路及び遅延フリップフロッ
プ、ＭＯＮＯ−８Ｗ・・単音モード選択スイッチ。特許出願人　　ヤ　マ　ハ　株式会社

Claims

【特許請求の範囲】発生すべき楽音の音高を指定するための複数の演奏操作
子を具えた音高指定手段と、この音高指定手段で指定された音高を持つ楽音信号を発
生する楽音信号発生手段と、前記音高指定手段における演奏操作子がスタッカート演
奏法によって操作されたことを検出するスタッカート演
奏検出手段と、前記スタッカート演奏検出手段によりスタッカート演奏
法により前記演奏操作子が操作されたことが検出された
とき、音の出始めで前記楽音信号発生手段で発生する楽
音信号のピッチを変調制御するアタックピッチ制御手段
と、前記アタックピッチ制御手段による変調制御が終了した
ことを検出するためのアタックピッチ終了検出手段と、ビブラート効果を選択するビブラート選択手段と、前記ビブラート選択手段によりビブラート効果が選択さ
れているとき、前記アタックピッチ制御手段により変調
制御を行なっている期間中はビブラートを禁止し、前記
アタックピッチ終了検出手段の出力に応じて前記アタッ
クピッチ制御手段による変調制御が終了したときから前
記楽音信号のビブラート制御を行なうビブラート制御手
段とを具えた電子楽器。