JPH0127469B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はラスタ−走査型CRTを用いた文字、
図形（パターン）表示装置のパターン情報を記憶
する映像記憶器の内容の１ビツトもしくは複数の
ビツトで表示パターンの１ドツトを構成している
グラフイツク装置において、描画すべき位置のア
ドレスを演算して求める描画アドレス演算方式に
関する。

コンピユータ端末装置としてラスタ走査型
CRTを用いたグラフイツク表示／描画装置は、
必要とする大容量映像情報記憶器が高度に集積回
路化されるに伴なつて、その価格が低下し、急激
に普及しつつある。グラフイツク表示／描画装置
に内蔵されている映像情報記憶器に映像情報を入
力するには、大別して次の２種の技術がある。

第１は、データ・ベースに基づいて、直線、円
グラフイツク文字等を描画する機能を持つた描画
装置によつて映像情報を創造するものであり、第
２は、テレビ・カメラ等の画像をスキヤナーによ
つて得られるアナログ信号をデイジタル化して情
報を蓄わえるものである。

文字描画を行う装置としては、二点間を直線で
結ぶことによつて文字を形成するようにした一般
にストローク法と呼ばれる方法を採用したもの
と、文字のドツト構成情報を参照しつつ、ドツト
単位の描画を行う方法を採用したものとの２種が
あり、従来より実施されている。

ストローク法は、従来よりダイレクト走査型
CRTを使用したグラフイツク装置において既に
用いられていた方法であり、ラスタ走査型CRT
を使用したグラフイツク装置においても使用され
る場合がある。この場合には、二点間を結ぶ実線
による直線描画の繰返しによつて文字を構成する
ものである。第１図は、ストローク法による文字
描画例であり、図示されている文字“Ａ”を描画
する為に合計６回の実線による直線描画を実行し
なければならない。このストローク法では描画を
線単位で行うため、文字を形成するドツト構成に
細かいアクセントをつけようとすると線描画の回
数が増大し処理が大変である。しかも漢字のよう
に文字外形が大きい場合であつても線の幅を変更
することが困難であるため、良好な文字表示品質
を得ることができない。さらに、文字を座標変化
テーブルという特殊な形態で表現せねばならない
ため設計が煩雑であるなどの欠点を有している。

このようなストローク方式における欠点を除去
する為、線単位描画ではなくドツト単位描画を行
い文字を形成する装置も既に考えられている。ス
トローク方式と異なる点は、１ブロツクの描画を
実行する毎に、文字ドツト構成パターンを参照し
つつ、その内容に従がつて描画を行うことにあ
る。この装置ではストローク方式のような２点間
の実線補間は不要である。

第２図は８×８ドツトで構成される文字“Ａ”
をドツト単位描画法を用いた従来例によつて描画
したときの描画結果、および描画順序の軌跡を矢
印で表記した図である。（Ｉ、Ｊ）＝（１、１）の
描画開始点から点（１、８）までの１ブロツクの
描画は、文字ドツト構成パターンのデータ（この
場合は“00000000”）を逐一参照しながらドツト
単位に８回描画することによつて得られる。この
１ブロツクの描画が終了した後、次に描画すべき
文字ドツト構成パターンをレジスタに再設定
（“10000010”）し、点（２、１）から点（２、８）
までの次のブロツクの描画を行う。この過程を繰
返し、点（８、８）に描画が成された後、８ブロ
ツクの全描画が終了し、文字パターン“Ａ”が表
示される。

第５図は描画される映像メモリのワード・アド
レスと描画実施例における描画データとの関係を
示した図である。通常の文字表示装置ではワード
アドレス単位で映像メモリ・データの変更が行わ
れるが、ドツト単位での描画を実行できる描画装
置では、第５図に示すように描画開始点がワード
アドレス内の任意のビツト位置で良い。そのため
複数のアドレスにまたがる描画も可能である。第
６図は、第５図に示した描画を行うときのドツト
単位描画の順序を示す図であつて、第１ブロツク
の描画はから始まりで終了し、第２ブロツク
の描画は第１ブロツク描画の開始点の直上の点
から描画を開始し、で終了することを表現し
ている。即ち、描画方向は常に同じ方向（左から
右）であつた。

このため、第３図に従来例における特に描画座
標演算、すなわち描画アドレス演算の流れ図を示
すように、描画開始点の横（Ｘ）座標データｘを
レジスタＸ，X′に、縦（Ｙ）座標データｙをレ
ジスタＹ，Y′にそれぞれ格納し、レジスタＸの
内容を１つずつ増加させながら１ブロツク分の各
描画位置のＸアドレスを演算し、文字データを参
照して描画を行ない、そして１ブロツク分の描画
が終了するとレジスタＹ，Y′を１つインクリメ
ントすると共にレジスタX′の内容をレジスタＸ
に転送して次のブロツクの描画アドレスを演算し
ている。

かくして、従来技術によるＸおよびＹ座標アド
レス演算部のハードウエアは第１０図に示すとお
りとなり、Ｘ，X′，ＹおよびY′レジスタ１，２，
３および４を必要とする。CPU５は描画開始点
のアドレスデータｘ，ｙをレジスタ１乃至４にそ
れぞれ転送する。１ブロツク分の描画アドレスは
Ｘレジスタ１の内容を１つずつ増加するインクリ
メンタ６によつて求められ、１ブロツク分の描画
アドレスが求まれば、Ｙレジスタ３の内容がイン
クリメンタ７によつて１つ増加されると共に、
X′レジスタ２の内容がＸレジスタ１に転送され
る。

以上のようにして、描画すべき領域の各描画位
置のＸおよびＹアドレスが算出される。そして、
算出されたＸ，Ｙアドレスに基づき文字データが
第８図に示す手順に従つて描画される。第８図に
おいて、ａは描画すべき文字データの１ブロツク
分の情報を格納するパターンレジスタの内容と描
画が実行される映像メモリの描画アドレスとの関
係を第５図に示した例に適用して示しており、同
図ｂは描画手順に従つて変化する各レジスタの内
容を示している。まず、CPU５（第１０図）は
描画開始点の座標ｘ，ｙをＸ，X′，Ｙ，Y′レジ
スタ１乃至４にそれぞれ転送する。説明の便宜
上、第８図ａでは描画開始点をワードアドレスと
ドツトアドレスとして示しており、ドツトアドレ
スはＸ（X′）レジスタ１（２）の内容の一部で示
され、ワードアドレスはＸ（X′）レジスタ１
（２）の内容の残りの部分とＹ（Y′）レジスタ３
（４）の内容とで示される。次に、CPU５は文字
データの１ブロツク分の情報をパターンレジスタ
（第１０図には示していない）に転送する。第５
図の例では、パターンレジスタの内容は第８図ａ
に示すように“10111110”である。ここで、パタ
ーンレジスタの内容の最下位ビツトはドツトアド
レスの情報と一致していない。そこで、第８図ｂ
に、“第１ドツト”として示すように、パターン
レジスタの内容はドツトアドレスの情報に従つて
レジスタ内で回転され、描画すべきパターンデー
タの最下位ビツトの位置合わせが行なわれる。そ
して、ワードアドレスとドツト・アドレスとによ
つてアドレス付けされた映像メモリに対して、ド
ツト・アドレスが指し示したパターン・レジスタ
内のデータがドツトデータとして選択され書込ま
れる。第１ドツトの描画の後、ドツト・アドレス
はインクリメンタ６でインクリメントされ、映像
メモリのアドレス位置が変更される。これによつ
て、パターン・レジスタの指示位置が変化され新
しい描画データが選択される。８ドツト（１ブロ
ツク）の描画が終了するとＹレジスタ３に格納さ
れていた第１ブロツクの描画開始時のＹ座標値が
インクリメントされ、次の第２ブロツクの最初の
Ｙ座標値を示すデータがY′レジスタ４に転送さ
れる。X′レジスタ２に格納されていた第１ブロ
ツクの描画開始時のＸ座標値はレジスタＸにその
まま転送される。その後、第２ブロツクに対応す
る新しい文字構成ドツト・パターンがパターン・
レジスタに転送され、前述と同様に位置合わせが
行なわれる。以下、上記した動作を繰返す。

以上のとおり、従来ドツト単位描画装置は描画
アドレス演算を実行しているわけであるが、ブロ
ツクの切換でアドレスが変化するという描画アド
レスに不連続部を含んでおり、このため、映像メ
モリのアドレス・レジスタを２系統（すなわちＸ
とX′、ＹとY′）を持つ必要があり、ハードウエ
アサイズが大きくなる。しかも、各レジスタアク
セスのための処理も必要であり処理速度が比較的
遅い。

本発明の目的は、ハードウエアサイズを小さく
しかつ処理速度を高めた描画アドレス演算方式を
提供することにある。

本発明による方式は、描画位置のＸアドレスを
示すデータを格納する第１レジスタと、描画位置
のＹアドレスを示すデータを格納する第２レジス
タと、第１レジスタの内容を１つずつ増加させる
第１手段と、第１レジスタの内容を１つずつ減少
させる第２手段と、第２レジスタの内容を１つず
つ増加もしくは減少させる第３手段と、第１およ
び第２レジスタに描画開始点のＸおよびＹアドレ
スを示すデータをそれぞれ転送する手段を備え、
第１手段によるＸアドレスの増加と第２手段によ
るＸアドレスの減少との切換えを第３手段による
Ｙアドレスの変化毎に行なうことを特徴とする。

以下、本発明の一実施例について図面を参照し
て説明する。

第４図ａは本発明の一実施例の方式による描画
アドレス演算の流れ図である。まず、描画開始点
の横方向アドレスデータｘおよび縦方向アドレス
データｙがＸおよびＹアドレスにそれぞれ転送さ
れる。文字データ参照により１ブロツク分の文字
データ情報がパターンレジスタに転送され、本実
施例はまずＸアドレスの内容を１つずつ増加しな
がら描画位置アドレスを算出し各描画位置に描画
を行なう。１ブロツク分の描画が終了すると、Ｙ
レジスタの内容が１つ増加され、次のブロツクの
文字データ情報の１ドツトデータがＸレジスタの
内容を変化することなく、そのときの内容とＹレ
ジスタの内容とを描画位置アドレスとして描画を
実行する。そして、Ｘアドレスの内容を今度は１
つずつ減少して描画位置アドレスを算出する。以
後、Ｙレジスタの内容が変化するたびに、Ｘアド
レスの内容の変化方向を切換えて各描画アドレス
を算出する。したがつて、従来例では必要であつ
たX′レジスタおよびY′レジスタが不要となり、
かつブロツクが切換るごとのアドレス転送が不要
となる。

かくして、本方式によるハードウエアは、第４
図ｂに示すように、座標アドレス指定用としてＸ
レジスタ８とＹレジスタ９の２個のレジスタでよ
い。ただし、Ｘレジスタ８の内容に対して＋１演
算を行なうインクリメンタ１１と−１演算を行な
うデクリメンタ１２が設けられ、ブロツク切換、
すなわちインクリメンタ１３によつてＹレジスタ
９の内容が１つ変化する毎に上記二つの演算が切
り換わる。Ｘ、Ｙレジスタ８，９への描画開始点
アドレスデータはCPU１０からセツトされる。
さらに詳細に説明すると、第１ブロツクの描画開
始位置座標を示すアドレスデータｘ，ｙはCPU
１０からＸレジスタ８およびＹレジスタ９に夫々
転送される。次に、文字ドツト構成情報を参照
し、ドツト描画を行う。ドツト描画終了後、Ｘレ
ジスタ８の内容を例えばインクリメントする。１
ブロツク描画終了後、次のブロツクの描画を行う
ときには、Ｙレジスタ９の内容をインクリメント
し、Ｘレジスタ８の内容を今度はデクリメントす
る。したがつて、ブロツク切換時のレジスタの操
作としてはＹレジスタ９の内容を変更するだけで
よい。

第７図は、第５図に示した描画例において、そ
のドツト描画の順序を示す図である。第１ブロツ
クの先頭ドツトからインクリメンタ１１による
演算で順々にＸアドレスが算出され、最終ドツト
のアドレス演算終了後、Ｙ＋１→Ｙの演算のみ
がインクリメンタ１３で行なわれる。このとき、
Ｘアドレスは変更されない。したがつて、ドツト
位置の直上のドツトのアドレスが求まり第２
ブロツクの描画アドレス演算が開始する。ドツト
のｘ座標は変化しないはずであり、これを上手
に利用したのが本方式である。以後、最終ドツト
位置までは、各ドツトの描画アドレス演算終了
毎にデクリメンタ１２でＸ−１→Ｘが実行され
る。第３ブロツクの描画が定義されている場合に
は、位置に対する描画アドレス演算が実行され
た後、Ｙ＋１→Ｙの演算が実行され、以後、１ド
ツト描画アドレス演算毎にＸ＋１→Ｘがインクリ
メンタ１１によつて実行される。即ち、１ブロツ
クの描画を周期としてＸ＋１→ＸとＸ−１→Ｘの
演算の選択が成される。このように、本実施例方
式では、一筆書きによる連続的なアドレス演算と
なる。

次に、本方式によつて算出された描画アドレス
を用いて映像メモリに実際に描画するための動作
例を第９図を用いて説明する。まず、CPU１０
は描画開始点のｘ，ｙアドレスをＸおよびＹレジ
スタ８，９にそれぞれ転送する。第８図ａに関連
して述べたように、Ｘレジスタ８の内容の一部お
よびＹレジスタ９の内容によつてワードレジスタ
Ｂが示され、Ｘレジスタ８の内容の残りの部分で
ドツトアドレスが示される。次に、CPU１０は
描画すべき文字データの１ブロツク分の情報をパ
ターンレジスタ（第１０図には示していない）に
設定する。ここで、第８図に示した方式では、パ
ターンレジスタの内容を回転させてその最下位ビ
ツトの位置をドツトアドレスの指示に対応させて
いたが、第９図の描画方式では、ポインタレジス
タ（第１０図には示していない）を設け、第９図
ａに示すように、同レジスタに描画開始ビツト
（本例では最下位ビツト）を指示するポインタデ
ータを設定する。そして、第９図ｂに“第１ドツ
ト”とに示すように、ポインタデータで指し示さ
れるドツトデータを読み出し、同ドツトデータを
ドツトアドレスで示される映像メモリのアドレス
に描画する。Ｘレジスタ８の内容はしかる後にイ
ンクリメンタ１１で１つ増加される。また、ポイ
ンタデータも撞様に１つ増加される。増加された
ポインタデータによつて指し示されるドツトデー
タが読み出され、同データがドツトアドレスで示
される映像メモリのアドレスに描画される。以
後、第１ブロツクの描画が終了するまで同じ処理
が繰り返される。第１ブロツクの描画が終了する
と、第９図ｂに“第９ドツト”として示されるよ
うに、Ｙレジスタ９の内容のみが１つ増加され、
Ｘレジスタ８およびポインタレジスタの内容は変
更されない。そして、パターンレジスタに文字デ
ータの第２ブロツクの情報が設定され、描画が開
始される。第９ドツトの描画終了後、Ｘレジスタ
８およびポインタレジスタの内容は共に１つ減少
させられ、以降の描画が実行される。

以上のとおり、本発明はＹアドレスの内容が変
化する毎にＸアドレスの内容の増加演算および減
少演算を初換えているので、必要とされるハード
ウエアが少なくなり、かつアドレス演算処理スピ
ードが向上される。

さらに、同一ブロツク内のパターンを縦方向ま
たは横方向に拡大して描画を行う場合、１描画方
向に対する描画終了毎に、前記従来例では、同一
のパターンを再設定し、パターンの位置合わせ操
作をせねばならない。従来例では、パターン・レ
ジスタ内データの抽出の為にパターン・レジスタ
のシフト操作を繰返し、描画開始時の原型パター
ンが保存されていないためである。しかし本発明
においては拡大描画時には、同一ブロツク内の描
画であれば、新パターンを再設定する必要も無い
し、パターン内容の位置合わせ操作も全く不要で
ある。同一ブロツク内の描画が終了し、新ブロツ
クの描画に移行するときに新パターンの設定をす
れば良い。

なお、前記した本発明の実施例では、描画アド
レス演算がメモリ・プレーン上の左から右、下か
ら上へ実行される場合を取り上げたが、他の場
合、例えば、右から左、上から下へ描画実行され
る場合などについても同様であることは言うまで
もない。

【図面の簡単な説明】

第１図、第２図は従来の描画方式の模式図、第
３図は従来の方式の流れ図、第４図ａは本発明の
一実施例による描画アドレス演算方式の流れ図、
同図ｂはそのアドレスレジスタ部のハードウエア
ブロツク図、第５図はワード・アドレスレジスタ
内の構成を示すデータ図、第６図は従来のアドレ
ス遷移図、第７図は本発明の一実施例によるアド
レス遷移図、第８図ａおよびｂは夫々従来の方式
によるレジスタ内のデータ図と描画ドツト指定の
ためのデータ遷移図、第９図ａ，ｂは夫々本発明
の一実施例による方式で算出された描画アドレス
に対するレジスタ内のデータ図と描画ドツト指定
のためのデータ遷移図、第１０図は従来のアドレ
スレジスタ部のハードウエアブロツク図である。 １，８…Ｘレジスタ、３，９…Ｙレジスタ、２
…X′レジスタ、４…Y′レジスタ、６，７，１１，
１３…インクリメンタ、１２…デクリメンタ、
５，１０…CPU。

Claims (1)

【特許請求の範囲】
1. １ 描画位置のＸアドレスを示すデータを格納す
   る第１レジスタと、描画位置のＹアドレスを示す
   データを格納する第２レジスタと、前記第１レジ
   スタの内容を１つずつ増加させる第１の手段と、
   前記第１レジスタの内容を１つずつ減少させる第
   ２の手段と、前記第２レジスタの内容を１つずつ
   増加又は減少させる第３の手段と、前記第１およ
   び第２レジスタに描画開始点のＸおよびＹアドレ
   スを示すデータをそれぞれ転送する手段とを備
   え、前記第１の手段による前記第１レジスタの内
   容の増加と前記第２の手段による前記第１レジス
   タの内容の減少との切換えを前記第３の手段によ
   る前記第２レジスタの内容の変化毎に行なうこと
   を特徴とする描画アドレス演算方式。