JPH01266513A - アクティブマトリクス基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、液晶セル内に薄膜トランジスタ（以下ＴＰＴ
）アレイを形成し、ＴＰＴを制御するこ頼性の高いＴＰ
Ｔの構造に関するものである。

〈従来の技術〉 ア 祇クチイブマトリクス基板におけるＴＦＴアレイは第３
図に等価回路で示す如く、行線Ｒ１、Ｒ２゜Ｒ３・・・
が等間隔でほぼ平行に形成され、この行線Ｒ１、Ｒ２，
Ｒ３・・・とほぼ直交して列線Ｃ１、Ｃ２、ｃ３・・が
等間隔でほぼ平行に形成される。行線Ｒ及び列線Ｃの各
交差位置にＴＦＴＩが形成され、該ＴＦＴＩはその位置
においてゲートが行線Ｒに、ソースが列線Ｃに夫々接続
されてなり、行線Ｒ及び列線Ｃによって形成された領域
には該領域をほぼ埋めるよう絵素電極２が形成され、該
絵素電極２は前記ＴＦＴＩのドレインに接続される。行
線Ｒ１，Ｒ２，Ｒ３・・・及び列線Ｃ１，Ｃ２，Ｃ３・
・・の各々１つを選択し、これらに電圧を印加すること
により、選択された行線と列線との交差点にあるＴＦＴ
Ｉがオンとなり、該ＴＦＴ１と接続された絵素が表示さ
れる。このようにして液晶セル内の全ての絵素が選択可
能である。

上述の如く、スイッチング素子としての役割を果たすＴ
ＦＴｌは一般に第４図（ａ）及び（ｂ）に示す構造を有
する。第４図（ａ）は、基板７上に透明導電体薄膜によ
る絵素電極２及びソース電極３が形成され、該絵素電極
２とソース′成極３とに両端を接するアモルファスシリ
コン等の半導体層４が形成され、電極２，３や半導体層
４を形成した基板７上全面に窒化シリコン等のゲート絶
縁膜５が形成され、更に該ゲート絶縁膜５上にゲート電
極６が形成された第１のＴＰＴである。

また第４図（ｂ）では基板７上に遮光用金属層８が形成
され、絶縁膜９が基板７上はぼ全面に被着され、前記絶
縁膜９上に絵素電極２及びソース電極３が形成される。

該ソース電極３は前記絶縁膜９に設けられたスルーホー
ルを介して遮光用金属層８と電気的接続される。前記絵
素電極２とソース電極３とに両端を接する半導体層４が
形成され、電極２，３や半導体層４を形成した基板７上
全面にゲート絶縁膜５が形成され、更に該ゲート絶縁膜
５上にゲー）ＭＥ電極が形成されて第２のＴＰＴをなす
。

〈発明が解決しようとする課題〉 上記従来第１のＴＰＴでは、ソース配線が透明導電体薄
膜のみから構成されているため、何らかの原因で断線が
発生すると直ちに線状欠陥につながるという問題やソー
ス配線が比較的高抵抗であって信号入力時に信号のロス
が多くなりＴＰＴの駆動が安定しないという問題点があ
る。

また、上記第２のＴＰＴではソース配線が２層構造であ
るため、上記第１のＴＰＴに比べて欠陥が発生し難くな
るが、表示の高精細化に伴って配線を微細化すると、全
ての配線を無欠陥で作成することはかなり困難となり、
実用に供しないという問題がある。

〈課題を解決するための手段〉 本発明は上述する問題点を解決するためになされたもの
で、透明絶縁基板と、該基板上に形成され、第１の不透
明金属からなる遮光膜と、少なくとも該遮光膜を覆うよ
う基板上に形成された第１の絶縁層と、該絶縁層上に互
いに離間して形成され、透明導電体薄膜からなるソース
電極及びドレイン電極と、該両電極に両端を接して形成
された半導体層と、少なくとも前記両電極及び半導体層
を覆う第２の絶縁層と、該第２の絶縁層上に設けられ、
第２の不透明金属を含むゲート電極と、を備えた薄膜ト
ランジスタがマトリクス状に配列さ了 れたａクチイブマトリクス基板において、前記第１の絶
縁層、ソース電極、及び第２の絶縁層を順次選択的に除
去して、前記遮光膜に達するよう形成されたスルーホー
ルと、該スルーホール底面の遮光膜から第２の絶縁膜上
に達し、前記遮光膜及びソース電極と電気的に接続され
、不透明金属を含む導体と、を有してなるアクティブマ
トリクス基板を提供するものである。

く作用〉 上述の如く、ソース配線を透明導電体薄膜及び２つの不
透明金属層の三層構造とすることにより、ソース配線の
冗長がなされるため、例え断線が発生しても直ちに欠陥
に結びつくことがなくなり、線幅の細かいソース配線で
あっても高い歩留りにて製造することが可能となる。ま
た、不透明金属層と透明導体薄膜とが電気的に接続され
てソース配線をなすため、ソース配線の抵抗が小さくな
り、信号入力時の信号のロスが軽減される。

〈実施例〉 以下、本発明の一実施例を図面を参照しながら説明する
が、本発明はこれに限定されるものではない。

第１図は本発明の一実施例を示す平面図であり、第２図
（ａ）〜（ｅ）は第１図Ａ−Ａ’断面の製造工程を示す
要部断面図、第２図（ｆ）〜（ｊ）は第１図Ｂ−Ｂ’断
面の製造工程を示す要部断面図である。先ず、第２図（
ａ）、第２図（ｆ）の如く、ガラス等の透明絶縁基板７
上全面にＴａ、Ｍｏ等の第１不透明金属を蒸着し、ホト
リソグラフィ技術を用いてパターニングして第１ソース
配線を兼ねる遮光用金属８を形成する。

次に第２図（ｂ）、第２図（ｇ）の如く、基板７上に第
１絶縁層９及びＩＴＯ等の透明導電体薄膜を順次形成し
、該透明導電体薄膜をホトリソグラフィ技術にてパター
ニングして絵素電極２と第２ソース配線１２とを形成す
る。この時、第１絶縁層９は透明である必要があるため
、５ｉ０２等の絶縁膜を用いるとよい。続いて第２図（
Ｃ）、第２図（ｈ）の如く、前記基板７上にアモルファ
スシリコン等からなる半導体層を形成し、一端が絵素電
極２に接し、他端が第２ソース配線１２に接するようパ
ターニングして、半導体層４を形成する。次に第２図（
ｄ）。

第２図（ｉ）の如くゲート絶縁膜５をなす窒化シリコン
等の第２絶縁層を基板７全面に形成した後、該ゲート絶
縁膜５．第２ソース配線＋２．及び第１絶縁層９をエツ
チングして遮光用金属層（第１ソース配線）８に達する
スルーホール１０を形成スる。最後に第２図（ｅ）、第
２図（ｊ）の如く、基板７にＴａ、Ｍｏ等の第２不透明
金属層を形成し、該金属層をパターニングして半導体層
４上にゲートを極６を、第１ンース配線８及び第２ソー
ス配線１２上に第３ソース配線１１を形成する。この時
前記スルーホール１０内にも金属層が形成されるため、
第３ソース配線１１は第１ソース配線８及び第２ソース
配線１２と接続される。こうして第１図の如きＴＰＴが
完成する。

このようにソース配線を透明導電体薄膜、及び第１、第
２不透明金属層の三重配線構造にするこ了 とにより、ソース配線の冗長がなされ、ｅクチイブマト
リクス基板を高い歩留りで製造できるようになる。また
、不透明金属層と透明導電体薄膜とを接続することによ
りソース配線の抵抗が低くなり、信号のロスを軽減でき
安定してＴＰＴを駆動することができる。更に、不透明
金属層により基板背面からの光がＴＰＴの半導体層に達
するのを防止でき、ＴＰＴのオンオフ比を十分高くする
ことができてコントラストの高い表示を得ることができ
る。

〈発明の効果〉 本発明により、配線の断線がなく、安定した駆動が可能
なＴＰＴを得ることが可能になるため、了 信頼性の高いＴＰＴを備えたａクチイブマトリクス基板
を高歩留りにて製造することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す平面図、第２図（ａ）
〜（ｊ）は本発明の一実施例の製造プロセスを示す要部
断面図、第３図はＴＰＴの等価回路図、第４図（ａ）　
、　（ｂ）は従来例を示す断面図である。 ２：絵素電極、４：半導体層、５：第２絶縁層。 ６：ゲート電極、７：透明絶縁基板、８：第１不透明金
属層（第１ソース配線）、９：第１絶縁層。 １０ニスルーホール、１１：第２不透明金属層（第３ソ
ース配線）、＋２；第２ソース配線。

Claims (1)

1. 【特許請求の範囲】 １、透明絶縁基板と、 該基板上に形成され、第１の不透明金属からなる遮光膜
   と、 少なくとも該遮光膜を覆うよう基板上に形成された第１
   の絶縁層と、 該絶縁層上に互いに離間して形成され、透明導電体薄膜
   からなるソース電極及びドレイン電極と、 該両電極に両端を接して形成された半導体層と、 少なくとも前記両電極及び半導体層を覆う第２の絶縁層
   と、 該第２の絶縁層上に設けられ、第２の不透明金属を含む
   ゲート電極と、を備えた薄膜トランジスタがマトリクス
   状に配列されたアクティブマトリクス基板において、 前記第１の絶縁層、ソース電極、及び第２の絶縁層を順
   次選択的に除去して、前記遮光膜に達するよう形成され
   たスルーホールと、 該スルーホール底面の遮光膜から第２の絶縁膜上に達し
   、前記遮光膜及びソース電極と電気的に接続され、不透
   明金属を含む導体と、を有してなることを特徴とするア
   クティブマトリクス基板。