JPH01264014A - ダイオードスイッチ回路 - Google Patents
ダイオードスイッチ回路Info
- Publication number
- JPH01264014A JPH01264014A JP9283488A JP9283488A JPH01264014A JP H01264014 A JPH01264014 A JP H01264014A JP 9283488 A JP9283488 A JP 9283488A JP 9283488 A JP9283488 A JP 9283488A JP H01264014 A JPH01264014 A JP H01264014A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- capacitor
- resistor
- input terminal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高周波数帯の伝送路などに用いられる、ダイオ
ードスイッチ回路に関する。
ードスイッチ回路に関する。
ダイオードスイッチング回路は伝送路途中などに挿入さ
れ、外部から与えられる制御信号により伝送信号の導通
、遮断の制御が行われる。第６図に示す従来のダイオー
ドスイッチ回路は、信号入力端子１および信号出力端子
２、制御信号入力端子３および４を有している。この制
御信号入力端子３および４は、たとえば伝送信号の監視
装置（図示せず）に接続されており、伝送信号に異常が
認められると、伝送信号を遮断するような制御信号を与
えられる。すなわち、第６図のダイオードスイッチ回路
において、通常は制御信号入力端子３に（＝）、４に（
＋）の極性を有する制御信号が与えられる。このような
制御信号に対し、ダイオード７および８はＯＦＦ、ダイ
オード５がＯＮとなるため、信号入力端子１に入力され
た伝送信号は、直流カット用のコンデンサ１６．ダイオ
ード５およびコンデンサ１７を介して信号出力端子２か
ら出力される。
れ、外部から与えられる制御信号により伝送信号の導通
、遮断の制御が行われる。第６図に示す従来のダイオー
ドスイッチ回路は、信号入力端子１および信号出力端子
２、制御信号入力端子３および４を有している。この制
御信号入力端子３および４は、たとえば伝送信号の監視
装置（図示せず）に接続されており、伝送信号に異常が
認められると、伝送信号を遮断するような制御信号を与
えられる。すなわち、第６図のダイオードスイッチ回路
において、通常は制御信号入力端子３に（＝）、４に（
＋）の極性を有する制御信号が与えられる。このような
制御信号に対し、ダイオード７および８はＯＦＦ、ダイ
オード５がＯＮとなるため、信号入力端子１に入力され
た伝送信号は、直流カット用のコンデンサ１６．ダイオ
ード５およびコンデンサ１７を介して信号出力端子２か
ら出力される。
一方、伝送信号に異常があった場合、監視装置からの制
御信号の極性が反転し、制御信号入力端子３には（＋）
の、端子４には（−）の極性を有する制御信号が与えら
れる。そのためダイオード７および８は○Ｎ、ダイオー
ド５はＯＦＦとなり、伝送信号はダイオード５で遮断さ
れる。また、各ダイオード５，７および８に並列接続さ
れた抵抗１０．１２および１４は十分値の大きいものを
使用しているため、抵抗１０を通って信号出力端子２か
ら出力される伝送信号はほとんどない。
御信号の極性が反転し、制御信号入力端子３には（＋）
の、端子４には（−）の極性を有する制御信号が与えら
れる。そのためダイオード７および８は○Ｎ、ダイオー
ド５はＯＦＦとなり、伝送信号はダイオード５で遮断さ
れる。また、各ダイオード５，７および８に並列接続さ
れた抵抗１０．１２および１４は十分値の大きいものを
使用しているため、抵抗１０を通って信号出力端子２か
ら出力される伝送信号はほとんどない。
このようなダイオードスイッチ回路において、スイッチ
がＯＦＦ （ダイオード５が０ＦＦ）の時、第６図のダ
イオードスイッチ回路は等価的に第７図の様に書くこと
ができる。上述したように抵抗１０は十分大きい値を有
しているので、信号入力端子１から見たインピーダンス
はショートとなり、インピーダンスの整合を取ることが
不可能となる。
がＯＦＦ （ダイオード５が０ＦＦ）の時、第６図のダ
イオードスイッチ回路は等価的に第７図の様に書くこと
ができる。上述したように抵抗１０は十分大きい値を有
しているので、信号入力端子１から見たインピーダンス
はショートとなり、インピーダンスの整合を取ることが
不可能となる。
そのため、このダイオードスイッチ回路を定インピーダ
ンス回路で使用すると、インピーダンス不整合により信
号の反射が起きるという問題があった。
ンス回路で使用すると、インピーダンス不整合により信
号の反射が起きるという問題があった。
本発明の目的は、上記の問題点を解決した、スイッチＯ
ＦＦ時にもインピーダンス整合をとることが可能なダイ
オードスイッチ回路を提供することにある。
ＦＦ時にもインピーダンス整合をとることが可能なダイ
オードスイッチ回路を提供することにある。
そのため、本発明では従来インピーダンス的にショート
となっていた線路にインピーダンス整合用の抵抗を設け
ることにより、上記目的を達成している。
となっていた線路にインピーダンス整合用の抵抗を設け
ることにより、上記目的を達成している。
次に、本発明について図面を参照して説明する。
第１図は、本発明の第１の実施例を示す回路図である。
第１図において、本発明のダイオードスイッチ回路は、
第６図に示した従来回路の制御信号入力端子３とダイオ
ード７の間にインピーダンス整合用の抵抗１３を直列に
挿入したことを特徴としている。このため、制御信号入
力端子３に（±）、端子４に（−）の極性を有する制御
信号が印加されてダイオード５がＯＦＦになった時の第
１図の等価回路は第２図の様になり、データ入力端子１
から見たインピーダンスは抵抗１３で終端され、この抵
抗１３の値により、インピーダンス整合を行うことが可
能となる。
第６図に示した従来回路の制御信号入力端子３とダイオ
ード７の間にインピーダンス整合用の抵抗１３を直列に
挿入したことを特徴としている。このため、制御信号入
力端子３に（±）、端子４に（−）の極性を有する制御
信号が印加されてダイオード５がＯＦＦになった時の第
１図の等価回路は第２図の様になり、データ入力端子１
から見たインピーダンスは抵抗１３で終端され、この抵
抗１３の値により、インピーダンス整合を行うことが可
能となる。
前述した通り、ダイオードスイッチ回路は制御信号によ
り伝送信号の導通、遮断を行うことを目的とした回路だ
が、第１図に示した回路において、ダイオード５がＯＦ
Ｆの場合でも、抵抗１０およびコンデンサ１７を通り、
信号出力端子２から伝送信号がわずかながら出力されて
しまう。この、スイッチＯＦＦ時の出力を減少させた、
本発明の第２実施例を第３図に示す。
り伝送信号の導通、遮断を行うことを目的とした回路だ
が、第１図に示した回路において、ダイオード５がＯＦ
Ｆの場合でも、抵抗１０およびコンデンサ１７を通り、
信号出力端子２から伝送信号がわずかながら出力されて
しまう。この、スイッチＯＦＦ時の出力を減少させた、
本発明の第２実施例を第３図に示す。
第３図に示す本発明の第２実施例は、第１図に示した第
１実施例の回路において、スイッチＯＦＦ時に出力され
た信号を減衰する手段を付加したものである。この手段
は、ダイオードと抵抗の並列回路２つと、１つのコンデ
ンサとから構成されている。２つの並列回路のうち、ダ
イオード６および抵抗１１からなる第１の並列回路は、
第１図におけるダイオード５と抵抗１０の並列回路と、
第２のコンデンサ１７との接続点に、ダイオードの同極
性電極（７ノードと７ノード、又はカソードとカソード
）を接続する形で接続される。また、ダイオード９から
なるもう一つの並列回路は、第１の並列回路と第２のコ
ンデンサ１７との接続点に、ダイオードの同極性電極を
接続する形で接続されている。コンデンサ２０はその一
端を第２の並列回路に、他端を接地されている。さらに
コンデンサ２０と第２の並列回路の接続点は、制御信号
入力端子３に接続されている。
１実施例の回路において、スイッチＯＦＦ時に出力され
た信号を減衰する手段を付加したものである。この手段
は、ダイオードと抵抗の並列回路２つと、１つのコンデ
ンサとから構成されている。２つの並列回路のうち、ダ
イオード６および抵抗１１からなる第１の並列回路は、
第１図におけるダイオード５と抵抗１０の並列回路と、
第２のコンデンサ１７との接続点に、ダイオードの同極
性電極（７ノードと７ノード、又はカソードとカソード
）を接続する形で接続される。また、ダイオード９から
なるもう一つの並列回路は、第１の並列回路と第２のコ
ンデンサ１７との接続点に、ダイオードの同極性電極を
接続する形で接続されている。コンデンサ２０はその一
端を第２の並列回路に、他端を接地されている。さらに
コンデンサ２０と第２の並列回路の接続点は、制御信号
入力端子３に接続されている。
第３図の回路において、制御信号入力端子３に（−）の
、４に（＋）の電位を有する制御信号が与えられると、
ダイオード７〜９はＯＦＦ、ダイオード５および６はＯ
Ｎとなり、伝送データはデータ入力端子１からデータ出
力端子２へ伝わる。
、４に（＋）の電位を有する制御信号が与えられると、
ダイオード７〜９はＯＦＦ、ダイオード５および６はＯ
Ｎとなり、伝送データはデータ入力端子１からデータ出
力端子２へ伝わる。
制御信号の極性が反転すると、ダイオード５および６は
ＯＦＦ、ダイオード７〜９はＯＮとなる。
ＯＦＦ、ダイオード７〜９はＯＮとなる。
この時、データ入力端子ｌから入力されたデータは、ダ
イオード５で遮断される。しかし抵抗１０を介して出力
される信号はＯＮのダイオード８を通りアースされるか
、ダイオード６および抵抗１１で遮断されるため、信号
出力端子２から出力される信号はさらに減少する。第３
図に示したダイオードスイッチ回路がＯＦＦの場合の等
価回路を、第４図に示す。第５図は本発明の第３の実施
例を示す回路図である。今まで説明したきた第１および
第２の実施例において、抵抗１２はダイオード７および
抵抗１３に並列接続されているが、抵抗１２はダイオー
ド７がＯＦＦの時の電流回避用の抵抗であり、その値は
非常に大きいものであるから、その接続をダイオード７
のみに並列となるように接続しても、本発明の本質には
変わりがないことは明らかである。
イオード５で遮断される。しかし抵抗１０を介して出力
される信号はＯＮのダイオード８を通りアースされるか
、ダイオード６および抵抗１１で遮断されるため、信号
出力端子２から出力される信号はさらに減少する。第３
図に示したダイオードスイッチ回路がＯＦＦの場合の等
価回路を、第４図に示す。第５図は本発明の第３の実施
例を示す回路図である。今まで説明したきた第１および
第２の実施例において、抵抗１２はダイオード７および
抵抗１３に並列接続されているが、抵抗１２はダイオー
ド７がＯＦＦの時の電流回避用の抵抗であり、その値は
非常に大きいものであるから、その接続をダイオード７
のみに並列となるように接続しても、本発明の本質には
変わりがないことは明らかである。
また、全ての実施例において、全てのダイオードの極性
を反転し、同時に制御電流の極性を反転しても、やはり
本発明には何ら変わりはない。
を反転し、同時に制御電流の極性を反転しても、やはり
本発明には何ら変わりはない。
以上説明したように本発明は、ダイオードスイッチ回路
において、データ入力用端子と制御信号入力端子とを結
ぶ線路に、インピーダンス整合用の抵抗を設けることに
より、スイッチＯＦＦの状態でもインピーダンスの整合
を行なうことが可能となる利点がある。
において、データ入力用端子と制御信号入力端子とを結
ぶ線路に、インピーダンス整合用の抵抗を設けることに
より、スイッチＯＦＦの状態でもインピーダンスの整合
を行なうことが可能となる利点がある。
第１図は本発明の第１の実施例を示す回路図、第２図は
第１図のダイオードスイッチ回路がＯＦＦの時の等価回
路図、第３図は本発明の第２の実施例を示す回路図、第
４図は第３図のダイオードスイッチ回路がＯＦＦの時の
等価回路図、第５図は本発明の第３の実施例を示す回路
図、第６図は従来のダイオードスイッチ回路の回路図、
第７図は第６図のダイオードスイッチ回路がＯＦＦの時
の等価回路図をそれぞれ示す。 第１図〜第７図において、 １・・・・・・信号入力端子、２・・・・・・信号出力
端子、３．４・・・・・・制御信号入力端子、５〜９・
・・・・・ダイオード、１０〜１５・・・・・・抵抗、
１６〜２０・・・・・・コンデンサ。 代理人 弁理士 内 原 音 Ｎ ゛慢 五ｑ回
第１図のダイオードスイッチ回路がＯＦＦの時の等価回
路図、第３図は本発明の第２の実施例を示す回路図、第
４図は第３図のダイオードスイッチ回路がＯＦＦの時の
等価回路図、第５図は本発明の第３の実施例を示す回路
図、第６図は従来のダイオードスイッチ回路の回路図、
第７図は第６図のダイオードスイッチ回路がＯＦＦの時
の等価回路図をそれぞれ示す。 第１図〜第７図において、 １・・・・・・信号入力端子、２・・・・・・信号出力
端子、３．４・・・・・・制御信号入力端子、５〜９・
・・・・・ダイオード、１０〜１５・・・・・・抵抗、
１６〜２０・・・・・・コンデンサ。 代理人 弁理士 内 原 音 Ｎ ゛慢 五ｑ回
Claims (1)
- 【特許請求の範囲】 １、伝送路からの信号を受ける信号入力端子と、一端を
この信号入力端子に接続された第１のコンデンサと、 この第１のコンデンサの他端に接続された第１のダイオ
ードと、この第１のダイオードに並列接続された第１の
抵抗とからなる第１の並列回路と、 この第１の並列回路に一端が接続された第２のコンデン
サと、 この第２のコンデンサの他端に接続された信号出力端子
と、 前記第１のコンデンサと前記第１の並列回路との接続点
に、前記第１のダイオードの電極と同一種類の電極が接
続された第２のダイオードと、 この第２のダイオードの残りの電極に一端が接続された
第２の抵抗と、 この第２の抵抗の他端に一端が接続され、他端が接地さ
れた第３のコンデンサと、 この第３のコンデンサと前記第２の抵抗の接続点に設け
られた第１の制御信号入力端子と、前記第２のダイオー
ドがＯＦＦの場合、電流をバイパスする手段と、前記第
１の並列回路と前記第２のコンデンサとの接続点に、前
記第１のダイオードの電極と同一種類の電極が接続され
た第３のダイオードと、この第３のダイオードに並列接
続された第３の抵抗からなる第２の並列回路と、 この第２の並列回路に一端が接続され、他端が接地され
た第４のコンデンサと、 この第４のコンデンサと前記第２の並列回路との接続点
に設けられた、第２の制御信号入力端子とから構成され
たことを特徴とするダイオードスイッチ回路。 ２、前記電流をバイパスする手段が、前記第２のダイオ
ードに並列接続された抵抗であることを特徴とする特許
請求の範囲第１項記載のダイオードスイッチ回路。 ３、前記電流をバイパスする手段が、前記第２のダイオ
ードおよび前記第２の抵抗に並列接続された抵抗である
ことを特徴とする特許請求の範囲第１項記載のダイオー
ドスイッチ回路。 ４、前記第１の並列回路と前記第２のコンデンサとの間
に配置され前記第１のダイオードの電極と同一種類の電
極が接続された第４のダイオードと、この第４のダイオ
ードに並列接続された第４の抵抗からなる第３の並列回
路と、 この第３の並列回路と前記第２のコンデンサとの接続点
に、前記第４のダイオードの電極と同一種類の電極が接
続された第５のダイオードと、この第５のダイオードに
並列接続された第５の抵抗とからなる第４の並列回路と
、 この第４の並列回路に一端が接続され、他端が接地され
た第５のコンデンサと、 この第５のコンデンサと前記第４の並列回路との接続点
と、前記第１の制御信号入力端子とを接続する手段を有
することを特徴とする特許請求の範囲第１項記載のダイ
オードスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283488A JPH01264014A (ja) | 1988-04-14 | 1988-04-14 | ダイオードスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283488A JPH01264014A (ja) | 1988-04-14 | 1988-04-14 | ダイオードスイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01264014A true JPH01264014A (ja) | 1989-10-20 |
Family
ID=14065458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9283488A Pending JPH01264014A (ja) | 1988-04-14 | 1988-04-14 | ダイオードスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01264014A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02117219A (ja) * | 1988-10-27 | 1990-05-01 | Nec Corp | ダイオードスイッチ回路 |
| US5100989A (en) * | 1987-09-04 | 1992-03-31 | Hoechst Aktiengesellschaft | Resin acid esters based on novolak oxyalkylates, their preparation and their use |
| US5159297A (en) * | 1990-05-31 | 1992-10-27 | Fujitsu Limited | Switching circuit having constant impedance regardless switching operation thereof |
-
1988
- 1988-04-14 JP JP9283488A patent/JPH01264014A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5100989A (en) * | 1987-09-04 | 1992-03-31 | Hoechst Aktiengesellschaft | Resin acid esters based on novolak oxyalkylates, their preparation and their use |
| JPH02117219A (ja) * | 1988-10-27 | 1990-05-01 | Nec Corp | ダイオードスイッチ回路 |
| US5159297A (en) * | 1990-05-31 | 1992-10-27 | Fujitsu Limited | Switching circuit having constant impedance regardless switching operation thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0547814B1 (en) | Balanced line driver for local area networks or the like | |
| JPH0226883B2 (ja) | ||
| EP0114320B1 (en) | Voltage offset producing circuit for use with a line receiver or the like | |
| EP0095774A2 (en) | A switching circuit operable as an amplifier and a muting circuit | |
| JPH01264014A (ja) | ダイオードスイッチ回路 | |
| JP2702199B2 (ja) | ダイオードスイッチ回路 | |
| US4459493A (en) | Absolute magnitude circuit | |
| JP2659204B2 (ja) | ダイオードスイッチ回路 | |
| JPS63316920A (ja) | ダイオ−ドスイツチ | |
| JPH0591038U (ja) | 入力回路 | |
| JPH0218591Y2 (ja) | ||
| JPH02117219A (ja) | ダイオードスイッチ回路 | |
| JPH02168717A (ja) | ダイオードスイッチ回路 | |
| JP2594556B2 (ja) | ダイオードスイツチ回路 | |
| JPS623932Y2 (ja) | ||
| JPH02168716A (ja) | ダイオードスイッチ回路 | |
| JPH05207032A (ja) | 通信システム | |
| JPS63194413A (ja) | パルス信号送出回路 | |
| JPS60229524A (ja) | 双方向映像信号切換回路 | |
| JPH0132430Y2 (ja) | ||
| JPH01162939U (ja) | ||
| JPH04346513A (ja) | 高周波スイッチ | |
| JPH0554730B2 (ja) | ||
| JPH0654886B2 (ja) | 線路特性測定方法 | |
| JPS62219814A (ja) | スイツチング回路 |