JPH01255945A - 仮想計算機におけるアドレス変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は仮想計算機システムにおけるアドレス変換装置
に係り、特にアドレス変換ＯＦＦモードで走行する仮想
計算機が多数走行する場合に好適なアドレス変換バッフ
ァの制御に関する。

〔従来の技術〕

仮想計昇磯システムとは、実計真機金時分割に１史用し
、各タイムスロットにおいて仮想のノ・−ドウニア情報
を設定することＫより、１台の実計算機が各タイムスロ
ットごとに、あたかも別々の訂與機のごとく動作するも
のである。仮想計算機の使用する主記憶装置は、実計ｎ
機全宙埋し仮想計算機システム？実現しているプログラ
ム（以下ホストと呼ぶうによって作り出された仮想記憶
上に存在する。そこで仮想計鼻機上で走行しているプロ
グラム（以下ゲストと呼ぶ〕による主記憶のアクセスは
、それが仮想アドレスによる場合でも、夷アドレスによ
る場合でもホストによるアドレス変換が必要であり、ア
ドレス変換バッファ（以下ＴＬＢと呼ぶ）Ｋ登録する必
要がある。この棟の装置として関連するものには、特公
昭６１−２２８２５号公報に示される技術が挙げられる
。

前記従来技術では、ＴＬＢ上にホストの為の二ン）　Ｉ
Ｊと現在走行中のゲストの為のエントリの２樵類のエン
トリヲ保持しているが、特公昭５８−８０７３号公報に
よれは、ＴＬＢのフィールド金拡張し、ホスト及び？Ｊ
ｉのゲストに識別する為の仮想計Ｊ４．機織別子（ＶＭ
識別子）を設ける方法が示されている。この方法によれ
ば、ＴＬＢ上にはホスト及び複数のゲストの為のエント
リが同時に存在することが可能となり、ＴＬＢが有効に
利用できる。そのため、論理アドレスがＴＬＢに登録さ
れている確率が高く、性能が同上する。

ま九特公昭５７−２３３４７号公報によれば、多重仮想
記憶方式を実現するためにＴＬＢのフィールドに全開識
別子とＶＭ識別子相等の領域識別子を備え、ホスト及び
複数のゲストのそれぞれのアドレス空間を職別可能とす
る装置が示されている。

〔発明が解決しようとする課題〕

上記従来技術は、同時に走行するゲストの数がＶＭ識別
子により識別可能な数よりも少ないことが前提であり、
それ以上のゲストが同時に走行した場合、ＴＬＢのパー
ジ処理が必要となり、上記従来技術の有効性が失なわれ
てしまう。それを防ぐには、充分なビットｅｊ、を７Ｍ
識別子に割り当てれば良いが、ＶＭ識別子はＴＬＢの連
想記憶機能のキ一部分に当たり、ビット数を増加させる
ことはハードウェアコスト全増大させる。

本発明の目的は、ＴＬＢの構成を変更せず釦、多数のゲ
ストの為のエントリ’ｔＴＬＢ上に保持することＫある
。

〔課題全解決するための手段〕

一般に仮想計算機システムでは、端末１台当たり１台の
ゲス１１−用意する会話型処理用システムと、パッチ処
理やオンライン処理を行なう従来型システムの２種類ゲ
ストが走行することが多い。

前者の会話型処理用システムは、端末の台数だけゲスト
が同時走行し、ゲストの台数は数百台に達するが、後者
の従来型システムは、ゲストの台数は、多くても数台で
ある。ま几前者の会話型処理用システムのゲストは、オ
ーバーヘッドを小さくするためアドレス変換を行なわな
いモードで走行するゲストである（以下ＤＡＴＯＦＦゲ
ストと呼ぶ）。

これらの墨英盆利用し本発明では、ＤＡＴＯＦＦゲスト
のグループには、ひとつだけＶＭＩＤ（ｉ−割り当て、
そのグループ内でのゲストの識別にはＴＬＢの壁間識別
フィールドを用いることとする。

〔作用〕

通常のゲストの場合は、ＴＬＢの７Ｍ識別子フィールド
に格納された７Ｍ識別子と走行中のゲストのＶＭ戚別子
を比較する。

ＤＡＴＯＦＦゲストの場合は、ＴＬＢの全問識別子フィ
ールドに格納された制御ブロックアドレスと走行中のゲ
ストの制御ブロックアドレス’ｔｌｔ較する。この場合
において、ＴＬＢの７Ｍ識別子フィールドには、各ＤＡ
ＴＯＦＦゲス）Ｋ共２ａの値が格納されている。

このように、ＤＡＴＯＦ　Ｆゲストの場合は、臣間識別
子フィールドを用いて、ゲストの識別を行なうため、よ
り多くのゲストが識別が可能となる。

〔実施例〕

以下、本発明の一部り例を図面を用いて説明する。第１
図はＴＬＢｉの一双判定回路を示している。

ＴＬＢｌの各エントリは、絶対アドレスを格納する絶対
アドレスフィールド（ＰＡ）２、エントリの有効性を示
す登録術フラグ（Ｖ）３、論理アドレスを格納する調理
アドレスフィールド（ＬＡ）４、ＶＭ識別子を格納する
ＶＭ識別子フィールド（ＶＭＩＤ）５、臣間識別子全格
納する歪量識別子フィールド（ＳＴＯ）６、主記憶の共
通領域か否かを示すコモンセグメントフィールド（Ｃ）
　７および、実アドレスか仮想アドレスのエントリかを
示す実エントリフラグ（Ｒ）８ｔ−含んでいる、エント
リの各フィールドはアドレス変換があった時に登録され
る。

笑アクセス要求７ラグ９は、アクセス要求が突アドレス
でされている場合Ｋ　＃　１　＃、仮想アドレスでされ
ている場合にＩＱＩとなる。

ＥＸ−ＯＲゲート１７は、笑エントリフラグ８と実アク
セス要素フラグ９の内容を比較し、等しい場合に１１′
を出力する。

仝間疏別子レジスタ１０は、通常セグメントチルプルの
先頭アドレス（ＳＴＯ）が設定されるが、ゲストの制御
ブロックアドレスが設定されることもある。これらの場
合分けは後述する。尚、制御ブロックアドレスは、各ゲ
ストにひとつだけ存在するもので、このアドレスが異な
れは異なったゲストラ示す。そのゲストが存在している
間は、アドレスが変化することはないようにホストによ
り・Ｕ埋されている。

ＳＴＯ比較回路１８は、歪量隙別子フィールド６と空間
識別子レジスタ１０の内容を比較し、一致したＭｊ盆に
１１′を出力する。

７Ｍ識別レジスタ１２には、ホストが走行している時に
は１０′が設定される。ここにおいて、ホストはＶＭｍ
別子が１０′として扱うこととじている。又、ＤＡＴＯ
ＦＦゲストが走行している時には、′１′が設定される
。他のゲストの場合は１０′か１１′以外の値であって
、各ゲストに唯一定められ比値が設定される。

ＶＭＩ　Ｄ比較回路１９は、ＶＭ識別フィールド５とＶ
　Ｍ　６１別子レジスタ１２の内容を比較し、一致した
場合に１１′を出力する。

ＬＡ比較回路２０は、論理アドレスフィールド４とアク
セス要求アドレスレジスタ１３の一部の内容を比較し、
一致し７ＣｊＪｌ）合に１１′を出力する。

ＤＡＴＯＦＦゲストフラグ１１は、ＤＡＴＯＦＦゲスト
走行中には１１１に、足され、その他の［有］合は１０
′に設定される。

アンドゲート２１は、実アクセス要求フラグ９とＤＡ　
Ｔ　ＯＦＦゲストフラグ１１の内容が夫々１１′と１０
′の場合のみ出力を１１′とする。

アンドゲート２２は、実アクセス要求フラグ９とＤＡＴ
ＯＦＦゲストフラグ１１の内容が夫々１０′と′１′の
場合のみ出力を１１′とする。この出力は、ゲストモー
ド変化信号となり、後に第４図を使って説明する。

オアゲート２５は、コモンセグメントフラグ７、ＳＴＯ
比較回路１８およびアンドゲート２１のいずれかの出力
が１１′の時、出力を１１′とする。

アンドゲート２４は、ＥＸ−ＯＲゲート１７、オアゲー
ト２３、ＶＭＩＤ比較回路１９およびＬＡ比較回路２０
の全出力が　１　となった時、１１′を出力する。この
出力がＴＬＢ一致（ｇ号１４となり、ＴＬＢ出力セレク
タ１５ヲ介し、絶対アドレスフィールド２の内容を出力
する。

以下、第１図に示す回路の動作について説明する。同動
作には、ホストのモード、通笥のゲストのモードおよび
ＤＡＴＯＦＦゲストのモードの６ｍあり、ｊ輿番に説明
することとする。

（１）　　ホストのモード まずホスト走行中の動作を説明する。上記１；よアクセ
ス要求が発行されると、＠埋アドレスに対応し７′ｃＴ
ＬＩ３エン）　ＩＪがいくつか読み出され一致の判定が
行なわれる。この時、夷アクセス要求フラグ９は、その
アクセス要求が笑アドレスである時１であり、仮想アド
レスの時　０となる。ＤＡＴＯＦＦゲストフラグ１１は
、ホスト走行中であるので１０′である。また、ホスト
の主記憶アクセスは、ＶＭＩＤが１０′として扱かわれ
る為、ＶＭ識別子レジスタ１２は１０′となる。全開識
別子レジスタ１０には、セグメントテーブルの先頭アド
レスが設定されている。

（１）−α　ホストが仮想アドレスを発行した場合この
場合、夫アドレス要求フラグ９には１０′が設定される
。９間識別子レジスタ１０、ＤＡＴＯＦＦゲストフラグ
１１およびＶＭｉ別子レジスタ１２、アクセス要求アド
レスレジスタ１３には第２図又は第３図で後で説明する
値が設定される。以下他のモードについても同じである
。

ここにおいて、コモンセグメントフラグ７が１０′であ
る場合、アンドゲート２１の出力が′０′なのでオアゲ
ート２３の出力が１１′になるか否かは、ＳＴＯ比較回
路１８の比較結果に依存スる。もし、９間識別子レジス
タ１０と空間識別子フィールド６の内容が一致しない場
合は、オアゲート２３の出力は　０　となり、もはやア
ンドゲート２４からＴＬＢ一致信号を得ることはできな
い。

＋１）　−ｂ　　ホストが実アドレス全発行した場合一
方、ホストが笑アドレスの要求を発行した時には、実ア
クセス要求フラグ９が′１′となり、ＤＡＴＯＦＦゲス
トレジスタ１１の出力は１０′なので、ＡＮＤゲート２
１の出力は１となり、ＳＴＯ比較回路１８の出力に無関
係にＯＲゲート２３の出力は１となる。この為、アンド
ゲート２４の他の入力が１１′であれば、ＳＴＯ比較回
路１８の比較結果とは無関係にＴＬＢの一致が判定され
る。

上記＋１）−αおよび＋１）　−ｂいずれの場合におい
て、要求アドレスがＴＬＢに登録されていない場合、ア
ドレス変換処理が行なわれ、結果がＴＬＢＫ登録される
。その時の各フィールドの値は、絶対アドレスフィール
ド２にはアドレス変換により得られた絶対アドレスが、
登録済フラグ３には１が、ｗｉ埋アドレスフィールド４
にはアクセス要求アドレス１３の一部が、ＶＭ識別子フ
ィールド５にはＶ　Ｍ　Ｒ刷子レジスタ１２のイ勧；、
空間識別子フィールド６には壁間識別レジスタ１０の値
が、コモンセグメントフラグ７にはアドレス変換中に得
られｔセグメントテーブルエントリ上のコモンビットの
値が、実エントリフラグ８には実アクセス要求フラグ９
の値が、夫々設定される。

（２）進゛ｇのゲストのモード 次に、逍゛店のゲストつまりゲストでのアドレスｆ換が
行なわれる場合の動作を説明する。この時は、ＤＡＴＯ
ＦＦゲストフラグ１１は上記場合と同様０であるが、７
Ｍ識別子レジスタ１２には、０または１以外である現在
走行中のゲスト２示す併号（ＶＮｉ識別子）が設定され
ている。

この７Ｍ識別子は、図示されていないＶＭＩＤスタック
と呼ばれる記憶装置によって管理さレル。ＶＭＩＤスタ
ックは、ゲストの制御ブロックアドレスから、ゲスト２
示すｖＭ跪別子を索引することのできる記憶装置でるり
、ゲスト起動時に適切な７Ｍ識別子を得るために用いら
れる。

この時のＴＬＢ索引動作は前記ホストによるアクセス要
求の場合と同様であり、ＶＭ識別子の一致により該当ゲ
ストのＴＬＢエントリだけが一致する。

（３１Ｄ　Ａ　Ｔ　ＯＦ　Ｆゲストのモード次に、ＤＡ
ＴＯＦＦゲスト走行中の動作全説明する。この時はＤＡ
ＴＯＦＦゲストフラグ１１は１１′で、■Ｍ識別子レジ
スタ１２には１１Ｎが、壁間識別子レジスタ１０には、
ゲストの制御ブロックアドレスが設定される。

このゲストはアドレス変換をしない定め、空間は実アド
レス全問がひとつ存在するだけであり、ゲストの指示に
より空間識別レジスタ１０ヲ蓄き換える必要はない。そ
の九めゲスト走行中はホストの設定した値が維持される
。ゲストよりアクセス要求が発行されると、ＴＬＢエン
トリの中でＶＭａ別子フィールド５が１１′で、空間識
別子フィールド６がゲストの制伽ブロックアドレスと等
しいエントリが索引される。

尚、そのアクセス要求が果アドレスの要求で英アクセ、
ス要求フラグ９が１１１でめりても、ＤＡＴＯＦＦゲス
トフラグ１１が１１′であるので、アンドゲート２１の
出力は′０′となっている。しかし、ＳＴＯ比収回収回
路１８力が１１′となるので、オアゲート２３の出力は
１１′となり影響がない。

もしコモンセグメントフラグ７が１であるエントリが存
在する場合は、ＳＴＯ比較回路１８の出力にかかわりな
くＯＲゲート２３の出力が１となるので仝間識別子フ゛
イールド６の値が一致しなくても、ＴＬＢエントリが存
在し友と判断される。これは全てＯＤＡ’ｌ”ＯＦＦゲ
ストに共通なエントリとして扱かわれる。ＴＬＢに一致
するエントリが存在しない場合アドレス′Ａ、換処理を
行ない、その結果をＴＬＢＫ登碌する。この時、壁間識
別子フィールド６には、現在の空間識別レジスタ１０の
値、つｌリゲスト制御ブロックアドレスが登録されゲス
トの識別に使用される。

次にゲスト英行中に前記のような動作を行なえるように
するためのゲスト起動時の初期設定処理について説明す
る。通常のゲストラ起動する場合、空間識別レジスタ１
０にはゲストにより指定され比値を、ＤＡＴＯＦＦゲス
トフラグ１１には１０′を、ｖＭ誠別子レジスタ１２に
は■ＭＩＤスタックを索引して侍られｙｔ　Ｖ　Ｍ　識
別子上設定する。ま７ｔＤＡＴＯＦＦゲストを起動する
場合は、仝間識別レジスタ１０にはゲスト制御ブロック
アドレスｔ−１ＤＡＴＯＦＦゲストフラグ１１には１１
′を、Ｖ　Ｍ　ｍ刷子レジスタ１１には＃　ｉ　Ｉ　ｔ
−設定する。この設定方法ｌｋ第２図及び第３図に示す
。この場合はゲストがＤＡＴＯＦＦゲストであるかどう
かは、ホストによりゲスト制御ブロック内に与えられて
いる。

このようにして、本実施例によれば比較的少数のビット
数のＶＭ識別子フィールド金持つＴＬＢ’ｔｌｆｆｉ用
しても、多数のＤＡＴＯＦＦゲストのアドレス変換情報
’１ｉ−ＴＬＢに保持することが可能である之め、仮想
計算機システムの性能を向上させることができるという
効果がある。

ま之上記芙施例では、ＶＭ識別子レジスタの値を、ホス
トの時は０、ＤＡＴＯＦＦゲストの時は１、通常ゲスト
の時は１２′以上、と固定して割り当てたが本願出願人
による特願昭＜５２−１８３３２２号で示されるように
、ＴＬＢｔ−パージする毎に新しい領を割り当てること
も可能である。

ま九上記実施例では、通常のゲストま几はＤＡＴＯＦＦ
ゲストのいずれのゲストが走行するか事前に判断する必
要がある。すなわち予めＤＡＴＯＦＦゲストフラグ１１
に値ｔセットする為である。

しかしながらゲストモード変化信号１６’ｉ［用するこ
とにより、事前に判断不可能な場合であっても、全問識
別フィールドをゲストの識別に使用可能と−なる。

すなわち、ゲストをまずはＤＡＴＯＦＦゲストとみなし
て起動し、ゲスト走行中に仮想アドレスによるアクセス
要求が発行された場合、モードを変更する、という方法
を取ることＫより達成される。この場合のゲスト起動時
の処理を第４図に示す。ＶＭＩＤスタックを索引しく　
１００　）、ゲスト制御ブロックアドレスがＶＭＩＤス
タックに登録されていないで（１１０）かつ、＆ｌａし
ようとしている時点でのゲストの状態がＤＡＴＯＦＦの
場合（１２０）、ＤＡＴＯＦＦゲストとして起動しく１
３０）、それ以外の場合、通常ゲストとして起動する（
　１４０　）。

ゲストがそのままＤＡＴＯＦＦモードで走行し続ければ
前記の事前に判断可能な場合と同様となる。ゲストが途
中でアドレス変換モードに移行して、仮想アドレスのリ
クエストｔ″発行すると、実アクセス要求フラグ９の出
力が′ＯＩとなり、ＤＡＴＯＦＦゲストフラグ１１の値
は１１１なので、ＡＮＤゲート２２の出力は１１′とな
り、ゲストモード変化信号１６が′１′となる。これは
ホストアドレス変換例外要因として扱われ、ホスト割り
込みが発生する。ホストはこの割り込みを受けるとモー
ドの変更、つまりＤＡＴＯＦＦゲストから通常ゲストへ
の変更全行なう。この定め、ゲストの妖！７１４はＤＡ
ＴＯＦＦではなくなり（１２０）　、単にゲストを再起
動するだけで、第４図の処理のように通常ゲストとして
起動することが出来る（１４０）。

その後割り込みの発生した命令全再実行することにより
ゲストへは影響を与えずにモード変更が可能となる。こ
の来ＩＭ例によれば、ゲストの種類を事前に指定してお
く、というような運用上の制限無しに、空間識別フィー
ルドをゲストの識別に１史用可能であるという、効果が
ある。

まｆｃ前記夷―例の一変形として、ゲストモード変化信
号１６が１となり九時に、ホスト割り込みを発生させず
に、ｌ・−ドウエア及びマイクロプログラムによりゲス
トのモード切り侯えを行なうことも可能である。

この芙施例によれば、ソフトウェアとの！ｊ′ｒ友なイ
ンターフェースを追加すること無しに、ＤＡＴＯＦＦゲ
ストヲ識別できるようになるという効果がある。

〔発明の効果〕

本発明によれば、ＴＬＢ上のＶＭ識別子によりて識別可
能なゲストの数よりも多数のゲストのＴＬＢエントリを
、ソフトウェアとのインターフェースを変更しないで、
ＴＬＢ上に保持することが可能となるため、アドレス変
換オーバーヘッドを小さくでき、システム性能が向上す
る、という効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例の論理回路図、第２図はゲス
ト起動時のレジスタ設定処理のフローチャート、第３図
は各モード別でレジスタに設定される１１１Ｎを示す図
、第４因は事前にゲストがＤＡＴＯＦＦゲストかどうか
わかっていない場合のゲスト起動時の処理のフローチャ
ートである。 １・・・ＴＬＢ、２・・・絶対アドレスフィールド、５
・・・登録済フラグ、４・・・論理アドレスフィールド
、５・・・７Ｍ識別子フィールド、６・・・空間識別子
フィールド、７・・・コモンセグメントフラグ、８・・
・実エントリフラグ、９・・・笑アクセス要求フラグ、
１０・・・受量識別レジスタ、１１・・・ＤＡＴＯＦＦ
ゲストフラグ、１２・・・ｖＭ識別子レジスタ、１３・
・・アクセス要求アドレス、１４・・・ＴＬＢ一致信号
、１５・・・ＴＬＢ出力セレクタ、１６・・・ゲストモ
ード変化信号、１７・・・ＥＸ−ＮＯＲゲート、１８・
・・ＳＴＯ比較回路、１９・・・Ｖ　Ｍ　Ｉ　Ｄ比較回
路、２０・・・ＬＡ比較回路、２１゜２２、２４・・・
ＡＮＤゲート、２３・・・ＯＲゲート。 第１０　７−１ ｌ−ＴＬＢ　　　　　　　　　　　ｔ、、−￥ＦＭＫ別
千フイールド　トＤＡＴｉＪＦｆｆ’スＣ７う７゛２、
−好討７ドしス入−ルド　　　　７１．コｔｉｔγメレ
）７つ７−　　ｌ２−−Ｖ図μ亀別テしジスフ３−’ｌ
’ｓｔ壜７シク゛　　　　　　　８．−大工＞Ｌ’Ｊフ
フ７”　　　　　ｊ３−　　ア７ｅ入学４；’−ＲＬス
４・−■沁１１７ＦＬスｈ−ルド　　　９・−笑７フ乞
ス学牛、７フ７′ｊ、・ＶＭｉ栽別）ｋ−ルＩ’　　　
ｔｏ・−空間識別じスツ第　２　図 高　３　図 第　４　図

Claims (1)

1. 【特許請求の範囲】 １、共通の実計算機において実現される複数の仮想計算
   機が作る論理アドレスを実アドレスまたは絶対アドレス
   に変換するアドレス変換装置であって、 論理アドレスに対応した実アドレスまたは絶対アドレス
   を格納する実アドレスフィールドと、仮想計算機群を識
   別するための識別子を格納するＶＭ識別子フィールドと
   、 仮想計算機または仮想計算機のアドレス空間を識別する
   ための識別子を格納する空間識別子フィールドと からなるエントリをもつアドレス変換バッファ（ＴＬＢ
   ）を有するアドレス変換装置において、複数のアドレス
   空間を使用する第１の仮想計算機群の前記ＴＬＢエント
   リでは、ＶＭ識別子フィールドには該第１の仮想計算機
   を識別する情報を格納し、空間識別子フィールドにはア
   ドレス空間を識別する情報を格納し、 単一のアドレス空間を使用する第２の仮想計算機群の前
   記ＴＬＢエントリでは、ＶＭ識別子フィールドには該第
   ２の仮想計算機群に共通に割り当てられた識別子を格納
   し、空間識別子フィールドには該仮想計算機を識別する
   ための情報を格納する ことを特徴とする仮想計算機におけるアドレス変換装置
   。 ２、動作中の前記第２の仮想計算機が、複数のアドレス
   空間を使用開始しようとした時に該条件を検出する手段
   と、該条件が検出された時にＶＭ識別子フィールドには
   該仮想計算機を識別するための識別子が格納されるよう
   にし、空間識別子フィールドには該仮想計算機のアドレ
   ス空間を識別するための識別子が格納されるようにして
   、該仮想計算機が複数のアドレス空間を使用する仮想計
   算機として、動作可能とできるような手段を設けたこと
   を特徴とする、前記第１項記載の仮想計算機におけるア
   ドレス変換装置。