JPH01253027A - Data base address calculating device - Google Patents
Data base address calculating deviceInfo
- Publication number
- JPH01253027A JPH01253027A JP63080971A JP8097188A JPH01253027A JP H01253027 A JPH01253027 A JP H01253027A JP 63080971 A JP63080971 A JP 63080971A JP 8097188 A JP8097188 A JP 8097188A JP H01253027 A JPH01253027 A JP H01253027A
- Authority
- JP
- Japan
- Prior art keywords
- address
- stage
- row
- data
- entry position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims abstract description 32
- 230000001174 ascending effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- BSFODEXXVBBYOC-UHFFFAOYSA-N 8-[4-(dimethylamino)butan-2-ylamino]quinolin-6-ol Chemical compound C1=CN=C2C(NC(CCN(C)C)C)=CC(O)=CC2=C1 BSFODEXXVBBYOC-UHFFFAOYSA-N 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Description
【発明の詳細な説明】
(1)発明の属する技術分野
本発明は、2次元の表形式でデータを格納管理するデー
タベース(関係データベース)において。DETAILED DESCRIPTION OF THE INVENTION (1) Technical field to which the invention pertains The present invention relates to a database (relational database) that stores and manages data in a two-dimensional table format.
各表(リレーション)の各列(属性)単位に、データを
完全均衡木を用いて格納管理し、各行(タプル)の識別
は入力順で定まる行番号を用いる方法のもとで、昇順入
力された行番号によるアクセスを行う際に、対応する固
定長データの格納アドレスを高速に計算することを可能
とするデータベースアドレス算出装置に関するものであ
る。Data is stored and managed in each column (attribute) unit of each table (relation) using a fully balanced tree, and each row (tuple) is input in ascending order using a method that uses the row number determined by the input order. The present invention relates to a database address calculation device that enables high-speed calculation of a storage address for corresponding fixed-length data when accessing using a fixed-length data row number.
(2)従来の技術
データを2次元の表形式で格納管理するデータベースに
おける格納管理方式には、一般に1行単位格納と列単位
格納とに大別されるが1行単位格納は列方向アクセス(
列番号または列識別子によるアクセス)の効率が悪く1
列車位格納は行方向アクセス(行番号または行識別子に
よるアクセス)の効率が悪い。また、従来の列単位格納
は。(2) Conventional storage management methods for databases that store and manage technical data in a two-dimensional table format are generally divided into row-by-row storage and column-by-column storage.
access by column number or column identifier) is inefficient.
Train position storage is inefficient for row direction access (access by row number or row identifier). Also, traditional column-based storage.
各行に行識別子を付加するために、記憶空間の利用効率
も悪かった。Since a row identifier is added to each row, storage space usage efficiency is also poor.
この列単位格納の行方向アクセス時の低速性。This column-by-column storage is slow when accessing in the row direction.
及び、記憶空間利用効率の悪化を解決するために提案さ
れたのが、「連想メモリを用いた関係演算処理方式」
(情報処理学会昭和62年前期全国大会、3G−1)で
発表された完全均衡木による列単位格納法である。この
格納法では、データを列単位に完全均衡木で格納管理し
、各行の識別は入力順で定まる行番号を用い、その行方
向アクセスは1行番号に対応する値のアドレスを計算す
るアドレス算出機構を介して行うという構成になってい
る。この格納法におけるアドレス算出機構の詳細は、「
データベース格納装置」 (特願昭61−266706
号、出願日:昭和61.11.11)中に述べられてい
る。それは、完全均衡木の木探査での各段のアドレス計
算を行う回路を直列に接続し、それらをパイプライン動
作させるとともに、前回の木探査との同一性比較による
アドレス計算の短絡ルートを内蔵している。つまり、ル
ートアドレスと行番号とから各段のエントリ位置を計算
していく過程で、エントリ位置が前回と同じならば、ア
ドレス計算をせず前回のアドレスをそのまま利用して。In order to solve the problem of poor storage space utilization efficiency, a ``relational arithmetic processing method using associative memory'' was proposed.
This is a column-based storage method using a perfectly balanced tree that was announced at the Information Processing Society of Japan's 1986 National Conference, 3G-1. In this storage method, data is stored and managed column by column using a fully balanced tree, each row is identified using a row number determined by the input order, and row-direction access is performed using address calculation that calculates the address of the value corresponding to one row number. The structure is such that this is done through a mechanism. For details of the address calculation mechanism in this storage method, see
Database storage device” (Patent application 1986-266706)
No. 1, filing date: November 11, 1988). It connects in series the circuits that perform address calculations at each stage in the tree search of a perfectly balanced tree, operates them in a pipeline, and has a built-in short-circuit route for address calculation based on identity comparison with the previous tree search. ing. In other words, in the process of calculating the entry position of each stage from the root address and line number, if the entry position is the same as the previous one, the previous address is used as is without address calculation.
次の段のエントリ位置計算に進むのである。しかし、こ
の短絡ルートはアドレスの計算回数減少のためのものだ
けで、エントリ位置の計算はアクセスの度に全ての段で
行わなければならない。The process then proceeds to the entry position calculation for the next stage. However, this short-circuit route is only used to reduce the number of address calculations; calculation of entry positions must be performed at all stages every time an access is made.
(3)発明の目的
本発明の目的は、2次元の表形式でデータを格納管理す
るデータベースにおいて、各表の各列単位に、データを
完全均衡木を用いて格納管理し。(3) Purpose of the Invention An object of the present invention is to store and manage data in each column of each table using a fully balanced tree in a database that stores and manages data in a two-dimensional table format.
各行の識別は入力順で定まる行番号を用いる方法のもと
で9昇順入力された行番号によるアクセスを行う際に9
行番号の差分情報を用いて、エントリ位置とアドレスと
の計算回数を最小限に抑えることで、対応する固定長デ
ータの格納アドレスを高速で計算することを可能とする
データベースアドレス算出装置を提供することにある。The identification of each line is based on the method of using line numbers determined by the input order, and when accessing by line numbers input in ascending order
To provide a database address calculation device capable of calculating a storage address of corresponding fixed-length data at high speed by minimizing the number of calculations between an entry position and an address using difference information of line numbers. There is a particular thing.
(4)発明の構成
(4−1)発明の特徴と従来技術との差異まず、格納方
法について説明する。第1図は表を説明する説明図、第
2図は第1図に示す表を第1列に着目して完全均衡木に
列単位に格納したものを示している。また第3図はこの
第2図の完全均衡木に対して9行方向アクセスを行う際
の。(4) Structure of the Invention (4-1) Features of the Invention and Differences from the Prior Art First, the storage method will be explained. FIG. 1 is an explanatory diagram for explaining a table, and FIG. 2 shows the table shown in FIG. 1 stored column by column in a perfectly balanced tree, focusing on the first column. Further, FIG. 3 shows the case when accessing the perfectly balanced tree shown in FIG. 2 in the 9-row direction.
「データベース格納装置」 (特願昭61−26670
6号)で提示されたアドレス算出機構の実施例、第4図
は本発明の実施例を示す。"Database storage device" (Patent application No. 61-26670)
FIG. 4 shows an embodiment of the address calculation mechanism presented in No. 6) of the present invention.
第3図、第4図とも完全均衡末のネストレベルに=3以
下の時の実施例である。今、木の最下段ブロック(リー
フ)に格納する値の個数をN、それ以外のブロックに格
納するポインタの個数をM。Both FIG. 3 and FIG. 4 are examples in which the nest level at the end of perfect equilibrium is equal to or less than 3. Now, the number of values stored in the lowest block (leaf) of the tree is N, and the number of pointers stored in other blocks is M.
問題とする行番号をn、nに対応する値にたどり着くま
でに経由する段iのブロック内のエントリ位置をr
(i)とした時、第3図で利用されている関係式を以下
に示す。Let n be the row number in question, and let r be the entry position in the block of stage i that is passed through to reach the value corresponding to n.
When (i) is assumed, the relational expression used in FIG. 3 is shown below.
q (1) =N
q (+) −q (+−1) *M
(+=2.・・・、k)
p(k)=n−1
r (k) = [p (k> /q (k) ]p
(i−1) =p (i)−q (i) *r (i)
r (i−1) = [p(i 1) /q (i
1) ](i=2.・・・、k)
r (0) −p (1) −q (1) *r (1
)第3図において、各段を構成する論理回路は。q (1) =N q (+) -q (+-1) *M (+=2...,k) p(k)=n-1 r (k) = [p (k> /q (k) ]p
(i-1) =p (i)-q (i) *r (i)
r (i-1) = [p(i 1) /q (i
1) ] (i=2....,k) r (0) -p (1) -q (1) *r (1
) In Fig. 3, the logic circuits forming each stage are as follows.
ガウス記号計算回路3.簡単な四則演算(a−bIC)
回路4.ワードアクセス回路5.比較回路6等であり、
各段について共通である。ベースアドレスlは、属性テ
ーブル(第2図)からポイントされる完全均衡木のルー
トブロックのアドレスである。比較回路6で、前回のエ
ントリ位置r゛(i)と今回のエントリ位置r (i
)の同一性を比較することによって、アドレス計算の短
絡ル−トを形成できるようにしている。Gaussian symbol calculation circuit 3. Simple arithmetic operations (a-bIC)
Circuit 4. Word access circuit 5. Comparison circuit 6 etc.
This is common to each stage. The base address l is the address of the root block of the fully balanced tree pointed to from the attribute table (FIG. 2). The comparison circuit 6 compares the previous entry position r゛(i) and the current entry position r(i
), it is possible to form a short-circuit route for address calculation.
さて1本発明で扱う格納法でデータベースを構成した場
合、関係代数演算・集合演算を適用してできる派生リレ
ーションには、基本リレーションのルートアドレスと、
格納すべき値に対応する行番号列とを保持しておけばよ
い、この行番号列は。Now, 1. When a database is configured using the storage method handled by the present invention, the derived relations created by applying relational algebraic operations and set operations include the root address of the basic relation,
All you need to do is keep a row number column that corresponds to the value to be stored.
昇順である場合が多い。選択(selection)、
射影(projection)、集約演算(aggre
gate function)。Often in ascending order. selection,
projection, aggregation
gate function).
除算(division)、差集合(set diff
erence)、積集合(intersection)
等を基本リレーションに対して適用した場合には9列ご
とに必要なデータの行番号で派生リレーションを構成す
ればよい。例えば、第1図図示のりレーションに対し、
(列lの値)<’H’ という条件で選択(sele
ction)演算を行った時1派生リレーションの列l
には1行番号列+2.5,6,10,12,15.17
゜・・・)が保持される。また1派生リレーションにこ
れらの演算を適用した場合には5派生リレーションの行
番号ではなく2派生リレーションが値として持っている
基本リレーションの行番号によって。division, set difference
erence), intersection
etc. is applied to the basic relation, a derived relation can be constructed using the row numbers of the necessary data every 9 columns. For example, for the ration shown in Figure 1,
Select under the condition (value of column l) <'H' (sele
ction) When the operation is performed, the sequence l of the 1 derived relation
has 1 row number column + 2.5, 6, 10, 12, 15.17
゜...) is maintained. Also, when these operations are applied to a 1-derived relation, the row number of the basic relation that the 2-derived relation has as a value is used instead of the row number of the 5-derived relation.
新たな派生リレーションの値を表現する。2項演算では
、基本リレーシランと派生リレーションとの組み合わせ
に対する適用も可能である。和集合(un 1on)で
は、一方のりレーションの持つ重複していないデータを
他方のりレーションに付加すればよいので、参照してい
る基本リレーションによって行番号列を2分割すれば、
それぞれは昇順にできる。結合(join)の場合には
、キー属性を含むリレーションから構成された行番号列
は全て昇順になるが、他方から構成されたものは昇順に
ならない、但し、リレーションをキー属性でグルービン
グすれば5個々のグループは昇順にできるので1列の分
割によって昇順データとして扱える。Represents the value of a new derived relation. Binary operations can also be applied to combinations of basic relations and derived relations. In the union (un 1on), all you have to do is add the non-duplicate data of one relation to the other relation, so if you divide the row number column into two depending on the basic relation you are referring to, then
Each can be done in ascending order. In the case of a join, the row number columns composed of relations that include key attributes are all in ascending order, but those composed from the other are not in ascending order.However, if you group the relations by key attribute, Since each group can be arranged in ascending order, it can be treated as ascending order data by dividing one column.
従来の技術では9行番号列が昇順であることに着目して
いなかったので、各段のエントリ位置はアクセスごとに
計算し直されていた0本発明では。The conventional technology did not pay attention to the ascending order of the nine rows and number columns, so the entry position in each row was recalculated every time it was accessed.
行番号列が昇順に並んでいることを利用して、完全均衡
水上のエントリ位置をその差分情報から計算している。Taking advantage of the fact that the row numbers are arranged in ascending order, the entry position on perfect equilibrium water is calculated from the difference information.
前段で計算した差分行数と前回のその段のエントリ位置
との和を、最下段ブロック側から順に、各ブロックに格
納できる値(またはポインタ)の個数で割っていくこと
で、今回のエントリ位置を計算できる。このため、最下
段ブロックに格納する値の個数が多いほど、その上の段
のエントリ位置は再計算されにくくなるので、計算回数
が少なくて済む。The current entry position is calculated by dividing the sum of the number of difference lines calculated in the previous stage and the previous entry position in that stage by the number of values (or pointers) that can be stored in each block, starting from the bottom block. can be calculated. Therefore, the greater the number of values stored in the bottom block, the less likely it is that the entry position in the upper block will be recalculated, so the number of calculations can be reduced.
(4−2)実施例
以下、第4図、及び第5図〜第8図を用いて本発明の更
に詳細な説明を行う。(4-2) Example Hereinafter, the present invention will be explained in more detail using FIG. 4 and FIGS. 5 to 8.
まず、完全均衡末を用いた列単位格納において。First, in column-wise storage using a fully balanced end.
行番号の差分と値のエントリ位置との関係式を示す。以
下1文字に、N、M、n、r (i)の持つ意味は第3
図と共通とし、更に、前回の行番号をnl 、 n
1 に対応する値にたどり着くまでに経由した段iのブ
ロック内のエントリ位置をr’(i)とする。このとき
、(r(i)l は以下のような漸化式で定まる。The relational expression between the line number difference and the value entry position is shown. The meaning of N, M, n, r (i) is the third in the following letters.
In addition, the previous line numbers are nl and n
Let r'(i) be the entry position in the block of stage i through which the value corresponding to 1 is reached. At this time, (r(i)l is determined by the following recurrence formula.
d(0)=n−n’
d (1)= [(r’(0) 十d (0)] /N
]r (0)= (r’(0)+d (0))−
N*d (1)d (i + 1) = [(r’(
i) 十d (i) ) /M]r (1)” (
r’H)+d (i)’j −M*d(i+1)(
+ −1,・・・、 k)
第4図においても第3図と同様、各段は漸化式の形を反
映してほぼ同じ構成である。すなわち。d(0)=n-n' d(1)= [(r'(0) 10d(0)] /N
]r (0)= (r'(0)+d (0))−
N*d (1)d (i + 1) = [(r'(
i) 10d (i) ) /M]r (1)” (
r'H)+d (i)'j -M*d(i+1)(
+ -1, . . . , k) In FIG. 4, as in FIG. 3, each stage has almost the same configuration reflecting the form of the recurrence formula. Namely.
各段を構成する論理回路は、簡単な四則演算((a+b
)−cod)回路7.ガウス記号計算回路8.ワードア
クセス回路5.比較回路6等であり、各段について共通
である。最下段右端図示の行番号データ10に行番号n
を入力すると、差演算(n −n″)回路9で計算され
た差分行数がdoに保持される。差分がOなら、最下段
の比較回路6を通って前回と同じ値を出力する。0でな
ければ1次段でdlとrOを計算し直す。この際。The logic circuits constituting each stage perform four simple arithmetic operations ((a+b
)-cod) Circuit 7. Gaussian symbol calculation circuit 8. Word access circuit 5. The comparator circuit 6 and the like are common to each stage. The line number n is in the line number data 10 shown at the right end of the bottom row.
When input, the number of difference rows calculated by the difference calculation (n-n'') circuit 9 is held in do. If the difference is O, the same value as the previous value is outputted through the comparison circuit 6 at the bottom stage. If it is not 0, dl and rO are recalculated in the first stage. At this time.
回路7及び8で使用されるroは前回のエントリ位置r
’0であり2回路7で計算された値が今回のrOとなる
。ベースアドレスlは第3図と同様であり、完全均衡木
のネストレベルにの値に応じたゲートが開く。また1図
中で1nitを付した所は、初期設定時に設定すること
を示す。ro used in circuits 7 and 8 is the previous entry position r
'0, and the value calculated by the two circuits 7 becomes the current rO. The base address l is the same as in FIG. 3, and a gate is opened according to the value of the nest level of the perfectly balanced tree. Also, in FIG. 1, 1 nit indicates that it is set at the time of initial setting.
第5図〜第8図を用いて、に=2.n=4.M=4の時
の、具体例による動作を示す、第1図の表に対し1行番
号(5,7,18,・・・)に対応する属性lの値が要
求されたとして、主な動作ルートを太線で示す、第5図
では、まず初期設定として5ベースアドレス゛A21′
が送られるとともに、1nitを付した値が設定される
。その結果。Using Figures 5 to 8, =2. n=4. Assuming that the value of attribute l corresponding to one row number (5, 7, 18, ...) is requested for the table in Figure 1, which shows the operation by a concrete example when M = 4, the main In Fig. 5, where the operation route is indicated by a thick line, first, the 5 base address 'A21' is set as the initial setting.
is sent, and a value with 1 nit added is set. the result.
第4図に示すA2.AI、AO,va tにそれぞれ“
A21”、 ’All°、 ’AO1′、“T′が入る
。即ち°A21′が入力されたワードアクセス回路5に
おいては、第4図において例示する如<、A21+4*
Oについて演算Wがほどこされ、換言すればW(A21
+、10)即ちW(A21)がほどこされる、当1亥W
(A21)の処理結果が“All”であるとすると、当
該” A 11 ’ が次段に導かれる。同様にして。A2. shown in FIG. AI, AO, VA t respectively “
A21'', 'All°, 'AO1', and 'T' are entered. That is, in the word access circuit 5 to which °A21' is input, <, A21+4*
Operation W is performed on O, in other words, W(A21
+, 10), that is, W(A21) is applied.
If the processing result of (A21) is "All", the corresponding "A 11 ' is led to the next stage. Similarly.
W(A11+4*O)の処理結果が“AOIo とされ
、W (A114*1)の処理結果が■となる。第6図
は2行番号5に対するアクセス後の状態を示す、アクセ
スの結果、エントリ位置はrOと「1.アドレスはAO
とvalが再計算されて。The processing result of W(A11+4*O) is "AOIo", and the processing result of W(A114*1) is "■". Figure 6 shows the state after accessing 2nd line number 5. As a result of the access, the entry The location is rO and “1. Address is AO
and val is recalculated.
値“A′が得られる。即ち°All” が入力されたワ
ードアクセス回路5においては、演算(A11+4*1
)がほどこされ、当=亥W(All)の処理結果が“A
02″であり、当該“All”が次段に導かれる。同様
にして、W(A11+4*1)が演算される。第7図は
9行番号7に対するアクセス後の状態を示す、アクセス
の結果。The value "A' is obtained. In other words, the word access circuit 5 to which °All" is input performs the operation (A11+4*1
) is applied, and the processing result of this = Pig W (All) is “A”.
02'', and the corresponding "All" is led to the next stage. In the same way, W (A11+4*1) is calculated. Figure 7 shows the state after accessing 9th row number 7, and shows the result of the access. .
rOとvalのみが再計算されて、値゛J゛が得られる
。即ち“A02°が入力されたワードアクセス回路5に
おいては、演算(A11+4*1)がほどこされる、第
8図は行番号18に対するアクセス後の状態を示す。こ
こでは最上段のアドレスが変わるので、アクセスの結果
、3段とも再計算されて、値“N゛が得られる。Only rO and val are recalculated to obtain the value 'J'. That is, in the word access circuit 5 to which "A02°" is input, the operation (A11+4*1) is performed. FIG. 8 shows the state after accessing row number 18. , as a result of the access, all three stages are recalculated and the value "N" is obtained.
(5)発明の詳細
な説明したように1本発明によれば22次元の表形式で
固定長データを格納管理するデータベースにおいて、各
表の各列単位に、データを完全均衡木を用いて格納管理
し、各行の識別は入力順で定まる行番号を用いる方法の
もとで、昇順入力された行番号によるアクセスを行う際
に1行番号の差分情報を用いて、エントリ位置とアドレ
スの計算回数を最小に抑えることにより、対応する固定
長データの格納アドレスを高速に計算することが可能と
なる0例えば、その列の値の総数(そのリレーションの
全行数)が1,000,000゜取り出そうとする値の
個数がそのl/10の100.000の時に、最下段ブ
ロックに格納する値の個数Nを512.それ以外のブロ
ックに格納するポインタの個数Mを64とすると、最下
段のエントリ位置r(0)の計算回数は高々100.0
00であるが、下から2段目の「 (1)は高々195
4.下から3段目のr (2)は高々31でよい、つま
り、 N、 Mが大きいほど、ルート(根)に近い段の
エントリ位置の再計算の割合が小さくなり、アクセス効
率がよくなる。(5) As described in detail, according to the present invention, in a database that stores and manages fixed-length data in a 22-dimensional table format, data is stored in each column of each table using a fully balanced tree. Under the method of using line numbers determined by the input order to identify each line, when accessing by line numbers input in ascending order, the difference information of one line number is used to calculate the entry position and the number of address calculations. By minimizing the storage address of the corresponding fixed-length data, it is possible to calculate the storage address at high speed. When the number of values to be stored is 1/10 of 100.000, the number N of values to be stored in the bottom block is 512.000. If the number M of pointers stored in other blocks is 64, the number of calculations for the lowest entry position r(0) is at most 100.0.
00, but "(1)" in the second row from the bottom is at most 195
4. r (2) in the third row from the bottom may be at most 31. In other words, the larger N and M are, the smaller the rate of recalculation of entry positions in rows closer to the root becomes, and the access efficiency improves.
第1図は装置の実施例のためのりレーションの例を示す
図、第2図は第1図に示すリレーションの第1属性に着
目した本発明における格納方法での格納例を示す図、第
3図は従来技術の実施例。
第4図は本発明の実施例を示す図、第5図から第8図は
、第4図の実施例を、第2図の格納例に対して動作させ
た動作例である。
1・・・ベースアドレス、2・・・(行番号−1)デー
タ、3・・・ガウス記号計算回路、4・・・簡単な四則
演算(a−b*c)回路、5・・・ワードアクセス回路
。
6・・・比較回路、7・・・筒車な四則演算((a+b
)−c*d)回路、8・・・ガウス記号計算回路、9・
・・差演算(n−n′)回路、10・・・行番号データ
。
特許出願人 日本電信電話株式会社FIG. 1 is a diagram showing an example of a relation for an embodiment of the apparatus, FIG. 2 is a diagram showing an example of storage using the storage method of the present invention focusing on the first attribute of the relation shown in FIG. 1, and FIG. The figure shows an example of conventional technology. FIG. 4 is a diagram showing an embodiment of the present invention, and FIGS. 5 to 8 are operation examples in which the embodiment of FIG. 4 is operated for the storage example of FIG. 2. 1... Base address, 2... (line number - 1) data, 3... Gaussian symbol calculation circuit, 4... Simple arithmetic operation (a-b*c) circuit, 5... Word access circuit. 6...Comparison circuit, 7...Four arithmetic operations ((a+b
)-c*d) circuit, 8...Gaussian symbol calculation circuit, 9.
... Difference calculation (n-n') circuit, 10... Row number data. Patent applicant Nippon Telegraph and Telephone Corporation
Claims (1)
ースにおいて、各表の各列単位に、データを完全均衡木
(perfectly balanced tree)
を用いて格納管理し、各行の識別は入力順で定まる行番
号を用いる方法のもとで、行番号によるアクセスを行う
際に、完全均衡木の木探査(traverse)での各
段のアドレス計算を行う回路を、各段ごとに、前段の計
算結果を用いたブロック内のエントリ位置の計算と、前
段で得たアドレスとその段で得たエントリ位置によるそ
の段の値の格納されているアドレスとの計算とに分割し
て、それぞれ直列に接続する構成を有し、前回と今回と
の行番号の差分情報を用いて、行番号列の昇順入力に対
し、それらに対応する固定長データの格納アドレスを高
速に計算することを可能とするデータベースアドレス算
出装置。In a database that stores and manages fixed-length data in a two-dimensional table format, data is stored in a perfectly balanced tree for each column of each table.
Under this method, each row is stored and managed using a row number determined by the input order, and when accessing by row number, addresses are calculated for each stage in a traverse of a fully balanced tree. For each stage, calculate the entry position in the block using the calculation result of the previous stage, and calculate the address where the value of that stage is stored using the address obtained in the previous stage and the entry position obtained in that stage. It has a configuration in which the calculations are divided into two calculations and connected in series, and using the difference information of the row numbers between the previous and current calculations, the calculation of the corresponding fixed length data is performed for the ascending order input of the row number column. A database address calculation device that enables high-speed calculation of storage addresses.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63080971A JPH01253027A (en) | 1988-04-01 | 1988-04-01 | Data base address calculating device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63080971A JPH01253027A (en) | 1988-04-01 | 1988-04-01 | Data base address calculating device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01253027A true JPH01253027A (en) | 1989-10-09 |
Family
ID=13733401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63080971A Pending JPH01253027A (en) | 1988-04-01 | 1988-04-01 | Data base address calculating device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01253027A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0780777A1 (en) * | 1995-12-21 | 1997-06-25 | Hewlett-Packard Company | Indexing of recordings |
-
1988
- 1988-04-01 JP JP63080971A patent/JPH01253027A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0780777A1 (en) * | 1995-12-21 | 1997-06-25 | Hewlett-Packard Company | Indexing of recordings |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11899641B2 (en) | Trie-based indices for databases | |
US5809494A (en) | Method for rapidly and efficiently hashing records of large databases | |
US4899149A (en) | Method of and apparatus for decoding Huffman or variable-length coees | |
US20160342662A1 (en) | Multi-stage tcam search | |
US7873041B2 (en) | Method and apparatus for searching forwarding table | |
Burge | Sorting, trees, and measures of order | |
WO2023143095A1 (en) | Method and system for data query | |
CN105989015A (en) | Capacity expanding method of database and database accessing method and device | |
US20200226116A1 (en) | Fast index creation system for cloud big data database | |
CN105359142A (en) | Hash join method, device and database management system | |
JPH01253027A (en) | Data base address calculating device | |
US9396286B2 (en) | Lookup with key sequence skip for radix trees | |
WO2024078122A1 (en) | Database table scanning method and apparatus, and device | |
JPH07234879A (en) | Information processor and data base retrieving method | |
US20230113460A1 (en) | Systems and Methods for Key-based Indexing in Storage Devices | |
US11822530B2 (en) | Augmentation to the succinct trie for multi-segment keys | |
US6760741B1 (en) | FFT pointer mechanism for FFT memory management | |
JPS583033A (en) | Tree structure search processing device | |
JPS631196A (en) | Data index method | |
JPS63121939A (en) | Data base storing device | |
JPH07120958B2 (en) | Tree search vector quantizer | |
JP3113765B2 (en) | Variable length code decoding circuit | |
JPH0512337A (en) | Data retrieval system using hash method | |
CN116414308A (en) | Data storage method, device and system | |
JPH0272481A (en) | Character string retrieving device by logical expression and control system for such device |