[go: up one dir, main page]

JPH01251722A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01251722A
JPH01251722A JP7864588A JP7864588A JPH01251722A JP H01251722 A JPH01251722 A JP H01251722A JP 7864588 A JP7864588 A JP 7864588A JP 7864588 A JP7864588 A JP 7864588A JP H01251722 A JPH01251722 A JP H01251722A
Authority
JP
Japan
Prior art keywords
resist layer
metal
mask
resist
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7864588A
Other languages
English (en)
Inventor
Atsushi Ichihara
淳 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP7864588A priority Critical patent/JPH01251722A/ja
Publication of JPH01251722A publication Critical patent/JPH01251722A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はりフトオフ法による半導体装置の製造方法に間
する。
〈従来の技術〉 半導体装置の製造方法の一つであるリフトオフ法はマス
クパターンを形成したレジスト層の上から電極等を形成
するメタルを付着させ、該レジスト層を剥離することに
よりマスクパターンを抜けたメタルを残して不用なメタ
ルを除去し、所要の積層構造を形成するものである。す
なわち、第6図若しくは第7図に示すように、GaAs
、Si等のウェハ1若しくはウェハ1の上に形成された
5i02.5i3Na等の絶縁層2の上にレジスト層3
でマスクパターンを形成し、このレジスト層3の上から
全面にA1等のメタル4を付着させることによりマスク
パターンの切れ目3aを通してウェハ1上に所要の電極
等を形成し、この後レジスト層3と共に残余のメタルを
除去する。
〈発明が解決しようとする課題〉 ウェハ1若しくは絶1812からレジストN3を除去す
るりフトオフ作業は剥離溶剤を用いてレジス)F2aを
溶解しつつ行うが、溶剤をレジスト層3に接触させる切
れ目3aの面積に較べてメタル層4で覆われたレジスト
層30面積の割合が大きいため、レジスト層3に溶剤が
浸透しにくくリフトオフに時間がかかっていた。
また、ウェハlの端部てはパターンの崩れ、ピンセット
傷等があるためメタル4が直接ウェハ】につながってし
まっていることがあり、ウェハ1全面を覆う面積の大き
なメタル4を超音波をかけつつ引きちぎるというような
こともおこなわざるを得ない場合があった。
上記のように従来ではリフトオフは困難且つ時間がかか
る作業であり、半導体装置の製造の生産性向上を図る上
でリフトオフ工程は改善の必要があった。
本発明は上記従来の事情に鑑みなされたものであって、
レジスト層のりフトオフを容易に達成することができる
半導体装置の製造方法を提供することを目的とする。
く課題を解決するための手段〉 上記目的を達成する本発明の半導体装置の製造方法は、
第1層上にレジストを塗布する工程と、レジスト層にマ
スクパターンを形成すると共に段部を形成する工程と、
レジスト層上から全面にメタルを付着させる工程と、レ
ジスト層を溶剤で溶解しつつ剥離する工程とを備えたこ
とを特徴とする。
〈発明の作用及び効果〉 マスクパターンの他に形成された段部によりレジスト層
上から付着されたメタルを分割し、当該段部からレジス
ト層を露出させる。このため、レジスト層を溶剤で溶解
しつつ剥離する際、溶剤がマスクパターン部だけではな
く段部からもレジスト層に浸透し、レジスト層を第1層
から容易に剥離することができる。そして、レジスト層
上からウェハ全面を覆うメタルは段部によって幾つかの
小片に分割されており、特別に超音波工程を行わずとも
、段部からレジスト層への溶剤の浸透とあいまってリフ
トオフが容易に行える。
従って、リフトオフ作業を短時間の内に容易に行うこと
ができ、半導体装置製造の生産性を大幅に向上すること
ができる。
〈実施例〉 本発明を実施例に基づいて具体的に説明する。
第1図(a)〜(f)には本発明の一実施例をその工程
に沿って順次模式的に示しである。
まず、第1図(a)に示すように、塗布工程においてウ
ェハl(第1層)全面に塗布されたレジスト3に対し第
1のマスク5を介して光を照射しする。このレジスト3
は露光された部分が溶は難くなるネガ型のものであり、
また、第1のマスク5には最終的なメタル設定部分を表
す遮光性のマスクパターン5aが描かれている。そして
、この工程での露光量はレジスト3がやや溶は難くなる
程度のものであり、本実施例では2秒間程度の露光を行
う。
次いで、第1図(b)に示すように、第1のマスク5と
第2のマスク6とを代え、この第2のマスク6を介して
レジスト3に光を照射する。この第2のマスク6には第
1のマスクと同じマスクパターン6aの他に段部を形成
するための遮光性パター゛ン6bが描かれている。そし
て、この工程での露光量は上記工程での露光量と合わせ
ることによりレジスト3を非常に溶は難くするに十分な
ものであり、本実施例では9秒程度の露光を行う。
従って、本工程と上記工程とにより、レジスト層3のマ
スクパターン5a、6aに対応した部分Aは露光されず
、パターン6bに対応した部分Bはやや露光され、その
他の部分Cは十分に露光されることとなる。
次いで、第1図(C)に示すリバース工程においてリバ
ーサルベーク及びフラッド露光を行い、第1図(d)に
示すようなマスクパターンをレジスト層3に現像する。
この現像の結果、マスクパターン5 as  6 aに
対応した部分3aはレジスト層3が完全に溶解除去され
てウェハ1が露出している。一方、パターン6bに対応
した部分はレジスト層3が完全には溶解除去されずに残
存し、レジストN3の表面から段部をもって窪んだ凹部
3bとなっている。
次いで、第1図(e)に示すように、A1等のメタル4
を蒸着法等によりレジスト層上からウェハ1に付着させ
、マスクパターン5a、6aに対応した切れ目3aを通
してウェハ1上に所要のパターンでメタル4を付着させ
る。このとき、切れ目3aの他にレジスト層3には段部
3bが形成されているため、メタル層4はこの段部3b
によっても分割され、その切れ目からレジスト層3が露
出している。
次いで、剥離溶剤を用いてレジスト層3をウェハ1から
剥離させ、第1図(f)に示すように、マスクパターン
5a、6aを通して得られた所要パターンのメタル4を
残して他の部分のメタルをレジスト3と共に除去する。
ここで、レジスト層3は切れ目3a及び段部3bでメタ
ル層4から露出しているため、これら露出部分から溶剤
がレジスト層3に十分に浸透してレジスト層3の剥離が
容易且つ短時間の内に行える。更に、ウェハlの全面を
覆うメタル層4も段部3bによフて幾つかの小片に分割
されているため、レジスト層への溶剤の浸透とあいまっ
てリフトオフが容易に行える。
従って、リフトオフの作業性及び能率向上により、半導
体装置製造の生産性が大幅に向上する。
第2図には段部3bの形状に関して好ましい態様を示し
てあり、段部3bの側壁3b−1はその底面3b−2に
対して90度を超えた傾きをもって(すなわち、側壁と
底面とが鋭角を成すように)立設されている。この結果
、レジストN3にメタル4を付着させた際、側壁3b−
1にはメタル4が載らないことからレジスト層表面と段
部底面との間でのメタル切れが確実となり、剥離溶剤浸
透部の増加及びメタル4の分割が確実に達成される。
第3図には段部3bの深さに間して好ましい態様を示し
てあり、段部3bの深さDlはメタルN4の厚さD2よ
り深く設定されている。この結果、レジスト層3にメタ
ル4を付着させた際、レジスト層表面に載っているメタ
ルと段部3b内に落ち込んだメタルとが確実に切離され
、剥離溶剤浸透部の増加及びメタル40分割が確実に達
成される。
第4図(a)、(b)には本発明の他の一実施例を示し
てあり、この実施例では第1図に示した実施例に較べて
露光工程が一回少なくて済むようになっている。すなわ
ち、この実施例で用いるマスク7には、最終的なメタル
設定部分を表す遮光性のマスクパターン7aと共に露光
により十分解像しない(半影となる)細い遮光性パター
ン7bが描かれている。このため、第4図(a)に示す
ように、マスク7を用いると一回の露光作業により、レ
ジストN3のマスクパターン7aに対応した部分Eは露
光されず、パターン7bに対応した部分Fはやや露光さ
れ、その他の部分Gは十分に露光されることとなる。尚
、露光光源に水銀ランプを用いた場合には、パターン7
bは1μm以下に設定する。
このレジストN3をリバース工程を行って現像すると、
第4図(b)に示すようなマスクパターンがレジスト層
3に現像される。すなわち、マスクパターン7aに対応
した部分3aはレジスト層3が完全に溶解除去されてウ
ェハlが露出する一方、パターン7bに対応した部分は
レジスト層3が完全には溶解除去されずに残存し、レジ
スト層3の表面から段部をもって窪んだ凹部3bとなる
従って、この段部3bによってもレジスト層3上に付着
させたメタルの分割及びレジスト層3への溶剤の浸透促
進を達成することができる。
尚、上記各実施例ではレジスト層30表面より窪んで段
部を形成したが、第5図に示すようにレジス)N3に凸
部を形成し、これによってレジスト層30表面から突出
した段部3bを形成するようにしてもよい。また、マス
クパターンの露光にステッパを用いた場合には、マスク
に段部を形成するためのパターンを設けずとも、ステッ
パの移動距離をマスクの幅より大きく(例えば1μm)
すればチップ間が半影露光部となって、レジストにチッ
プ間を仕切る段部を形成することができる。
また、上記実施例では第1層がウェハである例を示した
が、第7図に示したようにウェハに形成された絶縁層上
にレジストを塗布する場合にはこの絶縁層が特許請求の
範囲に云う第1層に該当する。
また、露光された部分が溶は易くなるポジ型のレジスト
を用いる場合には、マスクパターンの遮光性部分と透光
性部分とを上記各実施例とは逆にしてマスクに描く。
【図面の簡単な説明】
第1[ff1(a)〜(f)はそれぞれ本発明の一実施
例にかかる製造方法の各工程を順次示す断面図、第2図
は段部の形状を説明する断面図、第3図は段部の深さを
説明する断面図、第4図(a)、 (b)はそれぞれ本
発明の他の一実施例にかかる製造方法の各工程を示す断
面図、第5図は本発明の更に他の一実施例にかかる断面
図、第6図、第7図はそれぞれ従来の製造方法にかかる
断面図である。 1はウェハ、 3はレジスト層、 3bは段部(凹部、凸部)、 4はメタル、 5.6.7はマスクである。 特許出願人     ローム株式会社 代理人  弁理士  安 倍 逸 部 第1図 b 第2図 第3図 第4図 第5図 第6図 a

Claims (3)

    【特許請求の範囲】
  1. (1)第1層上にレジストを塗布する工程と、レジスト
    層にマスクパターンを形成すると共に段部を形成する工
    程と、レジスト層上から全面にメタルを付着させる工程
    と、レジスト層を溶剤で溶解しつつ剥離する工程とを備
    えたことを特徴とする半導体装置の製造方法。
  2. (2)段部の側壁は底面に対して90度を超えた傾きを
    もって立設したことを特徴とする特許請求の範囲第1項
    記載の半導体装置の製造方法。
  3. (3)段部の深さはメタル層の厚さより深いことを特徴
    とする特許請求の範囲第1項または第2項記載の半導体
    装置の製造方法。
JP7864588A 1988-03-31 1988-03-31 半導体装置の製造方法 Pending JPH01251722A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7864588A JPH01251722A (ja) 1988-03-31 1988-03-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7864588A JPH01251722A (ja) 1988-03-31 1988-03-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01251722A true JPH01251722A (ja) 1989-10-06

Family

ID=13667602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7864588A Pending JPH01251722A (ja) 1988-03-31 1988-03-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01251722A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693548A (en) * 1994-12-19 1997-12-02 Electronics And Telecommunications Research Institute Method for making T-gate of field effect transistor
JP2016039177A (ja) * 2014-08-05 2016-03-22 富士電機株式会社 リフトオフマスク並びにそれを用いて製造された半導体素子およびmems素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693548A (en) * 1994-12-19 1997-12-02 Electronics And Telecommunications Research Institute Method for making T-gate of field effect transistor
JP2016039177A (ja) * 2014-08-05 2016-03-22 富士電機株式会社 リフトオフマスク並びにそれを用いて製造された半導体素子およびmems素子

Similar Documents

Publication Publication Date Title
WO2001033621A3 (en) Methods for forming openings in a substrate and methods for creating assemblies
JPH01251722A (ja) 半導体装置の製造方法
JP2021501473A (ja) Tftアレイ基板の製造方法及びディスプレイ装置の製造方法
JPS602956A (ja) フオトマスクの製造方法
US6238845B1 (en) Method of forming lead frames with preformation support
JP2564045B2 (ja) 半導体チップの製造方法
JPS61102739A (ja) パタ−ン形成方法
JPS5823739B2 (ja) キンゾクデンキヨクノ ケイセイホウホウ
JPH0246738A (ja) 微細電極の形成法
JPS61256729A (ja) 導体パタ−ンの形成方法
JPS61198632A (ja) レジストパタ−ンアンダ−カツト形状の形成方法
CN117594436A (zh) 剥离金属的方法
JPH02254719A (ja) 電極形成方法
JPS63162887A (ja) 板材のエツチング加工法
JPH02187023A (ja) 電極パターン形成方法
JPS62137856A (ja) 導体パタ−ンの形成方法
JPH02125620A (ja) パターン形成方法
JPH02174217A (ja) 弾性表面波素子作製法
JPS61245532A (ja) 薄膜のパタ−ニング方法
JPS59138475A (ja) イオン流制御用電極の製造方法
JP2000150419A (ja) 金属膜の堆積方法、配線パターンの形成方法及び配線パターンの構造
JPS61256730A (ja) 導体パタ−ンの形成方法
JPH11266077A (ja) 端面メッキ付プリント配線板及びその製造方法
JPS6216536B2 (ja)
JPS58112331A (ja) リフトオフパタ−ン形成方法