JPH01243123A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH01243123A JPH01243123A JP7079388A JP7079388A JPH01243123A JP H01243123 A JPH01243123 A JP H01243123A JP 7079388 A JP7079388 A JP 7079388A JP 7079388 A JP7079388 A JP 7079388A JP H01243123 A JPH01243123 A JP H01243123A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- instruction
- units
- control line
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は情報処理装置に関し、特にパイプライン処理可
能な複数種の機能ユニットを有するパイプライン方式の
情報処理装置に関する。
能な複数種の機能ユニットを有するパイプライン方式の
情報処理装置に関する。
従来技術
従来、この種の情報処理装置は浮動小数点演算器や固定
小数点演算器、およびキ七ツシュユニットなどの複数種
の機能ユニットを有しているが、命令の解読を行って各
機能ユニットを利用してプログラムの実行を行う命令ユ
ニットは１つだけである。
小数点演算器、およびキ七ツシュユニットなどの複数種
の機能ユニットを有しているが、命令の解読を行って各
機能ユニットを利用してプログラムの実行を行う命令ユ
ニットは１つだけである。
各機能ユニットがパイプライン化されることにより、各
機能ユニットに毎サイクル処理を取込めるとしても、命
令ユニットは毎サイクル同一の機能ユニットを利用し続
けることもなければ、全ての機能ユニツ１〜を同時に利
用することもできない。
機能ユニットに毎サイクル処理を取込めるとしても、命
令ユニットは毎サイクル同一の機能ユニットを利用し続
けることもなければ、全ての機能ユニツ１〜を同時に利
用することもできない。
また、命令ユニットに命令を発行する命令発行ユニット
も命令による副作用の保障などの理由により、必すしも
毎ザイクル命令を発行できるとは限らない。
も命令による副作用の保障などの理由により、必すしも
毎ザイクル命令を発行できるとは限らない。
このような従来の情報処理装置では、複数種の機能ユニ
ッ１〜に対して１つの命令ユニットを有する構成となっ
ているので、個々の機能ユニットがパイプライン処理に
より毎サイクル処理を受付けることが可能であっても、
命令ユニットが毎サイクル各機能ユニットに対して利用
要求を出せないため、各機能ユニットの利用率が低いと
いう欠点がある。
ッ１〜に対して１つの命令ユニットを有する構成となっ
ているので、個々の機能ユニットがパイプライン処理に
より毎サイクル処理を受付けることが可能であっても、
命令ユニットが毎サイクル各機能ユニットに対して利用
要求を出せないため、各機能ユニットの利用率が低いと
いう欠点がある。
また、マルチプロセッサ構成においては各プロセッサ毎
にこれら機能ユニットを有しているため、ハードウェア
量の増加に比し、てシステムの性能の向上か十分に得ら
れないという欠点がある。
にこれら機能ユニットを有しているため、ハードウェア
量の増加に比し、てシステムの性能の向上か十分に得ら
れないという欠点がある。
九肌曵旦追
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、各機能ユニットの利用率を向上させるこ
とかでき、ハードウェア量の増加に比してマルチプロセ
ッサ構成におけるシステムの性能を向上させることがで
きる情報処理装置の提供を目的とする。
されたもので、各機能ユニットの利用率を向上させるこ
とかでき、ハードウェア量の増加に比してマルチプロセ
ッサ構成におけるシステムの性能を向上させることがで
きる情報処理装置の提供を目的とする。
発明の構成
本発明による情報処理装置は、複数の命令ユニットと、
前記複数の命令ユニットに共有されてアクセスされ、か
つパイプライン処理が可能な複数種の機能ユニツ１へと
、前記複数種の機能ユニッ１〜のうちの１つに対して１
肪記複数の命令エニン１〜各々からの利用要求により競
合が少したとき、前記複数の命令ユニッ１−からの利用
要求のうち１つを予め定められた順位に従ってｉＨ択し
、該利用要求を前記機能ユニッ１〜のうちの１つに送出
する選択手段と、前記選択手段により選択された該利用
要求以外の利用要求を抑止する抑止手段とを有すること
を特徴とする。
前記複数の命令ユニットに共有されてアクセスされ、か
つパイプライン処理が可能な複数種の機能ユニツ１へと
、前記複数種の機能ユニッ１〜のうちの１つに対して１
肪記複数の命令エニン１〜各々からの利用要求により競
合が少したとき、前記複数の命令ユニッ１−からの利用
要求のうち１つを予め定められた順位に従ってｉＨ択し
、該利用要求を前記機能ユニッ１〜のうちの１つに送出
する選択手段と、前記選択手段により選択された該利用
要求以外の利用要求を抑止する抑止手段とを有すること
を特徴とする。
聚脹胴
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例による情報処理装置
は、命令ユニッｌ−１，２と、プログラムレジスタユニ
ット３，４と、競合調停ユニット５，６と、オペランド
セレクタ７．８と、機能ユニ７１〜９，１０と、オア凹
ＩＺ４１１．１２とを含んて構成されている。
る。図において、本発明の一実施例による情報処理装置
は、命令ユニッｌ−１，２と、プログラムレジスタユニ
ット３，４と、競合調停ユニット５，６と、オペランド
セレクタ７．８と、機能ユニ７１〜９，１０と、オア凹
ＩＺ４１１．１２とを含んて構成されている。
命令ユニツ１〜１，２は図示せぬ命令供給ユニットと信
号線１０１，２０１を介して接続されている。また、命
令ユニット１．２は制御線１０２，１０５，２０２，２
０５を介してプログラムレジスタユニッ１〜３．４に接
続されている。
号線１０１，２０１を介して接続されている。また、命
令ユニット１．２は制御線１０２，１０５，２０２，２
０５を介してプログラムレジスタユニッ１〜３．４に接
続されている。
さらに、命令ユニット１，２は信号線１０３，２０３を
介して競合調停ユニット５に接続され、信号線１０４．
２０４を介して競合調停ユニット６に接続されている。
介して競合調停ユニット５に接続され、信号線１０４．
２０４を介して競合調停ユニット６に接続されている。
プログラムレジスタユニット３．４は夫々レジスタ３−
ｉ（ｉ＝１．２．・・・・・・、ｎ）、４−ｉにより構
成され、信号線１０６，２０６を介してオペランドセレ
クタ７．８に接続されている。
ｉ（ｉ＝１．２．・・・・・・、ｎ）、４−ｉにより構
成され、信号線１０６，２０６を介してオペランドセレ
クタ７．８に接続されている。
競合調停ユニット５．６は制御線１０７，２０７を介し
てオア回路１１に接続され、制御線１０８，２０８を介
してオア回路１２に接続されている。また、競合調停ユ
ニット５．６は制御線１０９，２０９を介してオペラン
ドセレクタ７．８に接続され、制御線１１０．２１０を
介して機能ユニッ１〜９，１０に接続されている。
てオア回路１１に接続され、制御線１０８，２０８を介
してオア回路１２に接続されている。また、競合調停ユ
ニット５．６は制御線１０９，２０９を介してオペラン
ドセレクタ７．８に接続され、制御線１１０．２１０を
介して機能ユニッ１〜９，１０に接続されている。
−フ −
機能ユニット９．１０は信号線１１２，２１２を介して
プログラムレジスタユニツｌ−３，４に接続されている
。ここで、機能ユニット９，１０は浮動小数点演算器や
固定小数点演算器、およびキャッシュユニッ１〜などで
ある。
プログラムレジスタユニツｌ−３，４に接続されている
。ここで、機能ユニット９，１０は浮動小数点演算器や
固定小数点演算器、およびキャッシュユニッ１〜などで
ある。
次に、たとえば命令ユニッ１〜１が機能ユニット９を用
いて命令実行を行う場合について説明する。
いて命令実行を行う場合について説明する。
命令ユニット１は信号線１０１を介して命令供給ユニン
１〜から命令を受取ると、その命令の解読を行う。この
命令の解読により利用すべき機能ユニット９や処理に必
要なプログラムレジスタユニツ１−３内のレジスタ３−
１、および結果を格納するレジスタ３−２などが決定さ
れる。
１〜から命令を受取ると、その命令の解読を行う。この
命令の解読により利用すべき機能ユニット９や処理に必
要なプログラムレジスタユニツ１−３内のレジスタ３−
１、および結果を格納するレジスタ３−２などが決定さ
れる。
処理に必要なレジスタ３−１は制御線１０２を介してプ
ログラムレジスタユニット３に指示され、プログラムレ
ジスタユニット３内のレジスタ３−１の内容は信号線１
０６を介し、てオペランドセレクタ７に読出される。
ログラムレジスタユニット３に指示され、プログラムレ
ジスタユニット３内のレジスタ３−１の内容は信号線１
０６を介し、てオペランドセレクタ７に読出される。
利用すべき機能ユニット９の指示は信号線１０３を介し
て競合調停ユニット５に出力され、競合調停ユニツ１〜
５では信号線１０３を介して入力された命令ユニツ１〜
１からの利用要求が命令ユニッ１へ２からの利用要求と
競合していないがどうかのチエツクを行う。
て競合調停ユニット５に出力され、競合調停ユニツ１〜
５では信号線１０３を介して入力された命令ユニツ１〜
１からの利用要求が命令ユニッ１へ２からの利用要求と
競合していないがどうかのチエツクを行う。
競合調停ユニット５は命令ユニット１からの利用要求か
競合していなけれは、信号線１０６を介して入力された
プログラムレジスタユニット３からの出力を機能ユニッ
ト９に送出するように制御線１０９を介してオペランド
セレクタ７を制御する。
競合していなけれは、信号線１０６を介して入力された
プログラムレジスタユニット３からの出力を機能ユニッ
ト９に送出するように制御線１０９を介してオペランド
セレクタ７を制御する。
また、競合調停ユニット５は信号線１１１を介して入力
されたオペランドセレクタ７からの出力内容に応じた処
理を行うように制御線１１０を介して機能ユニット９を
制御する。
されたオペランドセレクタ７からの出力内容に応じた処
理を行うように制御線１１０を介して機能ユニット９を
制御する。
機能ユニツｌ−９で処理された結果は信号線１１２を介
してプログラムレジスタユニッ１−３に送出され、制御
線１０５を介して命令ユニット１がら入力された書込み
指示によりレジスタユニ７１−３内のレジスタ３−２に
書込まれる。
してプログラムレジスタユニッ１−３に送出され、制御
線１０５を介して命令ユニット１がら入力された書込み
指示によりレジスタユニ７１−３内のレジスタ３−２に
書込まれる。
競合調停ユニット５において信号線１０３，２０３を介
して機能ユニット９の利用要求が同時に発生した場合に
は、いずれの利用要求を受付けるかをラウントロピン（
Ｒｏｕｎｄ Ｒｏｂｉｎ ）方式などによって決定する
。
して機能ユニット９の利用要求が同時に発生した場合に
は、いずれの利用要求を受付けるかをラウントロピン（
Ｒｏｕｎｄ Ｒｏｂｉｎ ）方式などによって決定する
。
今、競合調停ユニッｌ〜５において命令ユニット１から
の利用要求が受付けられたとすれば、競合調停ユニン１
−５は制御線１０８とオア回路１２と制御線２１３とを
介して命令ユニット２にホールド指示を送出する。命令
ユニット２は制御線２１３を介して入力されたボールド
指示により、機能ユニン１〜９に対する利用要求を出力
した状態でホールドされる。
の利用要求が受付けられたとすれば、競合調停ユニン１
−５は制御線１０８とオア回路１２と制御線２１３とを
介して命令ユニット２にホールド指示を送出する。命令
ユニット２は制御線２１３を介して入力されたボールド
指示により、機能ユニン１〜９に対する利用要求を出力
した状態でホールドされる。
また、競合調停ユニツ１〜５は制御線１０９を介してオ
ペランドセレクタ７を制御してプログラムレジスタユニ
ット３からの出力内容を信号線１１１を介して機能ユニ
ット９に送出させ、制御線１１０を介して機能ユニット
９が命令ユニット１の処理を行うように制御する。
ペランドセレクタ７を制御してプログラムレジスタユニ
ット３からの出力内容を信号線１１１を介して機能ユニ
ット９に送出させ、制御線１１０を介して機能ユニット
９が命令ユニット１の処理を行うように制御する。
機能ユニッ１〜９で命令ユニツ）−１の処理が実行され
ると、その実行結果は信号線１１２を介してブＴコクラ
ムレジスタユニ７１へ３に送出され、制御線１０５を介
して命令ユニット１がらの制御によりプログラムレシス
タユニッ１−３内のレジスタ３−ｉに書込まれる。
ると、その実行結果は信号線１１２を介してブＴコクラ
ムレジスタユニ７１へ３に送出され、制御線１０５を介
して命令ユニット１がらの制御によりプログラムレシス
タユニッ１−３内のレジスタ３−ｉに書込まれる。
上述の処理動作と同様にして、命令ユニット２からの処
理および機能ユニット１０における処理も行われる。
理および機能ユニット１０における処理も行われる。
このように、複数の命令ユニット１，２により複数種の
機能ユニット９．１０を共有してアクセスするようにす
ることによって、ハードウェアをそれ程増加させること
なく、また、性能をあまり低下させることなく、マルチ
プロセッサ構成のパイプライン方式の情報処理装置を構
成することができる。よって、各機能ユニツ１〜９，１
０の利用率を向上させることができ、コストパフォーマ
ンスの優れた装置を構成することかできる。
機能ユニット９．１０を共有してアクセスするようにす
ることによって、ハードウェアをそれ程増加させること
なく、また、性能をあまり低下させることなく、マルチ
プロセッサ構成のパイプライン方式の情報処理装置を構
成することができる。よって、各機能ユニツ１〜９，１
０の利用率を向上させることができ、コストパフォーマ
ンスの優れた装置を構成することかできる。
また、機能ユニット９．１０がキャッシュユニ・ｙ ）
□のようなものの場合には、必ずしも命令ユニット１．
２に対して独立なものてはないため、その実現には多少
工夫が必要であるが、プロセッサ番号（命令ユニツ１〜
番号）を主記憶アドレスの一部として使用することによ
って、複数の命令ユニットによって参照される主記憶ア
ドレス空間を統一・的に扱うことか可能となる。
□のようなものの場合には、必ずしも命令ユニット１．
２に対して独立なものてはないため、その実現には多少
工夫が必要であるが、プロセッサ番号（命令ユニツ１〜
番号）を主記憶アドレスの一部として使用することによ
って、複数の命令ユニットによって参照される主記憶ア
ドレス空間を統一・的に扱うことか可能となる。
尚、本発明の一実施例においては同一の機能ユニｙ ｌ
・への利用要求に競合が生じたとき、競合調停ユニン１
へ５で受イ・１けられなかった利用要求を出力した命令
ユニットをその状態てホールドするようにしたか、その
命令ユニットにおいて次の命令が池の機能ユニットへの
利用要求であればその利用要求を先に実行するようにで
きることは明白である。
・への利用要求に競合が生じたとき、競合調停ユニン１
へ５で受イ・１けられなかった利用要求を出力した命令
ユニットをその状態てホールドするようにしたか、その
命令ユニットにおいて次の命令が池の機能ユニットへの
利用要求であればその利用要求を先に実行するようにで
きることは明白である。
発明の詳細
な説明したように本発明によれば、複数の命令ユニット
によりパイプライン処理が可能な複数種の機能ユニット
を共有してアクセスし、複数種の機能ユニッ１へのうち
の１つに対して複数の命令ユニ７１〜各々からの利用要
求により競合が生じたとき、’ｌ（’ｆけられた命令ユ
ニットからの利用要求以外の利用要求を抑止するように
することによって、各機能ユニｙｌ〜の利用率を向上さ
せることが一でき、ハードウェア量の増加に比してマル
チプロセッサ構成におけるシステムの性能を向上させる
ことができるという効果がある。
によりパイプライン処理が可能な複数種の機能ユニット
を共有してアクセスし、複数種の機能ユニッ１へのうち
の１つに対して複数の命令ユニ７１〜各々からの利用要
求により競合が生じたとき、’ｌ（’ｆけられた命令ユ
ニットからの利用要求以外の利用要求を抑止するように
することによって、各機能ユニｙｌ〜の利用率を向上さ
せることが一でき、ハードウェア量の増加に比してマル
チプロセッサ構成におけるシステムの性能を向上させる
ことができるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １．２・・・・・・命令ユニッ１〜 ５．６・・・・・・競合調停ユニット ７．８・・・・・・オペランドセレクタ９．１０・・・
・・・機能ユニット １１．１２・・・・・・オア回路
る。 主要部分の符号の説明 １．２・・・・・・命令ユニッ１〜 ５．６・・・・・・競合調停ユニット ７．８・・・・・・オペランドセレクタ９．１０・・・
・・・機能ユニット １１．１２・・・・・・オア回路
Claims (1)
- （１）複数の命令ユニットと、前記複数の命令ユニット
に共有されてアクセスされ、かつパイプライン処理が可
能な複数種の機能ユニットと、前記複数種の機能ユニッ
トのうちの１つに対して前記複数の命令ユニット各々か
らの利用要求により競合が生じたとき、前記複数の命令
ユニットからの利用要求のうち１つを予め定められた順
位に従って選択し、該利用要求を前記機能ユニットのう
ちの１つに送出する選択手段と、前記選択手段により選
択された該利用要求以外の利用要求を抑止する抑止手段
とを有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079388A JPH01243123A (ja) | 1988-03-24 | 1988-03-24 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079388A JPH01243123A (ja) | 1988-03-24 | 1988-03-24 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01243123A true JPH01243123A (ja) | 1989-09-27 |
Family
ID=13441774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7079388A Pending JPH01243123A (ja) | 1988-03-24 | 1988-03-24 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01243123A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179326A (ja) * | 2005-12-28 | 2007-07-12 | Matsushita Electric Ind Co Ltd | 演算処理装置 |
| JP2007328461A (ja) * | 2006-06-06 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 非対称マルチプロセッサ |
| JP2016009907A (ja) * | 2014-06-23 | 2016-01-18 | 日本電信電話株式会社 | プログラマブルデバイスおよびその制御方法 |
-
1988
- 1988-03-24 JP JP7079388A patent/JPH01243123A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179326A (ja) * | 2005-12-28 | 2007-07-12 | Matsushita Electric Ind Co Ltd | 演算処理装置 |
| JP2007328461A (ja) * | 2006-06-06 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 非対称マルチプロセッサ |
| JP2016009907A (ja) * | 2014-06-23 | 2016-01-18 | 日本電信電話株式会社 | プログラマブルデバイスおよびその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240111441A1 (en) | On-Chip Atomic Transaction Engine | |
| US6282583B1 (en) | Method and apparatus for memory access in a matrix processor computer | |
| Tucker | The IBM 3090 system: An overview | |
| US7284092B2 (en) | Digital data processing apparatus having multi-level register file | |
| US5574939A (en) | Multiprocessor coupling system with integrated compile and run time scheduling for parallelism | |
| US5640524A (en) | Method and apparatus for chaining vector instructions | |
| US6594713B1 (en) | Hub interface unit and application unit interfaces for expanded direct memory access processor | |
| JP2574967B2 (ja) | マルチプロセッサシステム用アービトレーション装置および同方法 | |
| US5165038A (en) | Global registers for a multiprocessor system | |
| US20020083373A1 (en) | Journaling for parallel hardware threads in multithreaded processor | |
| KR100981033B1 (ko) | 프로세서를 코프로세서에 인터페이싱하기 위한 방법 및 장치 | |
| IE990754A1 (en) | An apparatus for software initiated prefetch and method therefor | |
| JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
| US5544337A (en) | Vector processor having registers for control by vector resisters | |
| US6594711B1 (en) | Method and apparatus for operating one or more caches in conjunction with direct memory access controller | |
| JP4585647B2 (ja) | パイプラインメモリシステムにおける複数のターゲットへの複数の未解決要求のサポート | |
| JPS60167028A (ja) | マルチデ−タ路のｃｐｕア−キテクチヤ | |
| US5524255A (en) | Method and apparatus for accessing global registers in a multiprocessor system | |
| GB2200481A (en) | Maintaining coherence between a microprocessor's integrated cache and external memory | |
| US20030196072A1 (en) | Digital signal processor architecture for high computation speed | |
| EP0797803B1 (en) | Chunk chaining for a vector processor | |
| JPH01243123A (ja) | 情報処理装置 | |
| US5568631A (en) | Multiprocessor system with a shared control store accessed with predicted addresses | |
| Kawano et al. | Fine-grain multi-thread processor architecture for massively parallel processing | |
| US5598547A (en) | Vector processor having functional unit paths of differing pipeline lengths |