JPH01242768A - マスク蒸着方法 - Google Patents
マスク蒸着方法Info
- Publication number
- JPH01242768A JPH01242768A JP7031488A JP7031488A JPH01242768A JP H01242768 A JPH01242768 A JP H01242768A JP 7031488 A JP7031488 A JP 7031488A JP 7031488 A JP7031488 A JP 7031488A JP H01242768 A JPH01242768 A JP H01242768A
- Authority
- JP
- Japan
- Prior art keywords
- vapor deposition
- metal mask
- mask
- magnet
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
真空蒸着に使用するメタルマスクに関し、メタルマスク
の撓みによる蒸着粒子の回り込みを無くすることを目的
とし、 メタルマスクを磁性金属板を用いて形成し、被処理基板
の背後に板状の磁石を置き、この磁石によりメタルマス
クを磁気吸引させた状態で真空蒸着を行い、マスク蒸着
方法を構成する。
の撓みによる蒸着粒子の回り込みを無くすることを目的
とし、 メタルマスクを磁性金属板を用いて形成し、被処理基板
の背後に板状の磁石を置き、この磁石によりメタルマス
クを磁気吸引させた状態で真空蒸着を行い、マスク蒸着
方法を構成する。
本発明は微細パターンの形成に使用するマスク蒸着方法
に関する。
に関する。
大量の情報を迅速に処理する必要性から情報処理装置は
高密度実装が行われており、使用部品の小形化が推進さ
れている。
高密度実装が行われており、使用部品の小形化が推進さ
れている。
こ\で、導体線路や電極などの微細パターンの形成法と
してはマスク蒸着法と写真蝕刻技術(フォトリソグラフ
ィ)とがある。
してはマスク蒸着法と写真蝕刻技術(フォトリソグラフ
ィ)とがある。
すなわち、前者は真空蒸着或いはスパッタによる薄膜形
成に際し、被処理基板の上に予めパターンの六開けが行
われているマスクを密着することにより薄膜パターンの
形成を行うものである。
成に際し、被処理基板の上に予めパターンの六開けが行
われているマスクを密着することにより薄膜パターンの
形成を行うものである。
また、後者は被処理基板の上に真空蒸着やスパッタなど
の物理的方法或いは化学気相成長法(ChelIlic
al Vapor Deposition略称CVD)
などの方法で薄膜を作り、感光性レジストを被覆した後
、マスクを通して紫外線を照射して後に現像し、レジス
トパターンを作り、湿式エツチング或いは乾式エツチン
グを行って蒸着薄膜を選択エツチングして微細な薄膜パ
ターンを形成するものである。
の物理的方法或いは化学気相成長法(ChelIlic
al Vapor Deposition略称CVD)
などの方法で薄膜を作り、感光性レジストを被覆した後
、マスクを通して紫外線を照射して後に現像し、レジス
トパターンを作り、湿式エツチング或いは乾式エツチン
グを行って蒸着薄膜を選択エツチングして微細な薄膜パ
ターンを形成するものである。
こ−で、前者のマスク蒸着法は後者に較べるとパターン
精度において遜色があるもの\、筒便であり、また厚い
パターンも形成できることから広く使用されている。
精度において遜色があるもの\、筒便であり、また厚い
パターンも形成できることから広く使用されている。
マスク蒸着によるパターン形成は電子部品に限らず装飾
や織物の部門などあらゆる用途に互って行われているが
、こ\ではフリップチップタイプの半導体IC(略して
フリップチップIC)を例として説明する。
や織物の部門などあらゆる用途に互って行われているが
、こ\ではフリップチップタイプの半導体IC(略して
フリップチップIC)を例として説明する。
フリップチップICは半導体ICの集積回路形成面の上
に、マトリックス状に、或いはチップの周辺に沿って半
田からなる電極端子(半田バンプ)を設けたものである
。
に、マトリックス状に、或いはチップの周辺に沿って半
田からなる電極端子(半田バンプ)を設けたものである
。
そして、これを予めアルミナ(α−Al2Oいなどから
なる耐熱性の多層基板の上に形成されている電極パッド
に位置合わせ、基板加熱を行ちて半田を融着させ回路接
続を行うことにより装着が行われている。
なる耐熱性の多層基板の上に形成されている電極パッド
に位置合わせ、基板加熱を行ちて半田を融着させ回路接
続を行うことにより装着が行われている。
こ\で、半田バンプの形成にはマスク蒸着法が使用され
ており、半田を50〜60μmの厚さに形成している。
ており、半田を50〜60μmの厚さに形成している。
すなわち、集積回路の形成の終わった半導体基板(ウェ
ハ)の上に半田バンプ形成位置を除いて二酸化硅素(S
ing)、酸窒化硅素(SiON)、窒化硅素(StJ
4)などの耐湿保rFL層を形成した後、メタルマスク
を密着させて蒸着源の上に置き、半田蒸着を行って半田
バンプを形成している。
ハ)の上に半田バンプ形成位置を除いて二酸化硅素(S
ing)、酸窒化硅素(SiON)、窒化硅素(StJ
4)などの耐湿保rFL層を形成した後、メタルマスク
を密着させて蒸着源の上に置き、半田蒸着を行って半田
バンプを形成している。
こ\で、メタルマスクとしては厚さが100〜200
μmでモリブデン(Mo)、コバール(Ni−Co−F
e合金)、4270イ(42%Ni−Fe合金)などが
使用されている。
μmでモリブデン(Mo)、コバール(Ni−Co−F
e合金)、4270イ(42%Ni−Fe合金)などが
使用されている。
然し、半田バンプの高さが数10μmの厚さになるまで
真空蒸着を行うと、加熱によってメタルマスク自体が膨
張すること\、メタルマスクの重量の増加とによって下
方に向いてのメタルマスクの撓みが生じる。
真空蒸着を行うと、加熱によってメタルマスク自体が膨
張すること\、メタルマスクの重量の増加とによって下
方に向いてのメタルマスクの撓みが生じる。
第3図はこの状態を示す断面図であって、半導体ウェハ
1の下面に基板ホルダ2により固定されているメタルマ
スク3は、中央に近づくに従って半導体ウェハ1との隙
間が増大してくる。
1の下面に基板ホルダ2により固定されているメタルマ
スク3は、中央に近づくに従って半導体ウェハ1との隙
間が増大してくる。
その結果、メタルマスク3を通っての蒸発粒子の廻り込
みが増加してパターン精度の低下が生じ、隣接パターン
の距離が短い場合には絶縁不良や短絡などの障害が起こ
る。
みが増加してパターン精度の低下が生じ、隣接パターン
の距離が短い場合には絶縁不良や短絡などの障害が起こ
る。
第4図は半導体チップ4の上に形成された半田バンプ5
とメタルマスク3との関係を示すもので、半田バンプ5
は半導体チップ4の導体線路の先端に設けられているパ
ッド6の上にのみ形成されなければならないが、メタル
マスク3の裏側まで廻り込む結果として短絡が生じた状
態を示している。
とメタルマスク3との関係を示すもので、半田バンプ5
は半導体チップ4の導体線路の先端に設けられているパ
ッド6の上にのみ形成されなければならないが、メタル
マスク3の裏側まで廻り込む結果として短絡が生じた状
態を示している。
以上記したようにメタルマスクを用いて数10μmの膜
厚の蒸着を行うと、自重の増加とメタルマスクの熱膨張
によって撓みを生じ、これにより蒸着パターンの精度が
低下することが問題である。
厚の蒸着を行うと、自重の増加とメタルマスクの熱膨張
によって撓みを生じ、これにより蒸着パターンの精度が
低下することが問題である。
上記の課題はメタルマスクを磁性金属板を用いて形成し
、被処理基板の背後に板状の磁石を置き、この磁石によ
りメタルマスクを磁気吸引させた状態で真空蒸着を行う
方法をとることにより解決することができる。
、被処理基板の背後に板状の磁石を置き、この磁石によ
りメタルマスクを磁気吸引させた状態で真空蒸着を行う
方法をとることにより解決することができる。
本発明はメタルマスクが熱膨張と自重の増加により撓む
のを防止する方法としてメタルマスクを磁性金属を用い
て形成すると共に、蒸着によりパターンを形成する被処
理基板の背後に永久磁石を備え、常にメタルマスクを磁
気吸引する構成をとるものである。
のを防止する方法としてメタルマスクを磁性金属を用い
て形成すると共に、蒸着によりパターンを形成する被処
理基板の背後に永久磁石を備え、常にメタルマスクを磁
気吸引する構成をとるものである。
このようにすると、熱膨張や自重増によっても被処理W
板との密着は変わらず、これにより高いパターン精度を
維持することができる。
板との密着は変わらず、これにより高いパターン精度を
維持することができる。
第1図は本発明の実施に使用したメタルマスクと451
石との配置奇示す一実施例の断面図である。
石との配置奇示す一実施例の断面図である。
すなわち、非磁性金属である銅(Cu)を用いて磁石7
のホルダ8を作り、4270イからなるメタルマスク9
をシリコン(SR) ウェハ10に密着させて磁石7に
吸引させた。
のホルダ8を作り、4270イからなるメタルマスク9
をシリコン(SR) ウェハ10に密着させて磁石7に
吸引させた。
具体的には、磁石7としては直径が100 m+nで厚
さが1511mのフェライト磁石を用い、Stウェハ1
0としては径3インチ(76,2+u)、厚さが500
11mのものを用い、またメタルマスクは厚さが100
μmのものを使用した。
さが1511mのフェライト磁石を用い、Stウェハ1
0としては径3インチ(76,2+u)、厚さが500
11mのものを用い、またメタルマスクは厚さが100
μmのものを使用した。
そして、真空蒸着機にセ・ツトし、蒸着源としてはイン
ジウム(In)を坩堝に入れ、これを抵抗加熱法により
加熱溶融して真空蒸着させた。
ジウム(In)を坩堝に入れ、これを抵抗加熱法により
加熱溶融して真空蒸着させた。
第2図はこのようにしてStチップ11の上に60μm
の厚さに形成した半田バンプ12の断面図であって、0
.1 μmの厚さに予め形成しであるバッド6の」−に
精度よくパターン形成することができた。
の厚さに形成した半田バンプ12の断面図であって、0
.1 μmの厚さに予め形成しであるバッド6の」−に
精度よくパターン形成することができた。
本発明の実施により、半導体チップのバンプ形成のよう
に蒸2膜からなる厚いパターンを形成する場合でもマス
クの撓みを無くすることができ、これにより製造歩留ま
りの向上による価格低減が可能となる。
に蒸2膜からなる厚いパターンを形成する場合でもマス
クの撓みを無くすることができ、これにより製造歩留ま
りの向上による価格低減が可能となる。
第1図はメタルマスクと磁石との配置を示す断面図、
第2図はSiチップ上に形成した半田バンプの断面図、
第3図は芸者中のメタルマスクの撓み発生を示す断面図
、 第4図は短絡の発生状態を示す断面図、である。 図において、 ■は半導体ウェハ、 3,9はメタルマスク、4
は半導体チップ、 5,12は半田バンプ、6は
バッド、 7は磁石、8はホルダ、
10はSiウェハ、11はSiデツプ、 である。
、 第4図は短絡の発生状態を示す断面図、である。 図において、 ■は半導体ウェハ、 3,9はメタルマスク、4
は半導体チップ、 5,12は半田バンプ、6は
バッド、 7は磁石、8はホルダ、
10はSiウェハ、11はSiデツプ、 である。
Claims (1)
- 被処理基板に接して蒸着源上に設置し、該蒸着源を加熱
して蒸着源中の材料を真空蒸発せしめ、前記被処理基板
上に選択的に蒸着パターンの形成を行うメタルマスクが
磁性金属板を用いて形成されており、前記被処理基板の
背後に板状の磁石を置き、該磁石により前記メタルマス
クを磁気吸引させた状態で真空蒸着を行うことを特徴と
するマスク蒸着方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7031488A JPH01242768A (ja) | 1988-03-24 | 1988-03-24 | マスク蒸着方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7031488A JPH01242768A (ja) | 1988-03-24 | 1988-03-24 | マスク蒸着方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01242768A true JPH01242768A (ja) | 1989-09-27 |
Family
ID=13427869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7031488A Pending JPH01242768A (ja) | 1988-03-24 | 1988-03-24 | マスク蒸着方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01242768A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0413858A (ja) * | 1990-05-08 | 1992-01-17 | Mitsumura Insatsu Kk | マスキング装置 |
FR2855530A3 (fr) * | 2003-05-28 | 2004-12-03 | Tecmachine | Procede de masquage par pochoir pour la realisation de depots sous vide sur un substrat |
US11024488B2 (en) * | 2017-03-08 | 2021-06-01 | The Japan Steel Works, Ltd. | Film-forming method, manufacturing method of electronic device, and plasma atomic layer deposition apparatus |
-
1988
- 1988-03-24 JP JP7031488A patent/JPH01242768A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0413858A (ja) * | 1990-05-08 | 1992-01-17 | Mitsumura Insatsu Kk | マスキング装置 |
FR2855530A3 (fr) * | 2003-05-28 | 2004-12-03 | Tecmachine | Procede de masquage par pochoir pour la realisation de depots sous vide sur un substrat |
US11024488B2 (en) * | 2017-03-08 | 2021-06-01 | The Japan Steel Works, Ltd. | Film-forming method, manufacturing method of electronic device, and plasma atomic layer deposition apparatus |
US12009183B2 (en) | 2017-03-08 | 2024-06-11 | The Japan Steel Works, Ltd. | Film-forming method, manufacturing method of electronic device, and plasma atomic layer deposition apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6297164B1 (en) | Method for producing contact structures | |
US6130141A (en) | Flip chip metallization | |
EP0411165B1 (en) | Method of forming of an integrated circuit chip packaging structure | |
US5561328A (en) | Photo-definable template for semiconductor chip alignment | |
JP3768601B2 (ja) | フラックスレス・フリップ・チップ・ボンディングおよびその製造方法 | |
JP3096061B2 (ja) | フリップチップ実装のためのマイクロバンプの製造方法 | |
JPH0410238B2 (ja) | ||
JPS62230027A (ja) | 半導体装置の製造方法 | |
JPH06237057A (ja) | 薄膜相互接続回路およびその形成方法 | |
JPH01242768A (ja) | マスク蒸着方法 | |
JPS63236319A (ja) | 半導体装置の製造方法 | |
TW480572B (en) | Vacuum vapor deposition apparatus | |
US11527420B2 (en) | Micro-fabricated, stress-engineered members formed on passivation layer of integrated circuit | |
JPH0745662A (ja) | メタルマスクの接着構造 | |
JP2735038B2 (ja) | バンプ形成方法 | |
JP2833167B2 (ja) | はんだバンプの形成方法および実装方法 | |
JPS62297457A (ja) | 蒸着用マスク | |
TWI235017B (en) | Circuit board having patterned trace with enhanced precision and method for fabricating the same | |
JP3331834B2 (ja) | はんだボールバンプの形成方法 | |
JPH04225235A (ja) | はんだバンプ形成方法及びマスク固定用磁石 | |
JPS59105322A (ja) | 微細パタ−ンの形成方法 | |
JP3870469B2 (ja) | 成膜前処理方法 | |
JPS593953A (ja) | 半導体装置の製造方法 | |
Chhabra et al. | Flip chip bonding | |
JPH09306918A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 |