[go: up one dir, main page]

JPH01241810A - 複合積層セラミック構造体 - Google Patents

複合積層セラミック構造体

Info

Publication number
JPH01241810A
JPH01241810A JP63070599A JP7059988A JPH01241810A JP H01241810 A JPH01241810 A JP H01241810A JP 63070599 A JP63070599 A JP 63070599A JP 7059988 A JP7059988 A JP 7059988A JP H01241810 A JPH01241810 A JP H01241810A
Authority
JP
Japan
Prior art keywords
dielectric
layer
mixture
green sheet
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63070599A
Other languages
English (en)
Inventor
Yuzo Shimada
嶋田 勇三
Takatada Tomioka
孝忠 冨岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63070599A priority Critical patent/JPH01241810A/ja
Publication of JPH01241810A publication Critical patent/JPH01241810A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は異種材料を複合化した複合積層セラミ横遺体に
関し、特に焼結収縮性または熱膨張性が異なるセラミッ
ク材料を均一に複合化した複合積層セラミック構造体に
関する。
〔従来の技術〕
従来コンデンサは配線層を設けたセラミック等の基板上
に、配線導体間に配置してはんだ付けなどして電子回路
を形成していた。しかし、この方法では、チップ型また
は、円板型のコンデンサはそれぞれ1個つつ取付けられ
ねばならない。
一方近年、ハイフリット技術によりコンデンサ等を含む
電子回路を基板内部に形成することが試みられている。
すなわち、アルミナ等のセラミック基板にスクリーン印
刷法により誘電体層とコンデンサ用内部電極とを交互に
形成し、次いてその上に基板表面となる絶縁J34を形
成して焼成し、コンデンサを構成している。しかしこの
場合、各パターンを印刷する工程が多くなり作業性か悪
くなる欠点があった。また誘電体材料の誘電率が小さい
こと、さらに印刷積層をくり返すに従い印刷部の平面性
か非常に悪くなり積層数を増やずことが困難であること
により大きな容量をもつコンデンサを形成することは不
可能であった。
このように、従来の混成集積回路等の複合部品では、限
られたセラミック等の絶縁基板上に、高密度に素子を実
装することは限界があった。
そこで高密度、高集積化をはかるため、絶縁体基板中に
抵抗体やコンデンサを納めて積層した構造を持つ新しい
複合積層セラミック構造体が開発されつつある。
この複合積層セラミック構造体の一例を第2図に示す。
この例は所定の誘電率をもつ誘電体層1にコンデンサの
電極層3を形成し、これらを積層してコンデンサを実現
し、最外層の絶縁体層2の1枚には外面に外部回路との
接続用の外部パッド電極6を設け、この外部パッド電極
6とコンデンサの電極層3との間を中間層の絶縁体層2
に他の部品、配線等と共に設けられた引出し導体4及び
接続パターン配線5により、これら絶縁体層2.誘電体
層1を積層して接続する構造となっている。これら誘電
体層1及び絶縁体層2を形成する誘電体材料、絶縁体材
料は、互いに異なる性質を有していることは言うまでも
ない。
〔発明が解決しようとする課題〕
上述した従来の複合積層セラミック構造体は、積層され
た誘電体層1.絶縁体層2が互いに異なる性質を有する
誘電体材料、絶縁体材料により形成される構成となって
いるので、各材料の微妙な収縮率の差や異質材料間の相
互拡散により、絶縁体層2と誘電体層lとの界面て剥離
やクラックなどの現象が生じ易く、品質の安定性及び信
頼性を阻害するという欠点があった。
また、焼結後の冷却過程およびはんだ処理等の熱処理の
際、それぞれの材料て熱膨張係数が異なっていることに
よるクラック等の発生などの欠点があった。
本発明の目的は、絶縁体層と誘電体層との界面での剥離
やクラックの発生を防止し、品質の安定性、信頼性の向
上をはかることができる複合積層セラミック構造体を提
供することにある。
〔課題を解決するための手段〕
本発明は、セラミック絶縁材料と誘電体材料からなる複
合積層セラミック構造体において、前記誘電体材料が鉛
を含み、かつ、前記セラミック絶縁材料で形成された層
と前記誘電体材料で形成された層の間に前記セラミック
絶縁材料と前記誘電体材料との混合物から成る層が形成
され、その混合比率が前記セラミック絶縁材料で形成さ
れた層から見て前記誘電体材料が段階的に増加する構成
になるよう少くとも2種類の混合層から形成されている
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例を示す積層成形前の断面図で
ある。
第1の実施例は、第1図に示す絶縁体層2は酸化アルミ
ニウムを40〜60 w t%、酸化鉛を1〜40wt
%、酸化ケイ素を2〜40wt%1M化ホウ素を1〜3
0 w t%、■族元素酸化物を0.05〜25 w 
t%、■族元素(ただし炭素、ケイ素、鉛は除く)の酸
化物を0.01〜]、 Ow t%で合計100 w 
t%となるような組成の900℃程度で焼結できる無機
粉末を使用した。また、誘電体層1は、P b (M 
n I/3.N b 2/3)o、o+ (M g I
/2・W I/2)0.645 T i 0−3450
3を組成とする900℃程度で焼結出来る複合ペロブス
カイト系高誘電体材料粉末を使用した。
一方、絶縁体層2と誘電体層1の間に挟む混合層11〜
13は、前記に示した絶縁組成と誘電体組成を混合した
ものである。具体的には、混合層Illは絶縁体対誘電
体が重量比パーセントで80対20.混合層1112は
50対50.混合層■13は20対80であった。
次に、この実施例の製造方法について説明する。一般に
、セラミッククリーンシートを得るには、原料粉末を有
機溶剤および有機バインダと混合しスラリーを得る。こ
のスラリーをキャスティング製膜法によポリエチレンフ
ィルム上にグリーンシートを作成する。グリーンシート
の厚みは6一 50〜100μmである。
前記方法を用いて絶縁体のセラミッククリーンシート、
誘電体のクリーンシートおよび絶縁桐料と誘電体材料と
の混合物のクリーンシートを各々作製し、それぞれ所定
の形状に切断し、各セラミッククリーンシート片を作製
する。ここて用いる誘電体材料は誘電率か約1500〜
3000程度の範囲にあり、大容量のコンデンサを形成
するためには有利である。
次に、第1図に示した構造になるように積層し、プレス
金型に投入後熱圧着プレスを行なう。
プレス圧着された生積層体を所定の形状に切断後、脱ハ
インタ処理を500 ’C前後の温度て行ない、850
°C〜1000°C程度の温度で焼結することにより複
合積層セラミック構造体を得た。
第2の実施例は、第1の実施例に示した3種類の混合!
11,12.13のかわりに絶縁体対誘電体が重量比パ
ーセントて95対5,80対20.60対40,4.0
対60.20対80の5種類の混合層を用いた。これら
のクリーンシートの製造方法は、第1の実施例と同様で
あるか、クリーンシート厚みを50μmにそれぞれ統一
した。これらの5種類のクリーンシートを絶縁体層2と
誘電体層1の間に挟み込むが、この際、絶縁体層2から
みて混合層は、誘電体材料が段階的に増加するように配
置されている。
この構造の場合、500℃の脱ハインタ′工程および8
50°C〜900℃の焼結温度て処理しても、デラミネ
ーションやクラックか発生ぜず、高信頼な複合積層セラ
ミック構造体が得られた。内部に形成された誘電体は誘
電率2500を示し、大容量コンデンサの実現か可能で
ある。一方、絶縁体層は75の誘電率を示し、信号配線
を形成する際、十分高速化が期待てきる。
第3の実施例は、前記第1y)実施例で用いた絶縁体層
2のかわりに絶縁体95重量パーセントと誘電体5重量
パーセン1〜の混音物からなる層を用いた。
この場合、絶縁体層の誘電率は0と比較的小さな値とな
り信号配線に対しても十分てあった。当然ながらデラミ
ネーションやクラックの発生は無く、高品質の構造体か
得られた。
〔発明の効果〕
以上説明したように本発明は、絶縁体層と誘電体層の間
に焼結および冷却の際に発生する熱ストレスを緩和する
ため、絶縁体と誘電体の混合物層を配置することにより
、デラミネーションクラックの発生しない高品質な複合
積層セラミック構造体を得ることかてきる効果かある。
【図面の簡単な説明】 第1図は本発明の一実施例を示す積層成形前の断面図、
第2図は従来の複合積層セラミック構造体の一例を示す
積層成形前の断面図である。 1・誘電体層、2・絶縁体層、3・コンデンサの電極層
、4・・引出し導体、5・接続パターン配線、6・・外
部パッド電極、11〜13・混合層。 代理人 弁理士  内 原  音 一9≧ 第 j 図 1 誘電4本層 2    、李rtAし¥ζイレトン詠マフ1  混合
@T 12、混合層■ 1.3  混@臀丁

Claims (1)

    【特許請求の範囲】
  1. セラミック絶縁材料と誘電体材料からなる複合積層セラ
    ミック構造体において、前記誘電体材料が鉛を含み、か
    つ、前記セラミック絶縁材料で形成された層と前記誘電
    体材料で形成された層の間に前記セラミック絶縁材料と
    前記誘電体材料との混合物から成る層が形成され、その
    混合比率が前記セラミック絶縁材料で形成された層から
    見て前記誘電体材料が段階的に増加する構成になるよう
    少くとも2種類の混合層から形成されていることを特徴
    とする複合積層セラミック構造体。
JP63070599A 1988-03-23 1988-03-23 複合積層セラミック構造体 Pending JPH01241810A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63070599A JPH01241810A (ja) 1988-03-23 1988-03-23 複合積層セラミック構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63070599A JPH01241810A (ja) 1988-03-23 1988-03-23 複合積層セラミック構造体

Publications (1)

Publication Number Publication Date
JPH01241810A true JPH01241810A (ja) 1989-09-26

Family

ID=13436190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63070599A Pending JPH01241810A (ja) 1988-03-23 1988-03-23 複合積層セラミック構造体

Country Status (1)

Country Link
JP (1) JPH01241810A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465107A (ja) * 1990-07-05 1992-03-02 Murata Mfg Co Ltd 積層型複合部品
EP1320286A3 (en) * 2001-12-13 2005-01-05 Harris Corporation Electronic module including a low temperature co-fired ceramic (LTCC) substrate with a capacitive structure embedded therein and related methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62139393A (ja) * 1985-12-13 1987-06-23 日本電気株式会社 複合積層セラミツク部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62139393A (ja) * 1985-12-13 1987-06-23 日本電気株式会社 複合積層セラミツク部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465107A (ja) * 1990-07-05 1992-03-02 Murata Mfg Co Ltd 積層型複合部品
EP1320286A3 (en) * 2001-12-13 2005-01-05 Harris Corporation Electronic module including a low temperature co-fired ceramic (LTCC) substrate with a capacitive structure embedded therein and related methods

Similar Documents

Publication Publication Date Title
JP3407716B2 (ja) 複合積層電子部品
KR101108958B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
US8257529B2 (en) Multilayer ceramic substrate, method for producing same, and electronic component
JPH0992983A (ja) セラミック多層基板の製造方法
JPS6014494A (ja) セラミツク多層配線基板およびその製造方法
KR20020070483A (ko) 세라믹 다층 기판의 제조방법 및 미소성의 복합 적층체
JPH10308584A (ja) セラミック多層基板およびその製造方法
JPH10135073A (ja) 複合セラミック電子部品およびその製造方法
JPH05190375A (ja) 銅多層セラミック基板の製造方法及びそれに用いる銅ペースト
JP2004319706A (ja) 導体ペースト並びに多層基板及びその製造方法
JP4332954B2 (ja) 多層セラミック基板およびその製造方法
JP2970652B1 (ja) 積層セラミック部品およびその製造方法
JPH01241810A (ja) 複合積層セラミック構造体
JP2001085839A (ja) 多層セラミック基板の製造方法
JP2005285968A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
CN202014413U (zh) 多层陶瓷基板
JPS5917227A (ja) 複合積層セラミツク部品の製造方法
JPH0795630B2 (ja) 複合積層セラミック部品
JP2003347730A (ja) セラミック多層基板の製造方法
JP5692469B2 (ja) 電子部品およびその製造方法
JP2004253757A (ja) 積層セラミック電子部品およびその製造方法
JPH02155211A (ja) 積層磁器コンデンサ用グリーンシート
JPS6092697A (ja) 複合積層セラミツク部品
JP2504351B2 (ja) 多層ガラスセラミック基板とその製造方法
JP2004152908A (ja) セラミック積層体の製法