JPH01238044A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01238044A JPH01238044A JP63065114A JP6511488A JPH01238044A JP H01238044 A JPH01238044 A JP H01238044A JP 63065114 A JP63065114 A JP 63065114A JP 6511488 A JP6511488 A JP 6511488A JP H01238044 A JPH01238044 A JP H01238044A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bump
- metal layer
- layer
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- 238000002844 melting Methods 0.000 claims abstract description 7
- 230000008018 melting Effects 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000005219 brazing Methods 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 abstract description 35
- 238000007747 plating Methods 0.000 abstract description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052802 copper Inorganic materials 0.000 abstract description 12
- 239000010949 copper Substances 0.000 abstract description 12
- 230000004888 barrier function Effects 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000001681 protective effect Effects 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 239000003795 chemical substances by application Substances 0.000 abstract description 2
- 238000002203 pretreatment Methods 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 7
- LSNNMFCWUKXFEE-UHFFFAOYSA-M Bisulfite Chemical compound OS([O-])=O LSNNMFCWUKXFEE-UHFFFAOYSA-M 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- DKNPRRRKHAEUMW-UHFFFAOYSA-N Iodine aqueous Chemical compound [K+].I[I-]I DKNPRRRKHAEUMW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、とくに半導体チップのパッ
ド上に設けられる突起（バンプ）電極に関する。
ド上に設けられる突起（バンプ）電極に関する。
従来、半導体チップを外部リードもしくはプリント基板
等へ接続するために、フリップチップ法と呼ばれる半田
バンプを用いる方法が採用されている。これは半田のバ
ンプを半導体チップの周囲に設けられたパッド上にバリ
アメタル層を介して形成し、しかる後熱をかけて半田を
溶融せしめその時の半田の表面張力を利用してパッド上
に丸く盛り上がった突起電極を形成するものでる。なお
、外部リードや基板にチップを接続する時には更に熱を
加えてバンプを溶融する。
等へ接続するために、フリップチップ法と呼ばれる半田
バンプを用いる方法が採用されている。これは半田のバ
ンプを半導体チップの周囲に設けられたパッド上にバリ
アメタル層を介して形成し、しかる後熱をかけて半田を
溶融せしめその時の半田の表面張力を利用してパッド上
に丸く盛り上がった突起電極を形成するものでる。なお
、外部リードや基板にチップを接続する時には更に熱を
加えてバンプを溶融する。
以下に、第３図を用いて半田バンプをメツキを利用して
形成する従来の方法について説明する。
形成する従来の方法について説明する。
第３図（ａ）〜（ｅ）は、従来の半田バンプを半導体チ
ップ上に形成する製造方法の各工程でのバンプ部分の断
面図である。
ップ上に形成する製造方法の各工程でのバンプ部分の断
面図である。
まず、第３図（ａ）のように、半導体素子の形成された
集積回路チップの外部への取り出し電極として、アルミ
ニウムのパッド２３を絶縁膜２２を介して半導体基板２
１に形成する。また、パッド中央の外部引き出し用の領
域を除いて素子全体を保護するための保護膜２４を形成
してもよい。この保護膜としては、通常酸化シリコン膜
又は窒化シリコン膜を例えば０．５〜１．０μｍの厚さ
で形成されたものが用いられている。
集積回路チップの外部への取り出し電極として、アルミ
ニウムのパッド２３を絶縁膜２２を介して半導体基板２
１に形成する。また、パッド中央の外部引き出し用の領
域を除いて素子全体を保護するための保護膜２４を形成
してもよい。この保護膜としては、通常酸化シリコン膜
又は窒化シリコン膜を例えば０．５〜１．０μｍの厚さ
で形成されたものが用いられている。
次に、バンプとして用いる半田とアルミニウムとの接着
性の強化、および金属の相互拡散による電気的特性の劣
化を防止するための障壁金属として第１の金属層２５お
よび第２の金属層２６を蒸着またはスパッタリングによ
り全面に被着する。
性の強化、および金属の相互拡散による電気的特性の劣
化を防止するための障壁金属として第１の金属層２５お
よび第２の金属層２６を蒸着またはスパッタリングによ
り全面に被着する。
これらの金属層の組み合わせとしては（クロム。
銅）、（チタン、銅）、（チタン、白金）または三層構
造として（クロム、銅、金）などがよく用いられる。そ
の厚さは通常１０００人〜５０００人の場合が多い。こ
の工程の断面図を第３図（ｂ）に示す。
造として（クロム、銅、金）などがよく用いられる。そ
の厚さは通常１０００人〜５０００人の場合が多い。こ
の工程の断面図を第３図（ｂ）に示す。
次に、電界メツキ法によりバンプを形成するためにフォ
トレジスト２７を形成すべきバンプの厚さよりも厚く、
例えば３０μｍ程度にバンプ形成予定領域以外の部分全
部にマスク材として形成する。そして、有機スルフォン
酸系の半田メツキ液中で、金属膜２５．２６をメツキ電
極として電界をかけることにより、バンプ形成予定領域
に半田層２８を形成する。この時のメツキ電流をＩＡ／
ｃｍｌの電流密度として約４０程度度メツキすると２０
μｍ厚程度０半田メツキがなされる。この工程の断面図
を第３図（Ｃ）に示す。
トレジスト２７を形成すべきバンプの厚さよりも厚く、
例えば３０μｍ程度にバンプ形成予定領域以外の部分全
部にマスク材として形成する。そして、有機スルフォン
酸系の半田メツキ液中で、金属膜２５．２６をメツキ電
極として電界をかけることにより、バンプ形成予定領域
に半田層２８を形成する。この時のメツキ電流をＩＡ／
ｃｍｌの電流密度として約４０程度度メツキすると２０
μｍ厚程度０半田メツキがなされる。この工程の断面図
を第３図（Ｃ）に示す。
しかる後、第３図（ｄ）のように、フォトレジスト２７
を除去し、更に障壁金属膜２５．２６をそれぞれのエツ
チング液を用いて除去する。例えば、銅であれば塩化第
２銅溶液、金ならばヨウ素ヨウ化カリ、チタンならば希
弗酸などがエツチング液として用いられる。
を除去し、更に障壁金属膜２５．２６をそれぞれのエツ
チング液を用いて除去する。例えば、銅であれば塩化第
２銅溶液、金ならばヨウ素ヨウ化カリ、チタンならば希
弗酸などがエツチング液として用いられる。
更に、半田が溶融するような温度例えば２００〜２５０
℃の温度を加えると、半田は溶けてその表面張力によっ
て丸くなり、第３図（ｅ）のようなフリップチップ用の
バンプ２９が形成される。
℃の温度を加えると、半田は溶けてその表面張力によっ
て丸くなり、第３図（ｅ）のようなフリップチップ用の
バンプ２９が形成される。
しかしながら上述した従来のバンプの製造方法では、半
田メツキをする前にスルホン酸系の液で基板の前処理を
行なって、メツキ液に対するぬれ性がよくなるように工
夫しているが、１００μｍ程度のメツキ用の窓で厚さが
２０μｍ以上のレジストを用いているため、スルホン酸
系の処理液がメツキ用の窓の中に完全に入り込まず、複
数あるパッドの中にはメツキがされないものが発生した
り、またメツキされてもその厚さがばらついて半田のポ
ールの高さが不均一になるという欠点があった。さらに
この結果、外部リードやプリント基板に接続する際、チ
ップの大きさに応じてチップの重さが異なるため、接続
後のバンプの高さが変わり不統一になるという問題点が
あった。
田メツキをする前にスルホン酸系の液で基板の前処理を
行なって、メツキ液に対するぬれ性がよくなるように工
夫しているが、１００μｍ程度のメツキ用の窓で厚さが
２０μｍ以上のレジストを用いているため、スルホン酸
系の処理液がメツキ用の窓の中に完全に入り込まず、複
数あるパッドの中にはメツキがされないものが発生した
り、またメツキされてもその厚さがばらついて半田のポ
ールの高さが不均一になるという欠点があった。さらに
この結果、外部リードやプリント基板に接続する際、チ
ップの大きさに応じてチップの重さが異なるため、接続
後のバンプの高さが変わり不統一になるという問題点が
あった。
本発明のバンブ電極は、バンプ形成領域の中央部にバン
プの核となる金属層を有し、この周囲をロウ材で被覆し
たことを特徴とするものである。
プの核となる金属層を有し、この周囲をロウ材で被覆し
たことを特徴とするものである。
ここで、核となる金属層はロウ材よりも高い融点をもつ
金属であればよい。又、必要に応じて核とロウ材との間
にバリアメタルを設けるような構造にしてもよい。
金属であればよい。又、必要に応じて核とロウ材との間
にバリアメタルを設けるような構造にしてもよい。
上記核の存在によりバンプの厚さのバラツキが少なくな
り、均一性のよいバンプが得られる。核としては、ぬれ
性をよくするための前処理が簡単で、かつ比較的均一に
メツキされやすい銅などの金属が好適である。
り、均一性のよいバンプが得られる。核としては、ぬれ
性をよくするための前処理が簡単で、かつ比較的均一に
メツキされやすい銅などの金属が好適である。
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図（ａ）〜（ｅ）は本発明の一実施例のバンブ電極
をその製造工程順に示す断面図である。第１図（ａ）は
、半導体基板１上に絶縁膜２を介して外部引き出し用の
アルミニウムのパッド３を形成し、バンプ形成予定領域
を除いて保護膜４を全面に被覆し、更に、バリアメタル
として第１の金属層５及び第２の金属層６を被着した工
程の断面図を示す。このとき、第１および第２の金属層
５，６として（チタン、銅）、（クロム、銅）を例えば
０．１〜０．５μｍ位の厚さで形成すればよい。
をその製造工程順に示す断面図である。第１図（ａ）は
、半導体基板１上に絶縁膜２を介して外部引き出し用の
アルミニウムのパッド３を形成し、バンプ形成予定領域
を除いて保護膜４を全面に被覆し、更に、バリアメタル
として第１の金属層５及び第２の金属層６を被着した工
程の断面図を示す。このとき、第１および第２の金属層
５，６として（チタン、銅）、（クロム、銅）を例えば
０．１〜０．５μｍ位の厚さで形成すればよい。
次に、第１図（ｂ）のようにメツキ用のフォトレジスト
アを選択的に形成する。このとき、レジストを現像して
不要部分を除去するが、その際パッド近傍の第２の金属
層６の表面が露出する。この表面上に薄い有機系の被膜
が存残しないようにしておく方が好ましい。この状態で
、第１図（Ｃ）のように、第２の金属層６の表面にバリ
ア金属層５．６をメツキ電極として、例えば銅のような
融点が半田に比べて高い金属を成長させ、バンプの核と
なる金属層８を形成する。
アを選択的に形成する。このとき、レジストを現像して
不要部分を除去するが、その際パッド近傍の第２の金属
層６の表面が露出する。この表面上に薄い有機系の被膜
が存残しないようにしておく方が好ましい。この状態で
、第１図（Ｃ）のように、第２の金属層６の表面にバリ
ア金属層５．６をメツキ電極として、例えば銅のような
融点が半田に比べて高い金属を成長させ、バンプの核と
なる金属層８を形成する。
次に、−度しジスドアを除去した後、再度前回よりも窓
を大きくして新たなフォトレジスト９を第１図（ｄ）の
ように選択的に形成する。このようにしてバンプの核と
なる金属層８及びそれに隣接した周辺の金属層６を露出
せしめ、この状態でメツキ液に対してぬれ性を良くする
液（例えばスルホン酸系の液）で前処理を行なう。しか
る後、銅と半田のバリアメタルとなる金属層１０（例え
ば鉛など）を厚さ１μｍ程度で形成し、更に接続に必要
な量となる厚さの半田１１をメツキで成長させる。この
時、核として金属層８があるため、半田の厚さは２〜５
μｍでも十分である。そして、レジスト９を除去した後
、少し熱処理を行なって半田を溶融させると第１図（ｅ
）の断面形状をしたバンプが形成される。
を大きくして新たなフォトレジスト９を第１図（ｄ）の
ように選択的に形成する。このようにしてバンプの核と
なる金属層８及びそれに隣接した周辺の金属層６を露出
せしめ、この状態でメツキ液に対してぬれ性を良くする
液（例えばスルホン酸系の液）で前処理を行なう。しか
る後、銅と半田のバリアメタルとなる金属層１０（例え
ば鉛など）を厚さ１μｍ程度で形成し、更に接続に必要
な量となる厚さの半田１１をメツキで成長させる。この
時、核として金属層８があるため、半田の厚さは２〜５
μｍでも十分である。そして、レジスト９を除去した後
、少し熱処理を行なって半田を溶融させると第１図（ｅ
）の断面形状をしたバンプが形成される。
第２図は本発明の他の実施例の一部の特徴を示す工程の
断面図である。前述した第１の実施例１てはすべてをメ
ツキ法で形成していたが、ここでは第１図（ｄ）のバリ
ア用金属層１０のみをメツキ法で成長した後、レジスタ
７を除去して第２図（ａ）のようにする。ここで１０と
１３は同一の金属層であり、半田のぬれ性のよい金属膜
であれば、何でもよい。ここでは鉛を用いることにした
。鉛は半田中のすすが銅の方へ拡散するのを防止するこ
とができ、それによって半田の成分比が変化しないよう
にするのに有効である。
断面図である。前述した第１の実施例１てはすべてをメ
ツキ法で形成していたが、ここでは第１図（ｄ）のバリ
ア用金属層１０のみをメツキ法で成長した後、レジスタ
７を除去して第２図（ａ）のようにする。ここで１０と
１３は同一の金属層であり、半田のぬれ性のよい金属膜
であれば、何でもよい。ここでは鉛を用いることにした
。鉛は半田中のすすが銅の方へ拡散するのを防止するこ
とができ、それによって半田の成分比が変化しないよう
にするのに有効である。
次に、第２図（ｂ）のように金属膜１３をマスクにして
第１および第２の金属層をそれぞれのエツチング液で除
去する。その後、第２図（ｃ）のように溶融した半田液
中にウェハーをつけるとそのウェハー表面のぬれ性によ
って金属膜１３が形成されている部分にのみ半田が表面
張力に盛り上げる形で形成される。このとき、核として
金属層８があるため、半田の形状や高さはすべて均一に
形成されることが確認された。
第１および第２の金属層をそれぞれのエツチング液で除
去する。その後、第２図（ｃ）のように溶融した半田液
中にウェハーをつけるとそのウェハー表面のぬれ性によ
って金属膜１３が形成されている部分にのみ半田が表面
張力に盛り上げる形で形成される。このとき、核として
金属層８があるため、半田の形状や高さはすべて均一に
形成されることが確認された。
以上説明したように、表面のぬれ性が大きく前処理が簡
単で比較的均一にメツキされ易い銅等を用いてバンプ形
成予定領域の中央部にバンプの核となる金属層を予め形
成しているので、バンブ開口面積を犬ぎくしなくともす
べてのパッド上に核を形成することができる。しかも、
その後この核を半田でカバーすることによって、均一性
のすぐれた半田バンプを設けることができる。更に、外
部リード等への接続時に半田の溶融時間が長くなっても
、核によって保持されているのでチップの自重によって
バンプの高さが大きく変化するという問題点を解決する
ことができる。この結果、バンプに対する製造上のマー
ジンを大きくとることができるので、設計および作成が
簡易化されるという利点もある。
単で比較的均一にメツキされ易い銅等を用いてバンプ形
成予定領域の中央部にバンプの核となる金属層を予め形
成しているので、バンブ開口面積を犬ぎくしなくともす
べてのパッド上に核を形成することができる。しかも、
その後この核を半田でカバーすることによって、均一性
のすぐれた半田バンプを設けることができる。更に、外
部リード等への接続時に半田の溶融時間が長くなっても
、核によって保持されているのでチップの自重によって
バンプの高さが大きく変化するという問題点を解決する
ことができる。この結果、バンプに対する製造上のマー
ジンを大きくとることができるので、設計および作成が
簡易化されるという利点もある。
なお、半田について説明したが、バンブ電極として使用
可能な他のロウ材についても、これにより融点の高い金
属を核として用いることによって同様の効果かえられる
ことは明らかである。
可能な他のロウ材についても、これにより融点の高い金
属を核として用いることによって同様の効果かえられる
ことは明らかである。
第１図（ａ）〜（ｅ）は本発明の一実施例の半導体装置
を製造順の各工程での断面図、第２図（ａ）〜（ｃ）は
他の実施例の各工程の断面図、第３図は従来の半導体装
置の製造方法の各工程の断面図を示す。 １．２１・・・・・・基板、２，２２・・・・・・絶縁
膜、３゜２３・・・・・・パッド、４，２４・・・・・
・保護膜、５，６゜２５．２６・・・・・・金属膜、７
，９．２９・・・・・・フォトレジスト、８，１０，１
１，１４．２８・・・・・・金属膜、１２．２９・・・
・・・溶融後の金属膜。 代理人 弁理士 内 原 晋 第 ２ 」
を製造順の各工程での断面図、第２図（ａ）〜（ｃ）は
他の実施例の各工程の断面図、第３図は従来の半導体装
置の製造方法の各工程の断面図を示す。 １．２１・・・・・・基板、２，２２・・・・・・絶縁
膜、３゜２３・・・・・・パッド、４，２４・・・・・
・保護膜、５，６゜２５．２６・・・・・・金属膜、７
，９．２９・・・・・・フォトレジスト、８，１０，１
１，１４．２８・・・・・・金属膜、１２．２９・・・
・・・溶融後の金属膜。 代理人 弁理士 内 原 晋 第 ２ 」
Claims (1)
- パッド上に突起電極を有する半導体装置において、パ
ッドの中央部に突起電極用のロウ材よりも融点の高い金
属の核を有し、該核が前記ロウ材によって被覆されてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63065114A JPH01238044A (ja) | 1988-03-17 | 1988-03-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63065114A JPH01238044A (ja) | 1988-03-17 | 1988-03-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01238044A true JPH01238044A (ja) | 1989-09-22 |
Family
ID=13277542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63065114A Pending JPH01238044A (ja) | 1988-03-17 | 1988-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01238044A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04324651A (ja) * | 1991-04-25 | 1992-11-13 | Nec Corp | フィルムキャリヤーテープの製造方法 |
| WO1999034435A1 (en) * | 1997-12-25 | 1999-07-08 | Hitachi, Ltd. | Circuit board, manufacture thereof, and electronic device using circuit board |
| US7969004B2 (en) | 2007-10-05 | 2011-06-28 | Sharp Kabushiki Kaisha | Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device |
| WO2022244473A1 (ja) * | 2021-05-20 | 2022-11-24 | Tdk株式会社 | 電子部品 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159173A (en) * | 1978-06-07 | 1979-12-15 | Hitachi Ltd | Construction of bump electrode |
| JPS5815252A (ja) * | 1981-07-20 | 1983-01-28 | Hitachi Ltd | バンプ構造 |
| JPS5948940A (ja) * | 1982-09-13 | 1984-03-21 | Seiko Instr & Electronics Ltd | 半導体装置のバンプ構造 |
| JPS6068637A (ja) * | 1983-09-26 | 1985-04-19 | Oki Electric Ind Co Ltd | 半導体のバンプ電極 |
| JPS63128648A (ja) * | 1986-11-18 | 1988-06-01 | Seiko Epson Corp | 半導体装置 |
-
1988
- 1988-03-17 JP JP63065114A patent/JPH01238044A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159173A (en) * | 1978-06-07 | 1979-12-15 | Hitachi Ltd | Construction of bump electrode |
| JPS5815252A (ja) * | 1981-07-20 | 1983-01-28 | Hitachi Ltd | バンプ構造 |
| JPS5948940A (ja) * | 1982-09-13 | 1984-03-21 | Seiko Instr & Electronics Ltd | 半導体装置のバンプ構造 |
| JPS6068637A (ja) * | 1983-09-26 | 1985-04-19 | Oki Electric Ind Co Ltd | 半導体のバンプ電極 |
| JPS63128648A (ja) * | 1986-11-18 | 1988-06-01 | Seiko Epson Corp | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04324651A (ja) * | 1991-04-25 | 1992-11-13 | Nec Corp | フィルムキャリヤーテープの製造方法 |
| WO1999034435A1 (en) * | 1997-12-25 | 1999-07-08 | Hitachi, Ltd. | Circuit board, manufacture thereof, and electronic device using circuit board |
| US7969004B2 (en) | 2007-10-05 | 2011-06-28 | Sharp Kabushiki Kaisha | Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device |
| WO2022244473A1 (ja) * | 2021-05-20 | 2022-11-24 | Tdk株式会社 | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0715910B2 (ja) | 金属接点パッド形成方法及び金属接点ターミナル形成方法 | |
| JPH11340265A (ja) | 半導体装置及びその製造方法 | |
| JPS62173740A (ja) | 半導体装置及びその製造方法 | |
| JPH05335313A (ja) | インジウムバンプの製造方法 | |
| JP2016086069A (ja) | 半導体素子および半導体装置 | |
| JP2785338B2 (ja) | 半導体装置の製造方法 | |
| JPH07221107A (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPS59154041A (ja) | 半導体装置の電極形成方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JP2002217226A (ja) | はんだバンプ形成方法 | |
| JPH02251145A (ja) | 突起電極形成方法 | |
| JP2811741B2 (ja) | 半導体装置の製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPH07240434A (ja) | バンプ電極、およびその製造方法 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 | |
| JPH0422131A (ja) | 半導体装置の製造方法 | |
| JPH0590271A (ja) | バンプ電極形成方法 | |
| JPH04350940A (ja) | 半導体装置の製造方法 | |
| JP2547590B2 (ja) | 半導体装置の製造方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 |