JPH01232895A - Channel device - Google Patents
Channel deviceInfo
- Publication number
- JPH01232895A JPH01232895A JP5959988A JP5959988A JPH01232895A JP H01232895 A JPH01232895 A JP H01232895A JP 5959988 A JP5959988 A JP 5959988A JP 5959988 A JP5959988 A JP 5959988A JP H01232895 A JPH01232895 A JP H01232895A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- input
- switch matrix
- output
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Description
【発明の詳細な説明】
（１）発明の属する技術分野
本発明は９種々の規模の格子形スイッチを無駄なく複数
個実現できる通話路装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION (1) Technical field to which the invention pertains The present invention relates to a communication path device that can realize a plurality of lattice switches of nine different sizes without waste.
（２）従来の技術 第２図は従来の通話路装置の構成を示す図である。(2) Conventional technology FIG. 2 is a diagram showing the configuration of a conventional communication path device.
第２図において、ＭＴＸはスイッチマトリクス。In Figure 2, MTX is a switch matrix.
Ｃ０ＮＴは制御部、ＩＮは入力群、ＯＵＴは出力群１Ｍ
はスイッチマトリクスの入力の数、Ｎはスイッチマトリ
クスの出力の数である。C0NT is the control unit, IN is the input group, OUT is the output group 1M
is the number of inputs of the switch matrix, and N is the number of outputs of the switch matrix.
スイッチマトリクスＭＴＸは、制御部Ｃ０ＮＴの制御に
より、入力と出力との間をスイッチングする。該スイッ
チマトリクスＭＴＸはＭＸＮのスイッチであるが、小規
模なスイッチにも分割して使用することが可能である。The switch matrix MTX switches between input and output under the control of the control unit C0NT. Although the switch matrix MTX is an MXN switch, it can also be divided and used as a small-scale switch.
第２図には１／３ＭＸ１／３Ｎのスイッチマトリクスに
分割した例も示されている。斜線部が１ ／ ３ Ｍ
ｘ１／３Ｎのスイッチマトリクスであり、該１／３ＭＸ
Ｉ／３Ｎのスイッチマトリクスが３個独立に存在するの
と等価になる。しかしこの場合、斜線部以外のスイッチ
が使用されず、ＭＸＮのスイッチマトリクスの１／３の
スイッチしか使用されない欠点があった。FIG. 2 also shows an example in which the switch matrix is divided into 1/3MX1/3N switch matrices. The shaded area is 1/3M
x1/3N switch matrix, and the 1/3MX
This is equivalent to three independent I/3N switch matrices. However, in this case, there was a drawback that the switches other than the shaded area were not used, and only 1/3 of the switches in the MXN switch matrix were used.
（３）発明の目的
本発明の目的は、これらの欠点を除去するもので、１つ
の格子形スイッチを分割して１種々の規模の格子形スイ
ッチを無駄なく複数個実現できる通話路装置を提供する
ことにある。(3) Object of the Invention The object of the present invention is to eliminate these drawbacks, and to provide a communication path device that can realize a plurality of lattice-type switches of various sizes without waste by dividing one lattice-type switch. It's about doing.
（４）発明の構成
（４−１）発明の特徴と従来の技術との差異本発明は、
上記目的を達成するため、小規模なスイッチマトリクス
を格子状に配列し、各行毎に１つの付加入力群を設け、
また各列毎に１つの付加出力群を設け、付加入力群とス
イッチマトリクスに対応した入力群とを切り替えてスイ
ッチマトリクスに入力し、スイッチマトリクスの出力を
付加出力群またはスイッチマトリクスに対応した出力群
に振り分ける構成とすることにより、スイッチマトリク
スの入力出力ともに整数倍に拡大でき。(4) Structure of the invention (4-1) Differences between the characteristics of the invention and the conventional technology The present invention has the following features:
In order to achieve the above objective, a small-scale switch matrix is arranged in a grid pattern, and each row has one additional input group.
In addition, one additional output group is provided for each column, the additional input group and the input group corresponding to the switch matrix are input to the switch matrix by switching, and the output of the switch matrix is input to the additional output group or the output group corresponding to the switch matrix. By configuring the switch matrix to be distributed into two groups, both the input and output of the switch matrix can be expanded to an integral multiple.
かつ、残りのスイッチマトリクスも有効に使用できるこ
とを最も主要な特徴とする。The most important feature is that the remaining switch matrix can also be used effectively.
従来の通話路装置とは、付加入力、付加出力を設け、ス
イッチマトリクスの前段に付加入力との切り替え機能、
およびスイッチマトリクスの後段に付加出力への振り分
は機能を設けたところが異なる。Conventional communication path devices are equipped with additional inputs and outputs, and have a switching function with the additional inputs at the front stage of the switch matrix.
The difference is that a function is provided for distribution to additional outputs in the latter stage of the switch matrix.
（４−２）実施例
第１図は本発明の一実施例の構成を説明する図であって
１ＭＴＸ＋ｔ、ＭＴＸｔｋ、ＭＴＸｔｔ、ＭＴＸｚ＋＋
はスイッチマトリクス、ＳＷＩはスイッチ１゜ＳＷ２は
スイッチ２．ＯＲはオア回路ｌＮ１１＋Ｉ ＮＩｋ、
Ｉ Ｎｚｔ、Ｉ Ｎハは入力群、ＩＮ、。、ＩＮｔ。(4-2) Embodiment FIG. 1 is a diagram explaining the configuration of an embodiment of the present invention, in which 1MTX+t, MTXtk, MTXtt, MTXz++
is a switch matrix, SWI is switch 1, SW2 is switch 2. OR is OR circuit lN11+INIk,
I Nzt, I N is the input group, IN,. , INt.
は付加入力群、ＯＵＴＩｌ、０ＵＴｔｓ、ＯＵＴ＋ｈ。are additional input groups, OUTIl, 0UTts, OUT+h.
ＯＵ Ｔ ｔ＊は出力群、０ＵＴｏ＋、ＯＵＴａｍは付
加出力群１ｍはスイッチマトリクスの入力の数、ｎはス
イッチマトリクスの出力の数、には列の数、ｌは行の数
、Ｓ、、Ｓ、はセレクタ入力である。なお、第１図にお
いて第２図と同一符号は同一部分を示すものとする。OUT t* is the output group, 0UTo+, OUTam is the additional output group 1m is the number of inputs of the switch matrix, n is the number of outputs of the switch matrix, is the number of columns, l is the number of rows, S, , S, is the selector input. Note that in FIG. 1, the same reference numerals as in FIG. 2 indicate the same parts.
ｍ Ｘ ｎのスイッチマトリクスを１行に列の格子状に
配列し、ｍ×ｎのスイッチマトリクスの入力には、２×
１のスイッチ１ （ＳＷＩ）の出力を接続し、スイッ
チマトリクスの出力には１×２のスイッチ２ （ＳＷ２
）の入力を接続する。入力には各スイッチマトリクスに
対応するｍ入力からなる入力群（ＩＮＩＩ、・・・、Ｉ
Ｎ、に、・・・、ＩＮ、ｊｌ、・・・。An m x n switch matrix is arranged in a grid with one row and one column, and the input of the m x n switch matrix is 2 x
Connect the output of switch 1 (SWI) of 1 x 2 to the output of the switch matrix.
) input. The inputs include an input group (INII, ..., I) consisting of m inputs corresponding to each switch matrix.
N, ni, ..., IN, jl, ....
ＩＮａｍ＞をｋＸ１個と、各行毎に１個ずつ設けた付加
入力群（ＩＮ＋。、・・・、ＩＮｔｏ）を４個設け。kX1 INam> and four additional input groups (IN+, . . . , INto), one for each row.
第１図のように付加入力群をに分岐して、スイッチ１
（ＳＷＩ）の一方の入力に、また入力群自体をスイッ
チ１ （ＳＷＩ）の他方の入力に接続する。As shown in Figure 1, the additional input group is branched to switch 1.
(SWI) and the input group itself to the other input of switch 1 (SWI).
出力には各スイッチマトリクスに対応するｎ出力からな
る出力群（ＯＵＴＩｌ、・・・、０ＵＴｔｔ、・・・。The output includes a group of n outputs (OUTIl, . . . , 0UTtt, . . . ) corresponding to each switch matrix.
ＯＵ Ｔ ＩＩｌ＋ ｍ、 ＯｔＪ Ｔ ｔ＊＞をｋｘ
１個と、各列毎に１個ずつ設けた付加出力群（ＯＵＴ、
１．・・・。OUT IIl+ m, OtJ T t*> kx
one output group and one additional output group (OUT,
1. ....
ｏｕＴｏｍ）をに個設け、第１図のようにスイッチ２
（ＳＷ２）の一方の出力は出力群に、スイッチ２ （Ｓ
Ｗ２）の他方の出力はオア回路ＯＲに接続され、各々オ
ア回路ＯＲは１個の入力のオアをとり付加出力群に送出
する。セレクタＳ、によりスイッチ１ （ＳＷＩ）の
２入力について各スイッチ１ （ＳＷＩ）が全て入力
群側を選択し、セレクタＳ２によりスイッチ２ （ＳＷ
２）の２出力について各スイッチ２ （ＳＷ２）が全て
出力群側を選択した場合には、ｋＸ１個の入力ｍ、比出
力のスイッチマトリクスとして動作する。セレクタＳ、
によりスイッチ１ （ＳＷＩ）の２入力について各ス
イッチ１ （ＳＷＩ）が全て付加入力群側を選択し。ouTom), and switch 2 as shown in Figure 1.
One output of (SW2) is connected to the output group of switch 2 (S
The other output of W2) is connected to an OR circuit OR, each OR circuit ORing one input and sending it to an additional output group. Selector S selects the input group side for each switch 1 (SWI) for the two inputs of switch 1 (SWI), and selector S2 selects switch 2 (SW
When all the switches 2 (SW2) select the output group side for the two outputs in 2), it operates as a switch matrix with k×1 input m and specific output. selector S,
As a result, each switch 1 (SWI) all selects the additional input group side for the two inputs of switch 1 (SWI).
セレクタＳｔによりスイッチ２ （ｓｔ２）の２出力に
ついて各スイッチ２ （ＳＷ２）が全て付加出力群側を
選択した場合には、１個の入力（ｎＸｋ）。When each switch 2 (SW2) selects the additional output group side for all two outputs of switch 2 (st2) by selector St, one input (nXk).
出力（ｎＸｋ）のスイッチマトリクス、として動作する
。スイッチｌ （ＳＷＩ）、スイッチ２（ＳＷ２＞は
各々独立に設定でき種々の大きさのマトリクスを構成で
きる。It operates as an output (nXk) switch matrix. Switch 1 (SWI) and switch 2 (SW2> can be set independently, and matrices of various sizes can be configured.
第３図は第１図に関してｍ＝２．ｎ＝２゜１−２．に＝
２の場合の具体的な構成例である。FIG. 3 shows m=2 with respect to FIG. n=2°1-2. ni=
This is a specific configuration example for case 2.
ＡＮＤはアンド回路、ＮＯＴはインバータ回路。AND is an AND circuit, and NOT is an inverter circuit.
Ｉ Ｎｚｔ、 Ｉ Ｎ！ｌ、 Ｉ Ｎｔｔは入力群
、 ＯＵ Ｔ ｌ！＋ＯＵＴ□、 ＯＵ Ｔ ！！は
出力群、ＭＴＸ＋ｚ。I Nzt, I N! l, I Ntt is the input group, OUT l! +OUT□, OUT! ! is the output group, MTX+z.
Ｍ Ｔ Ｘ 寞ｒ 、 Ｍ Ｔ Ｘ ｚｚはスイッチマ
トリクスである。M T X r and M T X zz are switch matrices.
なお第３図において第１図、第２図と同一符号は同一部
分を示すものとする。In FIG. 3, the same reference numerals as in FIGS. 1 and 2 indicate the same parts.
第３図では、スイッチ１ （ＳＷＩ）およびスイγ％
２ （ＳＷ２）はインバータ回路ＮＯＴとアンド回路Ａ
ＮＤとオア回路ＯＲとで構成されている。In Figure 3, switch 1 (SWI) and switch γ%
2 (SW2) is the inverter circuit NOT and AND circuit A
It is composed of an ND and an OR circuit.
また、付加入力群および付加出力群は通常の入力群（Ｉ
Ｎｚ、 Ｉ Ｎｔ＋）および出力群（ＯＵＴ＋＋。Additionally, the additional input group and additional output group are the normal input group (I
Nz, I Nt+) and output group (OUT++.
ＯＵ Ｔ １ｇ）が兼ねている。セレクタ入力ｓ１がＨ
（ハイレベル）の場合には、入力群とスイッチマトリク
スとの接続状態は、ＩＮ、、がスイッチマトリクスＭ
Ｔ Ｘ ＋ ＋へ、ＩＮ、ｔがスイッチマトリクスＭＴ
ＸＩ＊へ、ＩＮｇ＋がスイッチマトリクスＭＴＸｔｌへ
、ＩＮｍｔがスイッチマトリクスＭ Ｔ Ｘ ｚ ｚへ
接続され、セレクタ入力Ｓ、がＬ（ロウレベル）の場合
には、ＩＮ、、がスイッチマトリクスＭＴＸ、、とスイ
ッチマトリクスＭ Ｔ Ｘ ＋ ｔとの双方へ、ＩＮ！
。OUT 1g) is also used. Selector input s1 is H
(high level), the connection state between the input group and the switch matrix is IN, .
To T X + +, IN, t is switch matrix MT
XI*, INg+ is connected to switch matrix MTXtl, INmt is connected to switch matrix MTX z, and when selector input S is L (low level), IN, , is connected to switch matrix MTX, To both sides with M T X + t, IN!
.
がスイッチマトリクスＭ Ｔ Ｘ ｔ ＋とスイッチマ
トリクスＭ Ｔ Ｘ ｚ ｔとの双方へ接続され、ＩＮ
、！とＩＮＨとは使用されない。一方、セレクタ入力ｓ
２がＨの場合には、出力群とスイッチマトリクスとの接
続状態は、スイッチマトリクスＭ Ｔ Ｘ ＋ ＋がＯ
Ｕ Ｔ ＋ ＋へ、スイッチマトリクスＭ Ｔ Ｘ ｚ
ｒがＯＵ Ｔ ｚ ＋へ。is connected to both the switch matrix M T X t + and the switch matrix M T X z t, and the IN
,! and INH are not used. On the other hand, selector input s
2 is H, the connection state between the output group and the switch matrix is such that the switch matrix M T
To U T + +, switch matrix M T X z
r to OUT z +.
スイッチマトリクスＭ Ｔ Ｘ ｌｚがＯＵ Ｔ ＋
！へ、スイッチマトリクスＭ Ｔ Ｘ ｚ ！がＯＵ
Ｔ ｚｔへ接続され。Switch matrix M T X lz is OUT +
! Hey, switch matrix M T X z! is OU
Connected to T zt.
セレクタ入力Ｓ２がＬの場合には、スイッチマトリクス
ＭＴＸＩＩとスイッチマトリクスＭ Ｔ Ｘ ｚ ＋の
オアがＯＵ Ｔ ｒ Ｉへ、スイッチマトリクスＭ Ｔ
Ｘ ＋ ｔとスイッチマトリクスＭＴＸＩ！とのオア
がＯＵ Ｔ ｌｚへ接続され、０ＵＴｚ＋とＯＵ Ｔ
２２とは使用されない、従ってセレクタ入力とスイッチ
マトリクスとの規模の関係は、Ｓ＋ ＝Ｈ，Ｓｔ ＝Ｈ
の場合には。When selector input S2 is L, the OR of switch matrix MTXII and switch matrix M T X z + goes to OUT r I, and switch matrix M T
X + t and switch matrix MTXI! The OR with is connected to OUT lz, and 0UTz+ and OUT
22 is not used, so the relationship between the scale of the selector input and the switch matrix is S+ = H, St = H
In Case of.
２×２のスイッチマトリクスが４個、Ｓ＋ −Ｈ。Four 2x2 switch matrices, S+-H.
Ｓ、＝ｔ、の場合には４×２のスイッチマトリクスが２
個、 Ｓ、 −Ｌ、 ｓｔ ＝Ｈ（７）場合ニ４；！
、２Ｘ４のスイッチマトリクスが２個、 Ｓ＋ ＝Ｌ
、 Ｓｔ ＝Ｌの場合には４×４のスイッチマトリク
スが１個構成できたことになる。If S,=t, the 4×2 switch matrix is 2
pieces, S, −L, st = H(7) case d4;!
, two 2X4 switch matrices, S+ =L
, St =L, one 4×4 switch matrix has been constructed.
このように２種々の規模のスイッチマトリクスが、セレ
クタ入力の選択により、有効に構成される。In this way, two switch matrices of various sizes can be effectively configured by selecting the selector inputs.
（５）発明の詳細
な説明したように１本発明によれば、小規模なスイッチ
マトリクスを格子状に配列し、各行毎に１つの付加入力
群を設け、また各列毎に１つの付加出力群を設け、゛付
加入力群とスイッチマトリクスに対応した入力群とをス
イッチングしてスイッチマトリクスに入力し、スイッチ
マトリクスの出力を付加出力群またはスイッチマトリク
スに対応した出力群に振り分ける構成とすることにより
。(5) Detailed Description of the Invention According to the present invention, small-scale switch matrices are arranged in a grid, one additional input group is provided in each row, and one additional output group is provided in each column. By providing a group, switching the additional input group and the input group corresponding to the switch matrix, inputting the input to the switch matrix, and distributing the output of the switch matrix to the additional output group or the output group corresponding to the switch matrix. .
種々の規模のスイッチマトリクスを効率よ（構成できる
利点がある。It has the advantage of being able to efficiently configure switch matrices of various sizes.
第１図は本発明の一実施例の構成を説明する図。
第２図は従来の通話路装置の構成を示す図、第３図は第
１図の具体的な構成例である。
Ｍ Ｔ Ｘ 、 Ｍ Ｔ Ｘ ＋ ＋ 、 Ｍ Ｔ Ｘ
ｌｚ 、 Ｍ Ｔ Ｘ ｚ ｌ、 Ｍ ＴＸｚｔ、Ｍ
ＴＸ＋ｍ、ＭＴＸｚｔ、ＭＴＸハ・・・スイッチマトリ
クス、Ｃ０ＮＴ・・・制御部、ＳＷｔ・・・スイッチ１
．ＳＷ２・・・スイッチ２．ＯＲ・・・オア回路、ＡＮ
Ｄ・・・アンド回路、ＮＯＴ・・・インバータ回路、Ｉ
Ｎ、Ｉ Ｎ＋＋、Ｉ Ｎ＋□、 Ｉ Ｎｉ１． Ｉ
Ｎｔｔ、 Ｉ Ｎ＋ｋ。
ＩＮｚｔ、ＩＮア・・・入力群、ＩＮ、。、ＩＮｔｏ・
・・付加入力群、 ＯＵ Ｔ 、 ＯＵ Ｔ Ｉｌ、
ＯＵ Ｔ ＋ ｚ 、 ＯＵ Ｔ ２１ 。
ＯＵＴｚｔ、 ＯＵＴｔｘ、 ＯＵＴ＋ｍ、 Ｏ
ＵＴｔｌ・・出力群、 ＯＵ Ｔｏ＋、 ＯＵ Ｔｏｍ
”’付加出力群、Ｍ、ｍ・・・スイッチマトリクスの入
力数、Ｎ、ｎ・・・スイッチマトリクスの出力の数、ｌ
・・・行の数、ｋ・・・列の数。
Ｓ＋、Ｓｚ・・・セレクタ入力。
特許出願人 日本電信電話株式会社FIG. 1 is a diagram illustrating the configuration of an embodiment of the present invention. FIG. 2 is a diagram showing the configuration of a conventional communication path device, and FIG. 3 is a specific example of the configuration of FIG. 1. MTX, MTX++, MTX
lz, M T X z l, M TXzt, M
TX+m, MTXzt, MTXc...switch matrix, C0NT...control unit, SWt...switch 1
．． SW2...Switch 2. OR...OR circuit, AN
D...AND circuit, NOT...inverter circuit, I
N, I N++, I N+□, I Ni1. I
Ntt, I N+k. INzt, INa... input group, IN. , INto・
...Additional input group, OUT, OUT Il,
OUT + z, OUT 21. OUTzt, OUTtx, OUT+m, O
UTtl...output group, OU To+, OU Tom
``'Additional output group, M, m...Number of inputs of the switch matrix, N, n...Number of outputs of the switch matrix, l
...Number of rows, k...Number of columns. S+, Sz...Selector input. Patent applicant Nippon Telegraph and Telephone Corporation
Claims (1)
、１×２のスイッチ２を有し、 スイッチマトリクスをｌ行ｋ列の格子状に配列され、ス
イッチマトリクスの入力には各々１つの入力に対して１
つのスイッチ１の出力を接続され、スイッチマトリクス
の出力には各々１つの出力に対して１つのスイッチ２の
入力を接続されてなり、ｌ行よりなる夫々の行について
、ｍ本の入力からなる入力群を１行当りｋ＋１個用意し
、ｋ個の入力群は１行に相当するに個のスイッチマトリ
クスに対応させて、スイッチマトリクスの入力に接続し
ているスイッチ１の２入力のうちの一方の入力に接続し
、残りの１個の入力群をｍ本の入力全てをに分岐してｋ
個のスイッチマトリクスに対応するスイッチ１の２入力
のうちの残りの一方の入力に接続し、 ｋ列よりなる夫々の列について、ｎ本の出力からなる出
力群を１列当りｌ＋１個用意され、ｌ個の出力群は１列
に相当するｌ個のスイッチマトリクスに対応させて、ス
イッチマトリクスの出力に接続しているスイッチ２の２
出力のうちの一方の出力に接続され、ｌ個のスイッチマ
トリクスに対応するスイッチ２の２出力のうちの残りの
一方はスイッチマトリクスの同一出力番号毎にｌ個ずつ
集めてオア回路に入力され、オア回路の出力をｌ＋１個
の出力群のうちの残りの１個の出力群に接続され、 各々のスイッチマトリクスの入力に接続されている１つ
の行に対応するｍ個のスイッチ１の入力を同時に切り替
え各々のスイッチマトリクスの出力に接続されている１
つの列に対応するｎ個のスイッチ２の出力を同時に切り
替えるようにしたことを特徴とする通話路装置。[Claims] It has an m×n switch matrix, a 2×1 switch 1, and a 1×2 switch 2, and the switch matrix is arranged in a grid of l rows and k columns, and the input of the switch matrix is is 1 for each input.
The outputs of two switches 1 are connected to the outputs of the switch matrix, and the inputs of one switch 2 are connected to each output of the switch matrix, and each row of l rows has an input of m inputs. k+1 groups are prepared per row, and each k input group corresponds to one row of switch matrices, and one of the two inputs of switch 1 connected to the input of the switch matrix is connect to the input, and branch the remaining 1 input group into k
connected to the remaining one of the two inputs of switch 1 corresponding to the switch matrices, and for each column of k columns, l+1 output groups consisting of n outputs are prepared for each column, The l output groups correspond to the l switch matrices corresponding to one column, and the two of the switches 2 connected to the outputs of the switch matrix
The remaining one of the two outputs of the switch 2, which is connected to one of the outputs and corresponds to the l switch matrices, is input to an OR circuit by collecting l outputs for each same output number of the switch matrix, The output of the OR circuit is connected to the remaining one output group among the l+1 output groups, and the inputs of m switches 1 corresponding to one row connected to the inputs of each switch matrix are simultaneously connected. Switching 1 connected to the output of each switch matrix
A communication path device characterized in that the outputs of n switches 2 corresponding to two columns are switched simultaneously.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5959988A JP2505023B2 (en) | 1988-03-14 | 1988-03-14 | Channel device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5959988A JP2505023B2 (en) | 1988-03-14 | 1988-03-14 | Channel device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01232895A true JPH01232895A (en) | 1989-09-18 |
| JP2505023B2 JP2505023B2 (en) | 1996-06-05 |
Family
ID=13117874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5959988A Expired - Fee Related JP2505023B2 (en) | 1988-03-14 | 1988-03-14 | Channel device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2505023B2 (en) |
-
1988
- 1988-03-14 JP JP5959988A patent/JP2505023B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2505023B2 (en) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666533B2 (en) | Switch module | |
| US5323386A (en) | Expandable high speed serial data switch | |
| US4887079A (en) | Rearrangeable multiconnection switching networks constructed using combinatorial designs | |
| US7013361B2 (en) | Routing switcher with variable input/output architecture | |
| EP0146562A1 (en) | Rearrangeable multiconnection switching networks. | |
| US4983961A (en) | Three stage non-blocking switching array | |
| US5150355A (en) | Relating exchanges | |
| US7065076B1 (en) | Modular scalable switching networks | |
| CA1108736A (en) | Switching matrix | |
| JPH01232895A (en) | Channel device | |
| JP4119523B2 (en) | Switch network | |
| US3851124A (en) | Crosspoint matrix arrangement for space-division communication switching network | |
| US5986572A (en) | Telecommunications switches | |
| JPH0783504B2 (en) | Optical switch device | |
| GB1181181A (en) | Switching Network | |
| US4093828A (en) | Switching networks, e.g. space-division concentrators | |
| JP2667315B2 (en) | Optical matrix switch | |
| US2860189A (en) | Automatic switching system with reduced internal blocking | |
| JPH07336170A (en) | Audio mixer | |
| GB1588150A (en) | Switching networks for use in telecommunications system | |
| JPH0520954B2 (en) | ||
| JPH0714225B2 (en) | Replacement switch | |
| JPH09107567A (en) | Matrix switch device | |
| EP0409841A1 (en) | Switching system | |
| JPH02206995A (en) | Spatial division switch network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |