JPH01223807A - Output circuit - Google Patents
Output circuitInfo
- Publication number
- JPH01223807A JPH01223807A JP63050544A JP5054488A JPH01223807A JP H01223807 A JPH01223807 A JP H01223807A JP 63050544 A JP63050544 A JP 63050544A JP 5054488 A JP5054488 A JP 5054488A JP H01223807 A JPH01223807 A JP H01223807A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current mirror
- output
- circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- AYOOGWWGECJQPI-NSHDSACASA-N n-[(1s)-1-(5-fluoropyrimidin-2-yl)ethyl]-3-(3-propan-2-yloxy-1h-pyrazol-5-yl)imidazo[4,5-b]pyridin-5-amine Chemical compound N1C(OC(C)C)=CC(N2C3=NC(N[C@@H](C)C=4N=CC(F)=CN=4)=CC=C3N=C2)=N1 AYOOGWWGECJQPI-NSHDSACASA-N 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、増幅器などの出力回路において、低電源電圧
で動作し、かつ大きな出力電圧振幅と電流出力能力を実
現可能とする出力回路に関するものである。[Detailed Description of the Invention] Industrial Application Field The present invention relates to an output circuit such as an amplifier that operates at a low power supply voltage and can realize a large output voltage amplitude and current output capability. .
従来の技術
増幅器などの出力回路において、低電源電圧で動作し、
かつ大きな出力電圧振幅を得ようとすると、出力段をＮ
ＰＮ）ランジスタのコレクタとＰＮＰ）ランジスタのコ
レクタを共通接続し、この共通接続点を出力端子とした
ブツシュ・プル型の出力構成をとる場合が多い。また、
従来低電源電圧動作を実現するためには、差動増幅器な
どの出力をカレントミラー回路を介して上記出力段に接
続する構成をとっていた。In output circuits such as conventional technology amplifiers, which operate at low supply voltages,
And if you try to obtain a large output voltage amplitude, the output stage should be N
In many cases, the collector of the PN) transistor and the collector of the PNP) transistor are commonly connected, and a bush-pull type output configuration is used, with this common connection point serving as an output terminal. Also,
Conventionally, in order to realize low power supply voltage operation, a configuration has been adopted in which the output of a differential amplifier or the like is connected to the output stage via a current mirror circuit.
上記構成の出力回路の一例を第２図に示す。第２図の出
力回路は、エミッタか接地されたＮＰＮ型トランジスタ
１，２よりなる第１のカレントミラー回路３と、エミッ
タが電源に接続されたＰＮＰ型トランジスタ４，５より
なる第２のカレントミラー回路６と、エミッタか電源に
接続されたＰＮＰ型トランジスタ７．８よりなる第３の
カレントミラー回路９と、ＮＰＮ型トランジスタ１０．
１１゜１２よりなり、入力端子１３．１４からの信号を
入力とする差動増幅器１５とからなり、差動増幅器１５
のそれぞれの出力、すなわちトランジスタ１０．１１の
コレクタを第２および第３のカレントミラー回路６゜９
のそれぞれの入力側トランジスタ５．８のコレクタ・ベ
ース共通接続点に接続し、第３のカレントミラー回！９
の出力側トランジスタ７のコレクタと第１のカレントミ
ラー回路３の入力側トランジスタ２のコレクタ・ベース
共通接続点を接続し、第１および第２のカレントミラー
回路３，６のそれぞれの出力側トランジスタ１，４のコ
レクタを接続し、このコレクタの共通接続点を出力端子
１６としたブツシュ・プル型に構成している。なお、図
中の１７は等測的に電圧源、１８は電源端子である。An example of the output circuit having the above configuration is shown in FIG. The output circuit of FIG. 2 consists of a first current mirror circuit 3 consisting of NPN transistors 1 and 2 whose emitters are grounded, and a second current mirror circuit 3 consisting of PNP transistors 4 and 5 whose emitters are connected to a power supply. circuit 6, a third current mirror circuit 9 consisting of a PNP transistor 7.8 whose emitter is connected to the power supply, and an NPN transistor 10.
11 and 12, and a differential amplifier 15 that receives signals from input terminals 13 and 14.
, the collectors of transistors 10 and 11 are connected to second and third current mirror circuits 6°9.
The third current mirror circuit is connected to the collector-base common connection point of each input side transistor 5.8. 9
The collector of the output transistor 7 of the first current mirror circuit 3 and the collector-base common connection point of the input transistor 2 of the first current mirror circuit 3 are connected, and the output transistor 1 of each of the first and second current mirror circuits 3 and 6 is connected. . Note that 17 in the figure isometrically a voltage source, and 18 is a power supply terminal.
発明が解決しようとする課題
上記従来の出力回路において、第２のカレントミラー回
路６のミラー比を１対ｎ、第３および第１のカレントミ
ラー回路９，３のミラー比をそれぞれ１対１．１対ｎと
し、差動増幅器１５の電流源トランジスタ１２のコレク
タ電流をＩａとすると、出力端子１６より入出力可能な
電流はｎ Ｘ Ｉ ａとなる。この出力回路において、
大きな出力電流を得ようとするとＩａを大きくするか、
あるいはミラー比を大きくすることが考えられる。−力
無信号入力時においては、差動増幅器１５のトランジス
タ１０、１１には（Ｉａ÷２）の電流か流れ、第２およ
び第１のカレントミラー回路６．３の出力側トランジス
タ４．１にはそれぞれｎＸ（Ｉａ÷２）の電流が流れる
。以上より従来の出力回路において大電流出力を得よう
とずれは、無信号時にも、その最大出力電流の１／２以
上の大きな消費電流を要するという問題を有していた。Problems to be Solved by the Invention In the conventional output circuit described above, the mirror ratio of the second current mirror circuit 6 is 1:n, and the mirror ratio of the third and first current mirror circuits 9, 3 is 1:1. If the ratio is 1:n and the collector current of the current source transistor 12 of the differential amplifier 15 is Ia, then the current that can be input/output from the output terminal 16 is nXIa. In this output circuit,
If you want to obtain a large output current, increase Ia or
Alternatively, it is possible to increase the mirror ratio. - When no signal is input, a current of (Ia÷2) flows through the transistors 10 and 11 of the differential amplifier 15, and the current flows through the output side transistor 4.1 of the second and first current mirror circuits 6.3. A current of nX (Ia÷2) flows through each of them. As described above, in order to obtain a large current output in the conventional output circuit, there is a problem in that a large current consumption of 1/2 or more of the maximum output current is required even when there is no signal.
本発明は上記問題を解決するものであり、無ＩＭ号時の
消費電流を小さくし、低電源電圧で動作し、かつ大きな
出力振幅と出力電流を得ることができきる出力回路を堤
供することを目的とするものである。The present invention solves the above problems, and aims to provide an output circuit that can reduce current consumption when no IM signal is present, operate with a low power supply voltage, and obtain a large output amplitude and output current. This is the purpose.
課組を解決するための手段
上記間頭を解決するたため本発明は、入力端子に接続さ
れた差動増幅器のそれぞれの出力がカレントミラー回路
を介してベースに入力−され、エミッタが接地された第
１および第２のトランジスタと、エミッタが接地された
ＮＰＮ型トランジスタよりなる第１のカレントミラー回
路と、エミッタが電源に接続されたＰＮＰ型トランジス
タよりなる第２のカレントミラー回路とを設け、前記第
１および第２のトランジスタの一方のコレクタをカレン
トミラー回路などを介して前記第１のカレントミラー回
路の入力側トランジスタのコレクタ・ベース共通接続点
に接続するとともに、前記第１および第２のトランジス
タの他方のコレクタを直接第２のカレントミラー回路の
入力側トランジスタのコレクタ・ベース共通接続点に接
続し、前記第１および第２のカレントミラー回路のそれ
ぞれの出力側トランジスタのコレクタを接続し、このコ
レクタの共通接続点を出力端子としたものである。Means for Solving Problems In order to solve the above problems, the present invention provides a system in which the outputs of the differential amplifiers connected to the input terminals are inputted to the base via a current mirror circuit, and the emitters are grounded. a first current mirror circuit including first and second transistors, a first current mirror circuit including an NPN transistor whose emitter is grounded, and a second current mirror circuit including a PNP transistor whose emitter is connected to a power supply; The collectors of one of the first and second transistors are connected to the collector-base common connection point of the input side transistor of the first current mirror circuit via a current mirror circuit or the like, and the collectors of the first and second transistors are directly connects the other collector of the second current mirror circuit to the collector-base common connection point of the input transistor of the second current mirror circuit, connects the collector of the output transistor of each of the first and second current mirror circuits, and The common connection point of the collectors is used as an output terminal.
作用
上記構成により、電流増幅率が数十から数百の値をもつ
、エミッタ接地された第１、および第２のトランジスタ
にて電流増幅された電流を、第１および第２のカレント
ミラー回路にて構成する出力段に入力することにより、
大きな出力振幅と電流出力能力を得る。しかも無信号時
には、エミッタ接地された第１および第２のトランジス
タのベース入力電流を小さくずれは、回路全体の消費電
流を小さくすることが可能である。さらに、差動増幅器
のトランジスタのコレクタ・エミッタ間飽和＠庄および
差動増幅器の出力に接続されるカレントミラー回路のト
ランジスタのベース・エミッタ間電圧を加えた電圧にて
回路は動作可能となり、低電源電圧で駆動される。Effect With the above configuration, the current amplified by the first and second transistors whose emitters are grounded and whose current amplification factors have a value of several tens to several hundreds is transferred to the first and second current mirror circuits. By inputting to the output stage consisting of
Obtain large output amplitude and current output capability. Furthermore, when there is no signal, the base input currents of the first and second transistors whose emitters are grounded can be varied to a small extent, thereby reducing the current consumption of the entire circuit. Furthermore, the circuit can operate at a voltage that is the sum of the collector-emitter saturation of the differential amplifier transistor and the base-emitter voltage of the current mirror circuit transistor connected to the output of the differential amplifier. Powered by voltage.
実施例 −６＝ 以下、本発明の一実施例を図面に基づいて説明する。Example −6= Hereinafter, one embodiment of the present invention will be described based on the drawings.
第１図は本発明の一実施例を示す出力回路の回路図であ
る。第１図において、従来例の第２図と同一の構成には
同一の符号を付しており、３は第１のカレントミラー回
路、６は第２のカレントミラー回路、９は第３のカレン
トミラー回路、１５は差動増幅器、１３は入力端子、１
６は出力端子、１８は電源端子で第３のカレントミラー
回路９の出力側トランジスタ７のコレクタは第１のカレ
ントミラー回路３の入力側トランジスタ２のコレクタ・
ベース共通接続点に接続され、第１および第２のカレン
トミラー回路３，６のそれぞれの出力側トランジスタ１
，４のコレクタは出力端子１６に接続されている。また
、エミッタが電源に接続されたＰＮＰ型トランジスタ２
１．２２よりなる第４のカレントミラー回路２３と、エ
ミッタが電源に接続されたＰＮＰ型トランジスタ２４．
２５よりなる第５のカレントミラー回路２６が設けられ
ており、差動増幅器１５のそれぞれの出力、すなわちト
ランジスタ１０゜１１のコレクタが第４および第５のカ
レントミラー回路２３．２６のそれぞれの入力側トラン
ジスタ２２゜２５のコレクタ・ベース共通接続点に接続
されている。さらに、第４および第５のカレントミラー
回路２３．２６のそれぞれの出力側トランジスタ２１．
２４のコレクタは、エミッタが接地されたＮＰＮ型の第
１および第２のトランジスタ２７．２８のそれぞれのベ
ースに接続されており、この第１および第２のトランジ
スタ２７．２８のベースには差動増幅器１５より位相の
反転した電流が供給される。第１の１〜ランジスタ２７
のコレクタは第３のカレントミラー回路９の入力側トラ
ンジスタ８のコレクタ・ベース共通接続点に接続され、
第２のトランジスタ２８のコレクタは第２のカレントミ
ラー回路６の入力側トランジスタ５のコレクタ・ベース
共通接続点に接続されている。第１図において、２９は
ＡＣ接地端子、３０．３１は第１および第２のトランジ
スタ２７、２８のそれぞれにバイアスを与えるＮＰＮ型
の第３および第４のトランジスタ、３２．３３．３４．
３５゜３６、３７は抵抗である。FIG. 1 is a circuit diagram of an output circuit showing one embodiment of the present invention. In FIG. 1, the same components as those in the conventional example in FIG. Mirror circuit, 15 is a differential amplifier, 13 is an input terminal, 1
6 is an output terminal, 18 is a power supply terminal, and the collector of the output side transistor 7 of the third current mirror circuit 9 is the collector of the input side transistor 2 of the first current mirror circuit 3.
The output side transistor 1 of each of the first and second current mirror circuits 3 and 6 is connected to the base common connection point.
, 4 are connected to the output terminal 16. Also, a PNP transistor 2 whose emitter is connected to the power supply
1.22, and a PNP transistor 24 whose emitter is connected to the power supply.
25, each output of the differential amplifier 15, that is, the collector of the transistor 10, 11 is connected to the input side of each of the fourth and fifth current mirror circuits 23, 26. It is connected to the collector-base common connection point of transistors 22 and 25. Further, each of the output side transistors 21 . of the fourth and fifth current mirror circuits 23 .
The collector of 24 is connected to the bases of first and second NPN transistors 27.28 whose emitters are grounded, and the bases of the first and second transistors 27.28 are connected to a differential A current with an inverted phase is supplied from the amplifier 15. 1st 1 to transistor 27
The collector of is connected to the collector-base common connection point of the input side transistor 8 of the third current mirror circuit 9,
The collector of the second transistor 28 is connected to the collector-base common connection point of the input side transistor 5 of the second current mirror circuit 6. In FIG. 1, 29 is an AC ground terminal, 30.31 is NPN type third and fourth transistors that apply bias to the first and second transistors 27 and 28, respectively, 32.33.34.
35° 36 and 37 are resistances.
上記構成において、差動増幅器１５のトランジスタ１２
．第３および第４のトランジスタ３０．．３１のコレク
タ電流をそれぞれ２１ｏ、（Ｉｏ−Δ■１ ）。In the above configuration, the transistor 12 of the differential amplifier 15
．． Third and fourth transistors 30. ．． 31 collector currents, respectively 21o, (Io - Δ■1).
（Ｉｎ−Δ１１）とすると、第４および第５のカレント
ミラー回路２３．２６のミラー比が１対１として無信号
時には、第１および第２のトランジスタ２７、２８にそ
れぞれΔ１１のベース電流が流れる。(In-Δ11), the mirror ratio of the fourth and fifth current mirror circuits 23.26 is 1:1, and when there is no signal, a base current of Δ11 flows through the first and second transistors 27 and 28, respectively. .
このとき、第１および第２のカレントミラー回路３．６
の出力側トランジスタ１，４には第１および第２のトラ
ンジスタ２７．２８のエミッタ接地電流増幅率をｈｐｇ
、第３のカレントミラー回路９のミラー比を１対１出力
段のカレントミラー比を１対ｎとすると、それぞれ（ｎ
Ｘ ｈ ＰＥＸΔＩＩ ）の電流が流れる。次に、
入力端子１３に正の信号が入力されると、差動増幅器ト
ランジスタ１０．１１のコレクタ電流がそれぞれ（Ｉｏ
＋Δ１２）、（ＩＯ−ΔＩ２）となり、第１および第２
のトランジスタ２７．２８のベース電流はそれぞれ（Δ
Ｉ２十ΔＩｔ）、（Δ■１−ΔＩ２）となる。Δ１１＜
ΔＩ２であれは第２のトランジスタ２８は遮断状態−つ
−
となり、コレクタ電流はほぼセ１′７となる。この状態
では出力端子１６には、ｎ Ｘ ｈ Ｐ）：Ｘ （Δ１
１＋Δ１２）の電流が流れる。Ｉｏｎ＞Δ１１とすれは
、出力端子１６には最大ｈＸｈ、６Ｘｌｏの電流が流れ
出す。また入力端子１３に負の入力があった場合も同様
に、最大ｎ Ｘ ｈ ｐｉＸ Ｉ Ｏの電流が流れ込む
ことになる。すなわちΔ■１を十分小さくすれば、無信
号時には出力段の消費電流を小さくがっ、従来の第２図
の回路に比べｈＰＥ倍の大きな電流能力を持つことにな
る。まなこの回路の動作可能な電源電圧は、第４および
第５のカレントミラー回路２３、２６の入力側トランジ
スタ２２．２５のベース・エミンタ間電圧を■。２２
、 Ｖ ＢＥ２５ 、差動増幅器１５のトランジスタ１
０．１１．１２のコレクタ・エミッタ間の飽和電圧をＶ
ＣＥ ｔ ａ ａ ｔ ｌ とすると、（Ｖ ｅ＋：
２２ ＋２ＶｃＥｔａａｔ＋ ）となり、通常ＶＢＢ〜
０．７、■ＣＥ＋５ａｔｌ〜０，２■とすると、電源電
圧−１，１■まで動作が可能となる。また出方振幅につ
いては、電源電圧をＶＣＣ５第１および第２のカレント
ミラー回路３．６の出力側１〜ランジスタ１，４のエミ
−，−１（］−＝
ツタ・コレクタ間の飽和電圧をＶＣＥ。ａｔｌｌ＋ＶＣ
Ｉ！；＋ａｉｔｌ ４とすると、最大（ｖｃｃ ＶＣ
Ｅ＋、ａｔｌＩ Ｖ ＣＥ ｔ−−ｔ＋ ４ ）の大
きな振幅が可能となる。At this time, the first and second current mirror circuits 3.6
The common emitter current amplification factor of the first and second transistors 27 and 28 is hpg for the output side transistors 1 and 4.
, the mirror ratio of the third current mirror circuit 9 is 1:1, and the current mirror ratio of the output stage is 1:n, respectively (n
A current of X h PEXΔII) flows. next,
When a positive signal is input to the input terminal 13, the collector current of the differential amplifier transistors 10 and 11 becomes (Io
+Δ12), (IO−ΔI2), and the first and second
The base currents of transistors 27 and 28 are respectively (Δ
I20ΔIt), (Δ■1−ΔI2). Δ11<
If .DELTA.I2, the second transistor 28 is in a cutoff state, and the collector current becomes approximately 1'7. In this state, the output terminal 16 has n X h P):X (Δ1
1+Δ12) current flows. When Ion>Δ11, currents of maximum hXh and 6Xlo flow into the output terminal 16. Similarly, when there is a negative input to the input terminal 13, a maximum current of n.times.h.piX.sub.I.sub.O flows into the input terminal 13. That is, if Δ■1 is made sufficiently small, the current consumption of the output stage can be reduced when there is no signal, and the circuit has a current capacity that is hPE times larger than the conventional circuit shown in FIG. The power supply voltage at which Manako's circuit can operate is the base-eminter voltage of the input side transistors 22 and 25 of the fourth and fifth current mirror circuits 23 and 26. 22
, V BE25 , transistor 1 of differential amplifier 15
The collector-emitter saturation voltage of 0.11.12 is V
If CE ta a t l , (V e+:
22 +2VcEtaat+), and normally VBB~
If CE+5atl is set to 0.7,■CE+5atl to 0.2■, operation is possible up to a power supply voltage of -1.1■. Regarding the output amplitude, set the power supply voltage to VCC5, the output side 1 of the first and second current mirror circuits 3. VCE.atll+VC
I! ;+aitl 4, maximum (vcc VC
E+, atlI V CE t--t+ 4 ) large amplitudes are possible.
このように、無信号時の消費電流を小さくでき、従来例
と比較して大きな出力振幅と出力電流能力を得ることが
でき、低電源電圧で動作できる出力回路を提供すること
かできる。In this way, it is possible to provide an output circuit that can reduce current consumption when no signal is present, can obtain a larger output amplitude and output current capability than the conventional example, and can operate with a low power supply voltage.
なお、本実施例では第１のトランジスタ２７の出力を第
３のカレントミラー回路９を介して第１のカレントミラ
ー回路に接続しているが、第３のカレントミラー回路の
かわりに、入力電流と出力電流の比か１対１で電流の位
相を反転させる回路を使用することも可能である。In this embodiment, the output of the first transistor 27 is connected to the first current mirror circuit via the third current mirror circuit 9, but instead of the third current mirror circuit, the output of the first transistor 27 is connected to the input current. It is also possible to use a circuit that inverts the phase of the current in a 1:1 ratio of the output currents.
発明の効果
以上のように本発明によれば、電流増幅率の大きいエミ
ッタ接地の第１および第２のトランジスタにて電流増幅
した電流を、第１および第２のカレントミラー回路にて
構成された出力段に入力することにより、大きな出力振
幅と出力電流能力を得ることができ、無信号時に第１お
よび第２のトランジスタのベース入力電流を小さくすれ
ば回路全体の消費電流を小さくすることができる。さら
に、回路の動作可能な電源電圧は、差動増幅器のトラン
ジスタのコレクタ・エミッタ間飽和電圧および差動増幅
器の出力に接続されるカレントミラー回路のトランジス
タのベース・エミッタ間電扛を加えた電圧となり、低電
源電圧で動作を可能にできる。Effects of the Invention As described above, according to the present invention, the current amplified by the first and second common emitter transistors having a large current amplification factor is amplified by the first and second current mirror circuits. By inputting it to the output stage, a large output amplitude and output current capability can be obtained, and by reducing the base input current of the first and second transistors when there is no signal, the current consumption of the entire circuit can be reduced. . Furthermore, the power supply voltage at which the circuit can operate is the sum of the collector-emitter saturation voltage of the differential amplifier transistor and the base-emitter voltage of the current mirror circuit transistor connected to the output of the differential amplifier. , can operate with low power supply voltage.
第１図は本発明の一実施例を示す出力回路の回路図、第
２図は従来の出力回路の回路図である。
１．２・・・第１のカレントミラー回路のＮＰＮ型トラ
ンジスタ、３・・・第１のカレントミラー回路、４．５
・−・第２のカレントミラー回路のＰＮＰ型トランジス
タ、６・・・第２のカレントミラー回路、９・・・第３
のカレントミラー回路、１３・・入力端子、１５・・・
差動増幅器、１６・・・出力端子、１８・・・電源端子
、２３・・・第４のカレントミラー回路、２６・・・第
５のカレントミラー回路、２７・・第１のトランジスタ
、２８・・・第２のトランジスタ。
−１２＝FIG. 1 is a circuit diagram of an output circuit showing an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional output circuit. 1.2... NPN transistor of the first current mirror circuit, 3... First current mirror circuit, 4.5
- PNP transistor of second current mirror circuit, 6... second current mirror circuit, 9... third
Current mirror circuit, 13...input terminal, 15...
Differential amplifier, 16... Output terminal, 18... Power supply terminal, 23... Fourth current mirror circuit, 26... Fifth current mirror circuit, 27... First transistor, 28... ...Second transistor. −12=
Claims (1)
がカレントミラー回路を介してベースに入力され、エミ
ッタが接地された第１および第２のトランジスタと、エ
ミッタが接地されたＮＰＮ型トランジスタよりなる第１
のカレントミラー回路と、エミッタが電源に接続された
ＰＮＰ型トランジスタよりなる第２のカレントミラー回
路とを設け、前記第１および第２のトランジスタの一方
のコレクタをカレントミラー回路などを介して前記第１
のカレントミラー回路の入力側トランジスタのコレクタ
・ベース共通接続点に接続するとともに、前記第１およ
び第２のトランジスタの他方のコレクタを直接第２のカ
レントミラー回路の入力側トランジスタのコレクタ・ベ
ース共通接続点に接続し、前記第１および第２のカレン
トミラー回路のそれぞれの出力側トランジスタのコレク
タを接続し、このコレクタの共通接続点を出力端子とし
た出力回路。1. The outputs of the differential amplifiers connected to the input terminals are input to the base via a current mirror circuit, and the outputs are input from the first and second transistors whose emitters are grounded, and the NPN transistor whose emitters are grounded. Become the first
and a second current mirror circuit made of a PNP transistor whose emitter is connected to a power supply, and the collector of one of the first and second transistors is connected to the collector of the first transistor through the current mirror circuit or the like. 1
is connected to the collector-base common connection point of the input side transistor of the current mirror circuit, and the other collector of the first and second transistors is directly connected to the collector-base common connection point of the input side transistor of the second current mirror circuit. the collectors of the respective output side transistors of the first and second current mirror circuits are connected, and the common connection point of the collectors is used as an output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63050544A JPH01223807A (en) | 1988-03-02 | 1988-03-02 | Output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63050544A JPH01223807A (en) | 1988-03-02 | 1988-03-02 | Output circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01223807A true JPH01223807A (en) | 1989-09-06 |
Family
ID=12861952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63050544A Pending JPH01223807A (en) | 1988-03-02 | 1988-03-02 | Output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01223807A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0476941A (en) * | 1990-07-19 | 1992-03-11 | Toshiba Corp | Semiconductor integrated circuit |
| US6215357B1 (en) * | 1997-09-03 | 2001-04-10 | Canon Kabushiki Kaisha | Operational amplifier |
| JP2005354266A (en) * | 2004-06-09 | 2005-12-22 | Nec Electronics Corp | Voltage comparator circuit |
| JP2007201879A (en) * | 2006-01-27 | 2007-08-09 | Nec Electronics Corp | Differential signal receiving circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247111A (en) * | 1985-04-25 | 1986-11-04 | Matsushita Electric Ind Co Ltd | Amplifier circuit |
-
1988
- 1988-03-02 JP JP63050544A patent/JPH01223807A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247111A (en) * | 1985-04-25 | 1986-11-04 | Matsushita Electric Ind Co Ltd | Amplifier circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0476941A (en) * | 1990-07-19 | 1992-03-11 | Toshiba Corp | Semiconductor integrated circuit |
| US6215357B1 (en) * | 1997-09-03 | 2001-04-10 | Canon Kabushiki Kaisha | Operational amplifier |
| JP2005354266A (en) * | 2004-06-09 | 2005-12-22 | Nec Electronics Corp | Voltage comparator circuit |
| JP2007201879A (en) * | 2006-01-27 | 2007-08-09 | Nec Electronics Corp | Differential signal receiving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723111A (en) | Amplifier arrangement | |
| JPS6212691B2 (en) | ||
| JPH04227104A (en) | Amplifier circuit | |
| JPH01223807A (en) | Output circuit | |
| JPH10190375A (en) | Operationnal amplifier circuit | |
| JPH0787314B2 (en) | amplifier | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JPH04369105A (en) | Amplifier | |
| US5705952A (en) | Operational amplifier circuit | |
| JPH0258911A (en) | Power amplifier circuit | |
| JP3784910B2 (en) | Output circuit | |
| JPH0124972Y2 (en) | ||
| JPS62117403A (en) | Current mirror circuit | |
| JPS6221310A (en) | Current constant multiple circuit | |
| JP2759156B2 (en) | Amplifier circuit | |
| JPH0115224Y2 (en) | ||
| JP2538239Y2 (en) | Low frequency amplifier circuit | |
| JPS6373706A (en) | Amplifier circuit device | |
| JPH01278108A (en) | Differential amplifier circuit | |
| JPS62234406A (en) | Power amplifier circuit | |
| JPH04208709A (en) | Semiconductor device for voltage comparison | |
| JPH036022Y2 (en) | ||
| JPH0326670Y2 (en) | ||
| JPH0487407A (en) | Buffer circuit | |
| JPH0244406B2 (en) |