[go: up one dir, main page]

JPH01221067A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPH01221067A
JPH01221067A JP4661888A JP4661888A JPH01221067A JP H01221067 A JPH01221067 A JP H01221067A JP 4661888 A JP4661888 A JP 4661888A JP 4661888 A JP4661888 A JP 4661888A JP H01221067 A JPH01221067 A JP H01221067A
Authority
JP
Japan
Prior art keywords
signal
displayed
circuit
memory
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4661888A
Other languages
Japanese (ja)
Inventor
Seiichi Ogawa
誠一 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4661888A priority Critical patent/JPH01221067A/en
Publication of JPH01221067A publication Critical patent/JPH01221067A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain simultaneously monitoring of both pictures by combining plural optional pictures having 1st and 2nd aspect ratios and displaying the result on a display means having a 2nd aspect ratio. CONSTITUTION:A signal from a memory/system control circuit 41 is fed to channel selection devices 4, 5, 24, 25 and memories 10-13, 30-33 are controlled respectively by a signal from the circuit 41 to apply write/readout of the signal supplied respectively. Then the signal from the memory 42 is fed to a switch 43 and a signal from a demodulation double speed circuit 8 and a demodulation circuit 28 is fed to the switch 43 and supplied to a display device 45. Then the picture formed in the memory 42 is displayed on the display device 45 and when the switch 43 is switched to the upper position, the television picture is the NTSC system converted into double speed is displayed. When the switch 43 is switched to the lower position, the television picture of the High Vision system is displayed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、いわゆるハイビジョン用のディスグレイ手段
t−有する画像表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image display device having a display gray means for so-called high vision.

〔発明の概要〕[Summary of the invention]

本発明は画像表示装置に関し、第2のアスペクト比t−
有するディスプレイ手段に第1及びfs2の7スイクト
比を有する画aを複数任意に組合せて表示することによ
り、双方の画像を同時にモニタリングできるようにした
ものである。
The present invention relates to an image display device having a second aspect ratio t-
By displaying an arbitrary combination of a plurality of images a having 7 swift ratios of first and fs2 on the display means, both images can be monitored simultaneously.

〔従来の技術〕[Conventional technology]

例えばNTSC方式のテレビジョン画像は走査線数52
5本、アスペクト比は3:4である。これに対してハイ
ビジョン方式のテレビジョン画像は走査線数1125本
、アスペクト比は9:16である。
For example, an NTSC television image has 52 scanning lines.
There are 5 lines, and the aspect ratio is 3:4. On the other hand, a high-definition television image has 1125 scanning lines and an aspect ratio of 9:16.

また例えばNTSC方式のテレビジョン画像において、
画面の縦横を例えば3等分し、形成される9個の区分ご
とにそれぞれ縮小されたテレビジョンmat−組合せて
表示することが行われている。
For example, in an NTSC television image,
For example, the screen is divided vertically and horizontally into three equal parts, and each of the nine divisions is displayed in combination with a reduced television.

そこでアスペクト比が9:16のハイビジョン方式のテ
レビジョン画像t−員示するディスプレイ手段において
、第6図に示すようにその片側にアスペクト比が3:4
のNTSC方式のテレビジョン画像を表示すると共に、
その残りの部分を3等分してそれぞれの区分に縮小され
たNTSC方式のテレビジョン画像を組合せて表示する
ことが提案され九。
Therefore, in a display means that shows a high-definition television image with an aspect ratio of 9:16, as shown in FIG.
In addition to displaying NTSC television images,
It has been proposed to divide the remaining portion into three equal parts and display the reduced NTSC television images in combination in each division.9.

これによれば各区分のアスペクト比は全て3:4になっ
ており、各テレビジョン画像は一切の欠落を生じること
なく、良好な我示會行うことができる。
According to this, the aspect ratio of each section is all 3:4, and each television image can be displayed satisfactorily without any deletions.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら従来の技術で述べた装置は、いずれの場合
も例えばNTSC方式のアスペクト比の等シいテレビジ
ョン画像のみを組合せて表示しているものであって、例
えばNTSC方式のテレビジョン画像トハイビジョン方
式のテレビジョン画像が同時に表示されることはなく、
従ってこれらの双方の画像を同時にモニタリングするこ
とはで1!なかった。
However, in any case, the devices described in the prior art combine and display only television images of the same aspect ratio in the NTSC system. TV images are never displayed at the same time,
Therefore, monitoring both images at the same time is a must! There wasn't.

この出願はこのような点に鑑みてなされたものである。This application was filed in view of these points.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、第1のアスペクト比金有するテレビジョン画
像(チューナ(2) (3) )と第2のアスペクト比
を有するテレビジョン画像(チューナ帽■とを複数個任
意に組合せ(メモリ(ロ))て、上記第2のアスペクト
比を有するディスグレイ手段(表示装置−)に表示する
ようにした画像表示装置である。
The present invention provides a method for arbitrarily combining a plurality of television images (tuner (2) (3)) having a first aspect ratio and a plurality of television images (tuner hat (2)) having a second aspect ratio (memory (2)). ), the image is displayed on a display gray means (display device) having the second aspect ratio.

〔作用〕[Effect]

これによれば、第1のアスペクト比を有するテレビジョ
ン画像と第2のアスペクト比を有するテレビジョン画像
とが複数個任意に組合されて表示されるので、方式の異
なるテレビジョン画像が同時に表示され、これらを同時
にモニタリングすることができる。
According to this, since a plurality of television images having the first aspect ratio and a plurality of television images having the second aspect ratio are arbitrarily combined and displayed, television images of different formats are not displayed at the same time. , these can be monitored simultaneously.

〔実施例〕〔Example〕

第1図において、アンテナ(1)で受信された信号は例
えばNTSC方式のチューナ(2)及び(3)に供給さ
瓢それぞれ選局装置(4)及び(5)からの信号によっ
て所望の放送波が抽出される。これらの放送波がそれぞ
れ検波回路(6)及び(7)で検波され、これらの検波
信号がそれぞれ復調偏速回路(8)及び(9)で復調さ
れると共に、例えば水平走査域数が1050本となるよ
うに倍速変換される。これらの倍速変換された信号の内
、回路(8)からの信号が1050本の全走査線のメモ
リ四に供給されると共に、回路(9)からの信号がそれ
ぞれ1050本の走査線のメモリH(2)(至)にそれ
ぞれ1に間引かれて供給される。
In FIG. 1, a signal received by an antenna (1) is supplied to, for example, NTSC tuners (2) and (3), and a desired broadcast wave is selected by signals from tuning devices (4) and (5), respectively. is extracted. These broadcast waves are detected by detection circuits (6) and (7), respectively, and these detected signals are demodulated by demodulation polarization circuits (8) and (9), respectively. It is converted at double speed so that Of these double-speed converted signals, the signal from the circuit (8) is supplied to the memory 4 of all 1050 scanning lines, and the signal from the circuit (9) is supplied to the memory H of 1050 scanning lines each. (2) (to) are each thinned out to 1 and supplied.

またアンテナQヤで受信された信号は例えばハイビジョ
ン方式のチューナ(2)及びに)に供給され、それぞれ
選局装置(財)及びに)からの信号によって所望の放送
波が抽出される。ξれらの放送波がそれぞれ検波回路に
)及び(ロ)で検波され、これらの検波信号がそれぞれ
復調回wr(ハ)及び四で復調される。これらの復調さ
れた信号の内1回路に)からの信号が1125本の全定
食線のメモリ(7)に供給されると共に。
Further, the signal received by the antenna Q is supplied to, for example, a high-definition tuner (2) and (2), and a desired broadcast wave is extracted by the signal from the channel selection device (2) and (2), respectively. ξThese broadcast waves are detected by detection circuits ) and (b), respectively, and these detected signals are demodulated by demodulation circuits wr (c) and 4, respectively. Among these demodulated signals, the signals from one circuit) are supplied to the memory (7) of all 1125 fixed lines.

モ!J (11) as(至)にそれぞれ1に間引かれ
て供給される。
Mo! J (11) as (to), each is thinned out to 1 and supplied.

またメモリ/システムコントロール回路@珍からの信号
が選局装置(4) (5)(ハ)に)に供給されると共
に、回路(2)からの信号によってメモリ(至)〜(2
)…〜(至)がそれぞれ制御されて、それぞれ供給され
た信号の書込/読出が行われる。ここで回路−からは、
例えばlフレームごとに切換わる信号が選局装置(5)
に)に供給されると共に、この切換わりに同期してメモ
リ0〜(Lion−μsの書込が制御されることにより
、メモリαル〜0301〜に)にはそれぞれ異なる放送
波の信号が例えば3フレームごとに更新されて書込まれ
る。
In addition, the signal from the memory/system control circuit @Chin is supplied to the channel selection device (4) (5) (c)), and the signal from the circuit (2) is supplied to the memory (to) to (2).
) to (to) are controlled respectively, and the respective supplied signals are written/read. Here, from the circuit,
For example, the signal that switches every l frame is the channel selection device (5).
At the same time, in synchronization with this switching, different broadcast wave signals are supplied to memories 0~ (by controlling the writing of Lion-μs, to memories α~0301~), for example, 3 different broadcast wave signals. Updated and written every frame.

これらのメモリ(ト)〜oaoci−(至)からの信号
が1125本の全走査線のメモリに)に供給される。ま
た回路@ルからの信号によってメモリに)が制御されて
供給された信号の畳込/読出が行われる。これによって
メモリに)上に訃いて1例えばメモリαQ及び(至)〜
(至)の信号を組合せて第2図Aに示すような画像をも
できる。
The signals from these memories (g) to oaoci- (to) are supplied to the memories of all 1125 scan lines. Also, the memory (to the memory) is controlled by a signal from the circuit to perform convolution/reading of the supplied signal. By this, memory αQ and (to) ~
An image as shown in FIG. 2A can also be obtained by combining the signals of (to).

そしてメモリに)からの信号がスイッチ−に供給される
と共に、復調倍速回路(8)及び復調回路(至)からの
信号がスイッチ卿に供給され、このスイッチ−からの信
号がビデオアンf14を通じてディスプレイ手段として
の表示装置部に供給される。またコントロール回路@η
からの信号が偏向切換回路に)を通じて表示装置tHの
偏向回路1′1)に供給される。
The signal from the memory) is supplied to the switch, the signals from the demodulation double speed circuit (8) and the demodulation circuit (to) are supplied to the switch, and the signal from this switch is displayed through the video amplifier F14. The information is supplied to a display unit as means. Also, the control circuit @η
A signal from the display device tH is supplied to the deflection circuit 1'1) of the display device tH through the deflection switching circuit 1'1).

これによってスイッチ−が図示の位置に切換られ九とき
に、上述のメモリ(6)上に形成された画像が表示装置
−に表示されると共に、スイッチ輪が上側に切換られる
と1例えば第3図に示すように倍速変換されたNTSC
方式のテレビジョン画像が表示され、1fcスイツチに
)が下側に切換られたときは、ハイビジョン方式のテレ
ビジョン画像が表示される。なおハイビジョン方式のテ
レビジョン画像の表示の際に、水平走査ifMを112
5本とする偏向の切換が回路@痣から偏向回路@ηに対
して行われる。
As a result, when the switch is switched to the position shown in the figure, the image formed on the memory (6) mentioned above is displayed on the display device, and when the switch ring is switched upward, for example, as shown in FIG. NTSC converted to double speed as shown in
When the 1fc switch is switched downward, a high-definition television image is displayed. When displaying high-definition television images, the horizontal scanning ifM is set to 112.
Switching of the five deflections is performed from the circuit @Aza to the deflection circuit @η.

さらにこれらの表示の切換等はコントロール回路0論に
接続されるキーが一ド装rjtに)からの指令によって
行われる。
Further, switching of these displays, etc. is performed by commands from a key connected to the control circuit (rjt).

こうして上述の装置によれば、第1のアスペクト比を有
するテレビジョン画像と第2のアスペクト比を有するテ
レビジョン画像とが複数個任意に組合されて表示される
ので、方式の異なるテレビジョン画像が同時に表示され
、これらを同時にモメニタリ/グすることができる。
In this way, according to the above-mentioned apparatus, a plurality of television images having the first aspect ratio and a plurality of television images having the second aspect ratio are arbitrarily combined and displayed, so that television images of different formats can be displayed. They are displayed simultaneously and can be monitored and viewed at the same time.

さらに上述の装置において、メモリの数を増設すること
によって、例えば第4図に示すような画像を形成するこ
ともできる。
Furthermore, in the above-described apparatus, by increasing the number of memories, it is also possible to form an image as shown in FIG. 4, for example.

また上述の装置は第5図に示すようにチューナに代えて
NTSC方式のVTR争υ争4及びノ1イビジョ7方式
のVTRfi64からの信号全周いて実施することも可
能である。
Furthermore, as shown in FIG. 5, the above-mentioned apparatus can also be implemented by using signals from an NTSC system VTR 4 and 1 vision 7 system VTR fi 64 in place of the tuner.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、第1のアスペクト比を有するテレビ
ジョン画像と第2のアスペクト比を有するテレビジョン
画像とが複数個任意に組合されて表示されるので、方式
の異なるテレビジョン画像が同時に表示され、これらを
同時にモ°/=タリン゛。
According to this invention, since a plurality of television images having a first aspect ratio and a plurality of television images having a second aspect ratio are displayed in arbitrary combination, television images of different formats can be displayed simultaneously. and monitor these at the same time.

ダすることができるようになった。Now you can do it.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一例の構成図、第2図〜第5図はその
説明のための図、第6図は従米技術の説明のための図で
ある。 (2)<3)(2)@はチューナ、@りはメモリ、明は
表示装置である。 1にプ[4¥11つiゆに2コ 第1図 i見明阻 第2図 第3図 1プし日月 説1 第4図 第5図
FIG. 1 is a configuration diagram of an example of the present invention, FIGS. 2 to 5 are diagrams for explaining the same, and FIG. 6 is a diagram for explaining a conventional technique. (2)<3) (2) @ is a tuner, @ is a memory, and bright is a display device. 1 to 1 [4¥11tsui uni 2 ko 1 fig. i visibility fig. 2 fig. 3

Claims (1)

【特許請求の範囲】 第1のアスペクト比を有するテレビジョン画像と第2の
アスペクト比を有するテレビジョン画像とを複数個任意
に組合せて、 上記第2のアスペクト比を有するディスプレイ手段に表
示するようにした画像表示装置。
[Scope of Claims] A plurality of television images having a first aspect ratio and a plurality of television images having a second aspect ratio are arbitrarily combined and displayed on the display means having the second aspect ratio. image display device.
JP4661888A 1988-02-29 1988-02-29 Picture display device Pending JPH01221067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4661888A JPH01221067A (en) 1988-02-29 1988-02-29 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4661888A JPH01221067A (en) 1988-02-29 1988-02-29 Picture display device

Publications (1)

Publication Number Publication Date
JPH01221067A true JPH01221067A (en) 1989-09-04

Family

ID=12752283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4661888A Pending JPH01221067A (en) 1988-02-29 1988-02-29 Picture display device

Country Status (1)

Country Link
JP (1) JPH01221067A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130800A (en) * 1989-12-28 1992-07-14 North American Philips Corporation Picture out of picture feature for wide-screen display
US5146335A (en) * 1989-12-21 1992-09-08 Samsung Electronics Co., Ltd. Simultaneous, multi-aspect ratio television display
DE4139403A1 (en) * 1991-11-29 1993-06-03 Sony Corp SCAN DISPLAY DEVICE
JPH05507596A (en) * 1990-06-01 1993-10-28 トムソン コンシユーマ エレクトロニクス インコーポレイテツド display system
US5258837A (en) * 1991-01-07 1993-11-02 Zandar Research Limited Multiple security video display
US5434625A (en) * 1990-06-01 1995-07-18 Thomson Consumer Electronics, Inc. Formatting television pictures for side by side display
JP2006303628A (en) * 2005-04-15 2006-11-02 Sony Corp Video display device, video processing device, and video processing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57208772A (en) * 1981-06-18 1982-12-21 Sony Corp Television receiver
JPS62263781A (en) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd High definition television receiver
JPS63146671A (en) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd Television receiver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57208772A (en) * 1981-06-18 1982-12-21 Sony Corp Television receiver
JPS62263781A (en) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd High definition television receiver
JPS63146671A (en) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd Television receiver

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146335A (en) * 1989-12-21 1992-09-08 Samsung Electronics Co., Ltd. Simultaneous, multi-aspect ratio television display
US5130800A (en) * 1989-12-28 1992-07-14 North American Philips Corporation Picture out of picture feature for wide-screen display
JPH05507596A (en) * 1990-06-01 1993-10-28 トムソン コンシユーマ エレクトロニクス インコーポレイテツド display system
US5434625A (en) * 1990-06-01 1995-07-18 Thomson Consumer Electronics, Inc. Formatting television pictures for side by side display
US5258837A (en) * 1991-01-07 1993-11-02 Zandar Research Limited Multiple security video display
DE4139403A1 (en) * 1991-11-29 1993-06-03 Sony Corp SCAN DISPLAY DEVICE
DE4139403C2 (en) * 1991-11-29 1994-02-17 Sony Corp Scan display device
JP2006303628A (en) * 2005-04-15 2006-11-02 Sony Corp Video display device, video processing device, and video processing method

Similar Documents

Publication Publication Date Title
JP2829962B2 (en) Television receiver
KR960010486B1 (en) Apparatus for defining an effective picture area of a high definition video signal when displayed on a screen with a different aspect ratio
CA1271254A (en) Television receiver
JP3847826B2 (en) Subtitle data display control device
JPH01221067A (en) Picture display device
JPH11275486A (en) Liquid crystal display
JP2737557B2 (en) Dual screen television receiver and dual screen processing circuit
JPS63200681A (en) High-definition television receiver
JP2545853B2 (en) Television receiver capable of simultaneously displaying multi-system signals
JPH04119771A (en) High vision receiver
JP2718306B2 (en) Television receiver
JP2650246B2 (en) TV receiver
JPS612477A (en) Multi-screen television receiver
JP2690091B2 (en) High-definition television receiver
JPH01303996A (en) Television signal format converter
KR100207984B1 (en) High definition image pickup device using 3board type image sensor
JP3543806B2 (en) Television receiver
JPH0282884A (en) high definition television
KR960028538A (en) Visitor image memory / playback device of color television
JPS63169184A (en) Color television receiver with multi-frame display
JPH05328313A (en) Ntsc up converter
JPH0646795B2 (en) Dual screen tv receiver
JPH02132980A (en) Tv receiver
JPH066711A (en) High definition television equipment
JPH09284781A (en) Video signal converter