JPH01214296A - ステッピングモータの駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ステッピングモータの駆動回路に関するもの
である。

［従来の技術］ 従来、ステッピングモータの駆動回路として効率の良い
定電流チョッパー駆動回路が多く用いられてきた。その
−例を第６図を用いて説明する。

第６図は４相ステツピングモ一タＳＭの駆動回路の一例
であるが、Ｉおよびｍ相コイルＣＬＩおよびＣｌ３側の
駆動回路と、■および■相コイルＣＬ２およびＣｌ３側
の駆動回路とは全く同じであることから、本図では！お
よびＩＩＩ相側の回路配置のみを示している。

第６図において、ＴｒｉおよびＴｒ２はステッピングモ
ータＳＭのＩ相コイルＣＬＩおよびＩＩＩ相コイルＣＬ
３に対する相電流チョッパー用トランジスタである。Ｔ
ｒ３およびＴｒ４はそれぞれＩおよびＩＩＩ相コイルＣ
ＬｌおよびＣ１０に対する相励磁信号φ１およびφ３を
供給され、これらコイルＣＬＩおよびＣ１０に対する励
磁電流のオン・オフを制御するトランジスタである。

ＤｌおよびＤｌは励磁電流の逆流防止用のダイオード、
ＤＳは後述するようにチョッパートランジスタＴｒｉが
オフしたときに電流を帰還するダイオードである。また
、ダイオードＩ）４　、ＤＳおよびツェナーダイオード
ＺＤＩはトランジスタＴｒ３およびＴｒ４の保護用ダイ
オード、ダイオードＤ６はトランジスタＴｒｉの保護用
ダイオードである。

Ｒ１〜Ｒ７は抵抗である。トランジスタＴｒ３とＴｒ４
の共通接続エミッタと共通電位との間に接続した相電流
検出抵抗Ｆｉｓｔの検出電圧を、抵抗Ｒ５を介してコン
パレータＩＣＩのネガティブ入力端子に印加する。この
コンパレータＩＣＩの他方のポジティブ入力端子には、
抵抗Ｒ７を介して基準電圧発生部からの出力基準電圧Ｅ
を印加する。このポジティブ入力端子とコンパレータ出
力端子との間に抵抗Ｒ６を接続する。

さらに、コンパレータ出力端子はＴｒ２のベースとＲ２
に接続され、Ｔ「２のコレクタはＲ１を介してＴｒｉの
ベースに接続されている。

基準電圧発生部１はＤ／八へンバータから成り、不図示
のマイクロプロセッサからのディジタル信号による基準
電圧指示をＤ／＾変換し、基準電圧Ｅを出力する。

Ｖｃｃは電源電圧を示す。

■相およびＩＩＩ相に対応した相励磁信号φ１およびφ
３のうち、いまφ１が到来したとすると、それにより抵
抗Ｒ３を介してトランジスタＴｒ３はバイアスされて導
通し、丁ｒｌ　−ＣＬＩ　＝　ＤＩ−Ｔｒ３　＝　ＲＨ
というルートで相電流が流れる。この相電流はＩ相コイ
ルＣＬＩのインダクタンス負荷によっである時定数で立
上っていく。

そして、この相電流によって発生する検出抵抗１１ｓｔ
の両端の電位が基準電圧Ｅまで達すると、コンパレータ
ＩＣＩの出力がローレベルとなり、今まで抵抗Ｒ２によ
ってバイアスされていたトランジスタＴｒ２は非導通と
なる。その結果、トランジスタ丁ｒｌも非導通となる。

この時、相電流はＩ相コイルＣＬＩに蓄えられていたエ
ネルギーによりＤ３→ＣＬＩ　−Ｄｆ−Ｔｒ３→Ｒ３Ｉ
というルートで流れるが、Ｉ相コイルＣＬＩのエネルギ
ーが消費されるとともに減少していき、検出抵抗１（ｓ
＋の両端の電位も下がっていく、そして、検出抵抗ｆｉ
ｓｔの両端の電位が基準電圧Ｅより低下すると、コンパ
レータＩＣＩの出力はハイインピーダンスとなり、Ｔｒ
２およびＴｒｉは再び導通してＴｒｉ　−＋ＣＬ１−＋
ＤＩ−＊Ｔｒ３４Ｒ１，というルートで相電流が流れる
。

以上の過程の繰返しにより、ｌ相励磁信号φ１、の生起
期間中においてＩ相の相電流１１はトランジスタＴｒｉ
およびＴｒ２によってチョッパーされ、定電流ｉｐ＋−
Ｅ／Ｒｓ＋　どなる、第７図にこの様子を示す。

実際には、第６図に示した回路は抵抗Ｒ６とＲ７によっ
て定まるヒステリシスやフィードバックループの遅延な
どがあるため、Ｉ相電流ｉ、ｌは第７図に示す“のこぎ
り波”となる、また、第７図中に１、で示した期間は、
トランジスタＴｒ３が非導通となった後Ｉ相コイルＣＬ
Ｉに蓄積されたエネルギーがＣＬＩ→Ｄ１→Ｄ４→ＺＤ
Ｉというルートで流れている期間である。

［発明が解決しようとする課題］ しかしながら、第６図および第７図に示した従来例にお
いてＩ相電流１１の立上り期間ｔｏ（第７図参照）は （ＲＬｌ、ＬｌはそれぞれＩ相コイルＣＬＩの巻線抵抗
。

インダクタンスを示す）となり、Ｉ相電流ｉφ１の立上
り方は電源電圧Ｖｃｃに依存してしまう。

その結果、電源電圧Ｖｃｃ　、ステッピングモータＳＭ
の巻線抵抗およびインダクタンスの関係により相電流ｉ
の立上りが急峻となってしまうシステムでは、ステッピ
ングモータＳＭの回転時に特に相切換の際に発生するト
ルクのリップルが太きくなり、ステッピングモータＳＭ
から発生する騒音が大きくなるという欠点を有していた
。

また、前述した従来例では第６図に示したチョッパー用
トランジスタＴｒｉのスイッチング周期Ｔがシステムに
よっては大きくなり、チョッパー周波数（１／Ｔ）が可
聴域に入って耳ざわりな音を発生するという欠点もあっ
た。

よって本発明の目的は上述の点に鑑み、ステッピングモ
ータからの騒音の発生を極力抑えるよう構成した駆動回
路を提供することにある。

［課題を解決するための手段］ かかる目的を達成するために、本発明ではステッピング
モータの各相に対する励磁信号の生起中に所定の基準電
圧に対応した相電流を発生させ、当該相電流によって対
応する相のコイルを励磁するステッピングモータの駆動
回路において、所定周期の可変幅パルスを発生するパル
ス発生手段と、該パルス発生手段の出力パルスに応答し
て前　　−記所定の基準電圧に対応した相電流を発生さ
せるスイッチング手段とを具備する。

［作　用］ 上述の構成により、すなわちより具体的には所定の基準
電圧に対応した相電流を発生させ、その相電流によって
対応する相のコイルを励磁するステッピングモータの駆
動回路にＰ’ｌ１Ｍ制御部を付加し、その出力パルスで
チョッパートランジスタのスイッチングを制御するよう
にしたため、相電流の立上りを任意に制御することで相
切換の際に発生する騒音を低下することができるように
なるばかりでなく、チョッパートランジスタのスイッチ
ング周波数をＰＷＭ周波数に同期させることも可能にな
るので、スイッチング周波数が可聴域に入って耳ざわり
な音を発生することも防止できるようになった。

［実施例］ 以下に図面を参照して本発明の一実施例を詳細に説明す
る。

第１図には本発明の一実施例として４相ステツピングモ
ータの駆動回路を示す。本図においては、４相コイルＣ
ＬＩ〜ＣＬ４の全てについての駆動回路を示しており、
第６図（従来例）に示したＩおよびＩＩＩ相側の駆動回
路の対応個所には同一符号を付しである。また、ＩＩお
よび■相側の駆動回路において、トランジスタＴｒ８〜
Ｔｒ９はＴｒｉ　ＮＴｒ４゜ダイオード０７〜Ｄ１２は
Ｄ１〜Ｄ６．ツェナーダイオードＺＤ２は２０１　、抵
抗Ｒ９〜Ｒ１５はＲ１〜Ｒ７，コンパレータＩＣ２はＩ
ＣＩにそれぞれ対応する。

第１図に示した本実施例では、第６図示の従来例とは異
なりＰＷＭ制御部２．トランジスタＴｒ５およびＴｒｉ
ｏ、抵抗Ｒ８およびＲ１６が付加されており、この部分
を除いて第６図示の従来例と同様の回路配置である。よ
って、同様の部分の説明は省略し、この付加部分につい
て詳述する。

第２図はＰＷＭ制御部２の一例を示す回路図である。こ
のＰＷＭ制御部２は、可聴域外の周波数クロックパルス
Ｃに（２０ｋＨｚ〜３０ｋＨ２程度）を出力するパルス
ジェネレータ２１と、その出力クロツクパルスＣ×によ
ってトリガされるワンショットモノマルチ２２とからな
り、ワンショットモノマルチ２２の出力がＰＷＭ出力と
なる。ワンショットモノマルチ２２では不図示のマイク
ロプロセッサによりそのワンショット出力時間が設定さ
れ、その設定時間によってＰＩＩＩＭ出力のデユーティ
−が設定される。

このＰＷＭ制御部２の動作を、第３図を用いて詳細に説
明する。まずパルスジェネレータ２１からのクロックパ
ルス出力ＣＭの立上りエツジでワンショットモノマルチ
２２はトリガされ、ワンショット出力Ａを出力する。こ
のワンショット出力Ａのパルス幅がワンショットの設定
■、■、■のように可変となることで、その出力はそれ
ぞれ＾０．＾２．＾３のように変化する。

ここでＡ＜Ｔ　Ｉとし、ワンショットモノマルチをクロ
ックパルスＣにの立上りエツジで連続的にトリガするこ
とにより、第３図に示したようにワンショットの設定に
よってデューティニを可変とするＰＷＭ出力が生成され
る。

このＰＩＩＩＭ出力がＲ８，Ｒ１８を介してそれぞれト
ランジスタＴｒＳ　、ＴｒｌＯのベースに入力される。

トランジスタＴｒ５．Ｔｒｉｏのコレクタはそれぞれコ
ンパレータＩＣＩ、ＩＣ２の出力に接続され、各々のエ
ミッタは共通電位に接続される。

よって、一方のＰＷＭ出力ＰＷＭＩがハイレベルを呈し
ているときトランジスタＴｒ５は導通し、チョッパート
ランジスタＴｒｌは非導通となる。逆に、ローレベルの
際にはコンパレータＩＣＩの出力によってチョッパート
ランジスタＴｒｉが制御される。

！■および■相側駆動回路のトランジスタＴｒｌＯはＴ
ｒ５に、抵抗Ｒ１６はＲ８に対応する。また本実施例で
は、ＰｗＭ制御部の出力ＰＷＭＩとＰＨ２は等しい。

以上の構成における動作を、第４図を用いて詳細に説明
する。

ＰＷＭ　ＩＪ御部の出力ＰＷＭＩがハイレベルになるの
に同期して、チョッパートランジスタＴｒｉは非導通と
なる。従って、Ｉ相励磁信号φ１が到来するとＩ相電流
ｉφ１は立上っていくが、ＰＷＭＩがハイレベルの区間
で下がり始め、ＰＷＭＩがローレベルになるとともに再
び立上っていく。このようにＩ相電流Ｉｌｌはのこぎり
波状に立上っていき、その立上り方はＰＷＭ出力のデユ
ーティ−によって制御することができる。

また、Ｉ相電流ｉψ、がＥｌ／Ｒｓ＋のレベルに達して
からは、ＰＷＭ出力のＰＷＭＩがハイレベルの区間と、
Ｉ相電流ｉ、１がＥ　１／Ｒｓ、のレベルを越えコンパ
レータＩＣＩの出力がローレベルになる区間との両方で
チョッパートランジスタＴｒｉは非導通となるため、チ
ョッパートランジスタＴｒｌのスイッチングはＰＷＭ出
力ＰＷＭＩの周期Ｔ１に同期したものとなる。

なお、前述の実施例ではＰＷＭ出力ＰＷＭＩとＰＷＭ２
が同一であったため、例えばステッピングモータＳＭを
２相励磁駆動する際など励磁信号φｌとφ２が同時に到
来している時には、トランジスタＴｒｉとＴｒ６のオフ
が同時に行われてしまう。

そこで第５図に示す実施例では、ＰＷＭ出力ＰＷＭＩと
ＰＷＭ２とを独立に発生させる。すなわち、ワンショッ
トモノマルチを第２図に対してもひとつ用意し、これを
パルスジェネレータの出力クロックパルスＣにをインバ
ータＩＣ２４を介してトリガする。そして、この出力を
Ｐｌ’１Ｍ出力ＰＷＭ２とする。

従って、クロックパルスＣＫがデユーティ−５０％の方
形波であればＰＷＭ出力ＰＷＭＩとＰｌｆＭ２とは位相
が１８０°ずれることになり、トランジスタＴｒｉとＴ
ｒ６のオフを　１８０°ずらせて行うことができる。

この結果、電源の瞬時負荷を低減することが可能となる
。

［発明の効果］ 以上説明したように本発明によれば、ステッピングモー
タの定電流チョッパー駆動回路のチョッパートランジス
タのオン・オフをＰＷＭ出力によって制御するようにし
たので、相電渣の立上りをＰＷＭのデユーティ−によっ
て制御することが可能となり、相切換のトルクリップル
を低減することで低騒音のステッピングモータ駆動回路
を提供することができる。

また、チョッパー周波数をＰＷＭ周波数に同期させるよ
うにしたので、チョッパー周波数が可聴域に入って耳ざ
わりな音を発生することのないステッピングモータの駆
動回路を提供することができる。

【図面の簡単な説明】

第１図は本発明一実施例を示す回路図、第２図は本発明
一実施例におけるＰＷＭ制御部の詳細例を示すブロック
図、 第３図は本発明一実施例におけるＰＷＭ制御部の動作説
明図、 第４図は本発明一実施例の動作説明図、第５図は本発明
におけるｐｗｙ制御部の他の実施例を示すブロック図、 第６図は従来例を示す回路図、 第７図は従来例の動作説明図である。 ＳＭ・・・ステッピングモータ、 １・・・基準電圧発生部、 ２・・・ＰＷＭ制御部。 第２図 第５図 第７図 手続補正書 平成１年５月１９日

Claims (2)

【特許請求の範囲】
1. （１）ステッピングモータの各相に対する励磁信号の生
   起中に所定の基準電圧に対応した相電流を発生させ、当
   該相電流によって対応する相のコイルを励磁するステッ
   ピングモータの駆動回路において、 所定周期の可変幅パルスを発生するパルス発生手段と、 該パルス発生手段の出力パルスに応答して前記所定の基
   準電圧に対応した相電流を発生させるスイッチング手段
   と を具備したことを特徴とするステッピングモータの駆動
   回路。
2. （２）前記パルス発生手段は、前記ステッピングモータ
   の相数に関連して位相のずれた複数のパルスを発生する
   ことを特徴とする請求項１記載のステッピングモータの
   駆動回路。