JPH01209557A - Contention processing system for bus application request - Google Patents
Contention processing system for bus application requestInfo
- Publication number
- JPH01209557A JPH01209557A JP3268988A JP3268988A JPH01209557A JP H01209557 A JPH01209557 A JP H01209557A JP 3268988 A JP3268988 A JP 3268988A JP 3268988 A JP3268988 A JP 3268988A JP H01209557 A JPH01209557 A JP H01209557A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- input
- priority
- output device
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000003672 processing method Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 3
- 230000002860 competitive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入出力装置各々からのバス使用要求の競合関
係を調整処理するための方式に係り、特に特定の入出力
装置からのバス使用要求が優先的に処理されるようにし
たバス使用要求競合処理方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for adjusting and processing the competitive relationship between bus usage requests from each input/output device, and particularly relates to a method for adjusting and processing the competing relationship of bus usage requests from each input/output device, and in particular, This invention relates to a bus use request competition processing method in which requests are processed with priority.
これまでにあっては、特公昭5B−51294号公報に
記載のように、バス制御回路へのバス使用要求信号に対
する処理には予め優先順位が割付されておらず、したが
って、バス使用要求信号は均等に処理されるようになり
ている。Until now, as described in Japanese Patent Publication No. 5B-51294, priority has not been assigned in advance to the processing of the bus use request signal to the bus control circuit, and therefore, the bus use request signal is It is now processed evenly.
これまでにありては、独立に発生するバス使用要求各々
は均等に処理されるようになっているわけであるが、こ
の他優先順位が順次可変とされる回転優先処理や、バス
使用要求受付順序が固定とされ次固定優先処理が考えら
れている。しかしながら、制御処理装置に共通バスを介
し複数の入出力装置が収容されている場合に、特定の入
出力装装置からのバス使用要求を優先的に処理しようと
して固定優先処理を採用し九場合には、優先順位が最も
低い入出力装置からのバス使用要求に対する処理実行回
数が極痛に低下してしまうという不具合がある。Up to now, each bus request that occurs independently is processed equally, but there is also rotational priority processing in which the priority is sequentially variable, and bus usage request reception. The order is fixed and next fixed priority processing is considered. However, when a control processing unit accommodates multiple input/output devices via a common bus, fixed priority processing is adopted to preferentially process bus usage requests from specific input/output devices. However, there is a problem in that the number of times a process is executed in response to a bus use request from an input/output device with the lowest priority is extremely reduced.
本発明の目的は、特定の入出力装置がらのバス使用要求
は最優先に処理実行されるも、他の入出力装置からのバ
ス使用要求は確率的に均等に処理笑行可とされ几バス使
用費求競合処理万式を供するにある。An object of the present invention is to process bus usage requests from a specific input/output device with the highest priority, while processing bus usage requests from other input/output devices with equal probability. We provide a complete set of methods for dealing with usage fees and competition.
上記目的は、一般の他の入出力装置名々からのバス使用
要求は回転優先処理され次後、特定の入出力装置からの
後先順位最大のバス使用要求との間で園足凌先処理され
ることで達成される。The purpose of the above is that bus usage requests from other general input/output devices are processed with rotational priority, and then bus usage requests from specific input/output devices with the highest order priority are processed first. It is achieved by being
一般の入出力装置t%々からのバス使用要求は先ず回転
優先処理され、この処理結果としてのバス使用要求は次
に特定の入出力装置からの優先順位大のバス使用!!累
との間で、向定凌先処理による競合処理が行なわれるよ
うにし几ものである。制御処理装置へのバス使用要求の
通知は固定優先処理によって行なわれるものとすれば、
特定の入出力装置からのバス使用要求は最優先で処理さ
れる−1、池の入出力装置名々からのバス便用!!釆辻
特定の入出力装置からのバス使用要求よりも優先順位小
にして均等忙処理されることになるものである。Bus usage requests from t% of general input/output devices are first processed with rotational priority, and the bus usage requests as a result of this processing are then processed by specific input/output devices with higher priority bus usage! ! Conflict processing using Mukaidadari processing is performed between the two. Assuming that notification of a bus use request to the control processing unit is performed by fixed priority processing,
Bus usage requests from specific input/output devices are processed with top priority - 1, for bus service from many input/output devices in the pond! ! The bus usage requests from Kabutsuji-specific input/output devices are given a lower priority and are processed evenly.
(実施例) 以下1本発明を添附した図により説明する。(Example) The present invention will be explained below with reference to the accompanying drawings.
図は本発明に係る7例での処理システムを示したもので
ある。図示のように周辺装置としての入出力装置20〜
2九は共通バス6を介し制御処理装置1に収容されてい
るが、入出力装置20〜2?L各各に共通バス6の使用
要求が発生した場合、入出力装置20〜25各々からの
バスリクエスト信号70〜7九 は競合処理部5で所定
に処理されるものとなっている。The figure shows seven examples of processing systems according to the present invention. As shown in the figure, input/output devices 20 to 20 are peripheral devices.
29 is accommodated in the control processing device 1 via the common bus 6, but the input/output devices 20-2? When a request to use the common bus 6 is generated for each of the L devices, the bus request signals 70 to 79 from each of the input/output devices 20 to 25 are processed in a predetermined manner by the competition processing section 5.
即ち、入出力装置2(lに共通バス6の使用要求が発生
した場合には、競合処理部5内の固定優先処理回路5に
対しバスリクエスト信号7oが通知され。That is, when a request to use the common bus 6 is generated in the input/output device 2 (l), the fixed priority processing circuit 5 in the competition processing section 5 is notified of the bus request signal 7o.
るが、固定優先処理回路5では回転優先処理回路4に対
し、入出力装置71〜7nの何れかが人出カ動作中であ
ることを示すバスアクノリッジ信号8九十1が送出され
ていないことを確認した後1回転・優先処理回路4から
のバスリクエスト信号7tL+zに優先してバスリクエ
スト信号7oを受は付けたうえ制御処理装置1に対しバ
スリクエスト信号7九+2を送出するようになっている
。これにより制御処理装置1は共通バス6の解放を行な
った後、固定優先処理回路3に対しバスアクノリッジ信
号8n+x。However, in the fixed priority processing circuit 5, the bus acknowledge signal 891 indicating that any one of the input/output devices 71 to 7n is in the operation of turning out people is not sent to the rotation priority processing circuit 4. After confirming that, the bus request signal 7o is given priority over the bus request signal 7tL+z from the one-rotation/priority processing circuit 4, and the bus request signal 79+2 is sent to the control processing device 1. There is. As a result, the control processing device 1 releases the common bus 6 and then sends a bus acknowledge signal 8n+x to the fixed priority processing circuit 3.
を送出し、固定優先処理回路3ではまた入出力装置20
に対しバスアクノリッジ信号8oを送出することによっ
て、共通バス6の使用許可が通知されるようになりでい
るものである。また、もしも固。The fixed priority processing circuit 3 also sends out the input/output device 20.
Permission to use the common bus 6 is notified by sending a bus acknowledge signal 8o to the terminal. Also, if it is solid.
定優先処理回路3から回転優先処理回路4に対しバスア
クノリッジ信号8九十1が送出されている場合には、バ
スアクノリッジ信号8ル+1の送出が終了した後入出力
装置2+1からのバスリクエスト信号7o を受は付け
、入出力装置20への共通バス6や解放処理が行なわれ
るようになっている。入出力動作の終了に伴いバスリク
エスト信号7oの送出は。When the bus acknowledge signal 891 is sent from the constant priority processing circuit 3 to the rotation priority processing circuit 4, the bus request signal from the input/output device 2+1 is sent after the sending of the bus acknowledge signal 8+1 is completed. 7o is attached, and the common bus 6 to the input/output device 20 and release processing are performed. Upon completion of the input/output operation, the bus request signal 7o is sent.
停止され、これKよりバスアクノリッジ信号8シリの送
出も停止されるものである。From this point, the sending of the bus acknowledge signal 8 series is also stopped.
また、入出力装置20にバスリクエスト信号7゜が発生
していない場合に、入出力装置21〜2?Lの何れか1
つ以上にバスリクエスト信号が発生した場合には、これ
らバスリクエスト信号は回転優先処理回路4で競合処理
されるものとなっている。Furthermore, when the bus request signal 7° is not generated in the input/output device 20, the input/output devices 21-2? Any one of L
When more than one bus request signal is generated, these bus request signals are subjected to competing processing in the rotation priority processing circuit 4.
バスリクエスト信号71〜7%の回転優先処理回路4で
の優先順位は順次回転していることから、入出力装置2
1−2%に対しては結果的に均等な優先順位が与えられ
るととになる。回転優先処理回路4ではバスリクエスト
信号71〜7%の何れか1つ以上を受は付けた時点でそ
のうち最も優先順位の高いものを受は付け、固定優先処
理回路3に対してバスリクエスト信号7n+1を送出す
ることになるものである。固定優先処理回路3ではまた
制御処理装置1に対しバスリクエスト信号7n+2を送
出することで、制御処理装置1は共通バス6の解放を行
なった後、固定優先処理回路5を介し回転優先処理回路
4に対しバスアクノリッジ信号8%+1゜を送出するよ
うになっている。これにより回転優先処理回路4では入
出力装置21〜22Lのうち、バスリクエスト信号が受
は付けされたものに対しバスアクノリッジ信号を送出す
ることで、そのものには共通バス6の使用許可が通知さ
れるようになっているものである。Since the priority order of the bus request signal 71 to 7% in the rotation priority processing circuit 4 is sequentially rotated, the input/output device 2
As a result, equal priority is given to 1-2%. When the rotation priority processing circuit 4 accepts one or more of the bus request signals 71 to 7%, it accepts the one with the highest priority, and sends the bus request signal 7n+1 to the fixed priority processing circuit 3. This is what will be sent. The fixed priority processing circuit 3 also sends a bus request signal 7n+2 to the control processing device 1, so that the control processing device 1 releases the common bus 6 and then sends the bus request signal 7n+2 to the rotation priority processing circuit 4 via the fixed priority processing circuit 5. In response to this, a bus acknowledge signal of 8% + 1° is sent. As a result, the rotation priority processing circuit 4 sends a bus acknowledge signal to one of the input/output devices 21 to 22L to which the bus request signal has been accepted, thereby notifying that device of permission to use the common bus 6. This is what is meant to be done.
以上のように特定の入出力装置からのバスリクエスト信
号は他のもの比し優先的に処理されるも、−他の入出力
装置からのバスリクエスト信号については均等に処理さ
れることから、緊急度の高い入出力装置を特定の入出力
装置として設定することによっては1円滑にデータ処理
を行ない得ることになる。As mentioned above, bus request signals from specific input/output devices are processed preferentially compared to others; however, since bus request signals from other input/output devices are processed equally, By setting a high-performance input/output device as a specific input/output device, data processing can be performed smoothly.
以上説明したように本発明による場合は、特定の入出力
装置からのバス使用要求は最優先に処理実行される一方
、他の一般の入出力装置からのバス使用要求は均等に処
理実行されるといった効果がある。As explained above, according to the present invention, bus usage requests from specific input/output devices are processed with top priority, while bus usage requests from other general input/output devices are processed equally. There is an effect like this.
図は、本発明に係る一例での処理システムを示す図であ
る。
1・・・制御処理装置、 2o〜2%・・・入
出力装置。
3・・・固定優先処理回路、 4・・・回転優先処理
回路、5・・・競合処理部、 6・・・共通バ
ス。The figure is a diagram showing an example of a processing system according to the present invention. 1... Control processing device, 2o~2%... Input/output device. 3...Fixed priority processing circuit, 4...Rotation priority processing circuit, 5...Conflict processing unit, 6...Common bus.
Claims (1)
収容されている処理システムでのバス使用要求競合処理
方式であつて、一般の入出力装置各々からのバス使用要
求は優先順位均等とすべて回転優先処理されたうえ、特
定の入出力装置からの優先順位最大のバス使用要求との
間で固定優先処理されることによつて、入出力装置各々
からのバス使用要求が制御処理装置に通知されることを
特徴とするバス使用要求競合処理方式。1. A bus usage request competition processing method in a processing system in which multiple input/output devices are housed in a control processing unit via a common bus, in which bus usage requests from each general input/output device are given equal priority. All bus usage requests from each input/output device are processed with rotational priority, and fixed priority processing is performed with the highest priority bus usage request from a specific input/output device, so that bus usage requests from each input/output device are sent to the control processing unit. A bus use request conflict handling method characterized by notification.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3268988A JPH01209557A (en) | 1988-02-17 | 1988-02-17 | Contention processing system for bus application request |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3268988A JPH01209557A (en) | 1988-02-17 | 1988-02-17 | Contention processing system for bus application request |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01209557A true JPH01209557A (en) | 1989-08-23 |
Family
ID=12365831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3268988A Pending JPH01209557A (en) | 1988-02-17 | 1988-02-17 | Contention processing system for bus application request |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01209557A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03194639A (en) * | 1989-12-25 | 1991-08-26 | Nec Eng Ltd | Parallel priority judgement device |
-
1988
- 1988-02-17 JP JP3268988A patent/JPH01209557A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03194639A (en) * | 1989-12-25 | 1991-08-26 | Nec Eng Ltd | Parallel priority judgement device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5619705A (en) | System and method for cascading multiple programmable interrupt controllers utilizing separate bus for broadcasting interrupt request data packet in a multi-processor system | |
JPH01162967A (en) | Method and device for interruption processing | |
JPH01209557A (en) | Contention processing system for bus application request | |
JP2550811B2 (en) | Communication control method | |
EP0339782A2 (en) | Shared bus data processing systems | |
JPH0525135B2 (en) | ||
JPH01305461A (en) | Bus right control method | |
JPS61138354A (en) | Dual bus type high speed data processing circuit | |
JPS6348994A (en) | System bus control circuit | |
JPS61182158A (en) | Common bus occupying system | |
JPH0836498A (en) | Multiprocessor system | |
JPH02146660A (en) | Information processor | |
JPH0660017A (en) | Collision circuit | |
JPH0375859A (en) | Direct memory access control device | |
JPH04148262A (en) | Multi-address transfer device | |
JPH0520261A (en) | Priority control cirucit | |
JPH04256029A (en) | Telegraphic message control processing system to plural tasks | |
JPH06161951A (en) | Bus control system | |
JPH03122744A (en) | Computer system | |
JPH04127260A (en) | Exclusive control circuit for multiprocessor system | |
JPS58225420A (en) | Scanning circuit of interruption signal | |
JPS63283337A (en) | Data reception system | |
JPH03171245A (en) | Dma control system | |
JPH0454544A (en) | Memory access controller | |
JPS6150325B2 (en) |