JPH01208985A - テレビジョン画像拡大システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野　　。

本発明は、画像拡大装置を有するテレビジョン画像拡大
システムに関する。

発明の背景 本出願の発明者である白土比に付与された米国特許筒４
，７７４，５８１号には、ビデオ画像を実時間で拡大す
る回路が開示されている。前記の特許に開示されている
実施例においては、拡大因数ＭＦは、ズーム動作が連続
的に見えるように１と２の間を小さい増分（すなわち、
１／２５６）で変化する。

白土比のズーム・システムでは、複合ビデオのベースバ
ンド信号ＣＶＢ　Ｓを表わすディジタル・サンデルはデ
ィジタルのフィールド・メモリ中て記憶される。拡大さ
れる原画像の部分は、信号がフィールド・メモリから読
み出されるとき、選択された水平ラインを繰シ返すこと
によシ最初に垂直方向に拡大される。例えば、２対１（
すなわち、ＭＦ＝２）の垂直方向の拡大では、画像の拡
大された部分の各々の原水子ラインは２回読み出される
（すなわちり、、Ｌｌ、Ｌ２、Ｌ２、Ｌ３．Ｌ、。

以下同様である）。

フィールド・メモリからの垂直方向に拡大された出力を
受は取るように結合されるＹ／Ｃ分離器は、メモリの出
力をルマ信号成分Ｙとクロマ信号成分Ｃとに分離する。

２対１の垂直方向の拡大の場合、ルマ信号Ｙおよびクロ
マ信号Ｃは以下のようなシーケンスとなる。

Ｙ＝Ｌ２　＋Ｌ１　、Ｌ２　＋Ｌ１　、Ｌ３　＋Ｌ２　
、Ｌ３＋Ｌ２・・・。

Ｃ＝Ｌ２−Ｌｌ、Ｌ２−Ｌｌ、Ｌ３−Ｌ２、Ｌ３−Ｌ２
・・・、ここでり、　、Ｌ、　、Ｌ３・・・は、ラスタ
ー走査された画像のサングルの連続する水平ラインを表
わす。

ＮＴＳ　Ｃ方式のシステムでは、色差信号成分（例えば
、Ｒ−ＹとＢ−Ｙ）Ｋより色副搬送波信号は変調されて
いる。色副搬送波信号の変調されない周波数Ｆ８ｃ（３
，５８ＭＨｚ　）は、復元されたルマ信号Ｙとクロマ信
号Ｃの間の干渉の可視性を最小にするために、水平走査
周波数ＦＨ（１５，７３４Ｈｚ　）の１／２の奇数倍（
４５５）に設定される。変調されていない色副搬送波信
号の数サイクル（８〜１０）（カラーバースト信号とし
て知られる）が、テレビジョン受像機において色副搬送
波信号の再、生が行われるように、水平ブランキング信
号のパックポーチ期Ｍの間複合ビデオのベースバンド信
号ＣＶＢＳに含まれている。再生された色副搬送波信号
は、この技術分野で周知のように、分離されたクロマ信
号Ｃをそれぞれの色差信号に復調するためにテレビジョ
ン受像機において使用される。

色副搬送波周波数Ｆ８ｃが水平走査周波数ＦＨの２分の
１の奇数倍に選択されているため、再生された色副搬送
波信号の位相は走査線毎に１８０°変化する。色副搬送
波信号のこの特性によシテレビジョン受像機におけるク
ロマの復号が容易になる。

しかしながら、水平ラインおよびピクセルをそれぞれ繰
シ返すことにより、原画像が垂直および水平に拡大され
るとき、変調された色副搬送波信号（すなわち、クロマ
信号Ｃ）の位相が乱れる。

これは複合ビデオのベースバンド信号ＣＶＢＳ　ヲルマ
信号成分Ｙおよび２つの色差信号成分Ｒ−ＹとＢ−Ｙに
復号することを難しくする。

発明の概要 本発明に従って、垂直および水平に拡大されたクロマ信
号Ｃの位相の一致を復元する装置が開示される。クロマ
位相の復元装置はクロマ信号の繰実施例 各図において、各種のブロックを相互接続する線は、場
合に応じて、アナログ信号を伝達する単一の導線、また
は２値のディノタル信号を伝達する・々スの何れかを表
わす。個々の相互接続線に交差する斜線に隣接する数値
は、その線またはバスの並列結線の数を表わす。

使用される装置の処理速度によシ、信号路の中の成るも
のにおいて補償用の遅延が必要とされる。

ディジタルのビデオ信号処理回路の設計分野の当業者は
、この種の遅延が個々のシステムのどこで必要とされる
かを知っている。

第１図に示すテレビジョン（ＴＶ）受像機２゜は、およ
そ１と２の間（すなわち、２５６／２５５．２５６／２
５４・・・２５６／１２８）で変化する１２８個の拡大
因数ＭＦを使ってビデオ画像を実時間で拡大するズーム
・システムを有する。例えば、拡大因数ＭＦが２の場合
１表示スクリーンの４分の１を占める原画像の一部はス
クリーン全体に拡大される。

第１図において、数字２２は複合ビデオのベースバンド
信号ＣＶＢ　Ｓの信号源を表わす。信号源２２は、普通
のテレビシ、ン受像機あるいはビデオカセットレコーダ
ー（ＶＣＲ）のチューナ、中間周波（ＩＦ）増幅器、ビ
デオ検波器から成る。ここでの説明の便宜上、複合ビデ
オのベースバンド信号ＣＶＢＳはＮＴＳＣ方式であるも
のと仮定する。ＮＴＳＣ方式の場合、ビデオ信号はテレ
ビジョンのスクリーン上にインターレースされた表示を
発生させるために交互に生じる奇数フィールドと偶数フ
ィールドから成る。各フィールドは、テレビジョン業界
でよく知られているように、ラスター走査されたビデオ
画像を表わす画像情報から成る２６２．５本の連続する
水平ラインで構成されている。

複合ビデオのベースバンド信号ＣＶＢ　Ｓは、同期分離
器およびクロック発生器２４とアナログ／ディジタル（
以下、−と略す。）変換器２６とに供給される。普通の
設置のである回路２４は、複合ビデオのベースバンド信
号ＣＶＢ　Ｓを処理し、水平同期信号Ｈ８および垂直同
期信号ＶＳを発生する。

さらに１回路２４は、信号ＶＳを１２８の水平走査周期
分だけ遅延させて遅延された垂直同期信号ＤＶＳを発生
する。テレビジョン受像機２０の偏向回路は、水平同期
信号Ｈ８および遅延垂直同期信号ＤＶＳに応答して、テ
レビジョンのスクリーン上にラスターを発生する。

さらに１回路２４は、（１）色副搬送波信号周波数Ｅｓ
ｃの４倍の周波数（すなわち、ＦｃＫ＝４Ｆｓｃ）であ
って、（２）複合ビデオのベースバンド信号ＣＶＢＳに
含まれているカラーバースト信号の位相に固定された位
相を有するシステム・クロック信号Ｃ，Ｋを発生するフ
ェーズロック回路（以下、ＰＬＯと略す。）を゛含んで
いる。

Ａ／Ｄ変換器２６は、システム・クロック信号ＣＫによ
って定められる時点において入来の複合ビデオのベース
バンド信号ＣＶＢＳをサンプリングし、ディジタル化す
る。φ変換器２６からのディジタル・サンプルはデュア
ル・ポートのフィールド・メモリ２８の入力ポートに供
給される。

フィールド・メモリ２８は、４Ｆ８ｃのクロック周波数
で発生する複合ビデオのベースバンド信号ＣＶＢＳのデ
ィジタル・サンプルを書込みアドレス信号ＷＡＳに応答
して記憶する。これとは無関係に、メモリ２８は、同じ
＜４Ｆｓｃのクロック周波数で別の一連のサンプルを読
出しアドレス信号ＲＡＳに応答して出力ポートに同時に
出力する。

第２図は、フィールド・メモリ２８を含む回路のブロッ
ク図である。Ａ／Ｄ変換器２６によって生成される８ビ
ツトのピクセルはメモリ・アレイ２１０あるいはメモリ
・アレイ２２０の何れかに記憶される。メモリ・アレイ
２１０およびメモリ・アレイ２２０の各々は、例えば（
株）日立製作所によシ製造されるＨＭ６５２５６ＡＰ　
Ｏ！　ウナ３２　ＫＸ８　ヒス ットのランダム・アク七＃・メモリ（ＲＡＭ　）の集積
回路（ＩＣ）を４個含んでいる。メモリ・アレイ２１０
および２２０の各々におけるメモリＩＣは、互いに相互
接続されたアドレス端子および制御端子を有するが、別
個のデータの入力端子とデータ出力端子を有するように
構成されている。４個のＩＣの組み合わせは、３２，７
６８個のアドレス可能なデータ・ブロックを有するメモ
リ・アレイと成る。

この場合、各ブロックは、中ビットのピクセルを４個保
持する。連続的流れを保持するために、メモリ・アレイ
２１０および２２０のデータの読出しおよびデータの書
込み動作はインターリ−１している。データがメモリ・
アレイ２１０に書き込まれている一方、データはメモリ
・アレイ２２０から読み出されておシ、また逆の場合も
同じである。

読出しおよび書込み動作のインターリーブは、フィール
ド・メモリ２８をＡとＢの２つのセクションに分けるこ
とによシ実現される。セクションＢに供給されるアドレ
ス信号および制御信号は、セクションＡに供給される対
応するアドレス信号および制御信号に比べて、システム
・クロックＣＫの４周期分遅延されている。第２図に示
すシステムにおいて、入カパッファ２１２、メモリセル
のアレイ２１０および出力バッファ２１４はセクショｙ
　Ａ　Ｋ　ｈ　り、入カハッファ２２２、メモリセルの
アレイ２２０および出力バッファ２２４はセクションＢ
にある。

フィールド・メモリ２８におけるピクセルの流れが表１
に示される。表１に示されるように、４ブロツク周期の
終りに開始アドレスの値ＡＤＲ１のところにある４つの
ピクセルから成る１ブロツクがメモリ・アレイ２１０か
ら読み出される。４ブロツク周期の後、同じアドレスＡ
ＤＲ１を使用して４つのピクセルから成る別のブロック
がメモリ・アレイ２２０から読み出される。その一方で
、入りて来る４つのピクセルから成る１ブロツクが別の
開始アドレス位置ＡＤＲ２においてメモリ・アレイ２１
０に書き込まれる。４ブロツク周期の後、アドレスＡＤ
Ｒ１＋　１を有する４ピクセルの１ブロツクがメモリ・
アレイ２１０から読み出され、入って来る４ピクセルの
次の１ブロツクがアドレス位置ＡＤＲ２においてメモリ
・アレイ２２０に書き込まれ、以下同様である。この処
理は、読出しおよび書込みアドレス発生回路が同期信号
に応答し表１ １　　　読出し　ＡＤＲＩ　　　　　　　−−２書込み
　　ＡＤＲ２読出し　　ＡＤＲＩ３　　読出し　ＡＤＲ
Ｉ　＋　１　　　　書込み　　ＡＤＲ２４書込み　ＡＤ
Ｒ２＋１　　　　読出し　　ＡＤＲ１＋１５　　　読出
し　ＡＤＲＩ　＋　２　　　　書込み　　ＡＤＲ２＋　
１６　　書込み　ＡＤＲ２＋　２　　　　読出し　　Ａ
ＤＲＩ　＋　２７　　　読出し　　ＡＤＲ１＋３　　　
　書込み　　ＡＤＲ２＋　２８　　書込み　ＡＤＲ２＋
　３　　　　読出し　　ＡＤＲＩ　＋　３−−一一一一
−−：ニーーーーーニーーー−一一一−−−−−−−−
−−−−ニューーーーーーー＊各期間は４Ｆｓｃのクロ
ック信号ＣＫの４周期から成る。

外面的に、フィールド・メモリ２８は次のように動作す
る：４Ｆ８ｃの周波数で生じる入来サンプルは初期アド
レスＡＤＲ２で始まるメモリ２８の連続するロケーショ
ンに書き込まれる。出力側では、サンプルが別の開始ア
ドレスＡＤＲ１で始まるメモリ２８の連続するロケーシ
ョンから４　Ｆ、ｃの周波数で同時に読み出される。書
込みアドレス発生回路３２および読出しアドレス発生回
路３４Ｆｉ水平同期信号Ｈ８および垂直同期信号ＶＳに
応答して、それぞれ初期アドレスＡＤＲ２およびＡＤＲ
１にリセットされる。

メモリ順序づけ回路３０は、システム・クロック信号Ｃ
Ｋに応答し、制御信号ＩＢＥＡ　、　ＷＥＡ、　ＯＥＡ
、ＣＥＡ、ＯＬＡ　、　ＬＤＯｌおよびＬＤＩを発生す
る。回路３０はサンプルから成る各水平ラインの始めに
水平同期信号Ｉｓによりセットされる。このことは任意
の所定ラインにおける最初のサンプルがフィールド・メ
モリ２８のブロック境界に貯えられることを確実にする
。フィールド・メモリ２８の構成と動作の詳細について
は、前述の白土氏に付与された米国特許筒４，７７４．
５８１号を参照されたい。

フィールド・メモリ２８に供給される読出しおよび書込
みのアドレス信号は、２つの部分から成る：　（１）　
８つの上位ビット（以下、ＭＳＢという。）から成るラ
イン・アドレス、および（２）７つの下位ビット（以下
、ＬＳＢという。）から成るピクセル・ブロック・アド
レスである。ライン・アドレスは、１フイ一ルド期間の
間にメモリ２８に書き込まれたｐ、それから読み出され
たシするビデオ・サンプルから成る２５６本のラインに
対応する。ピクセル・ブロック・アドレス（全部で１２
８ブロツク）は、ビデオ画像の水平ライン上の８つのピ
クセル（２つのメモリアレイＡおよびＢからの各４ピク
セル）から成る連続するブロックの位置に対応する。８
ビツトのライン・アドレスと７ビツトのピクセル・ブロ
ック・アドレスの組み合わせは、フィールド・メモリ２
８中の個々のラインにおける（８）ピクセルからなる個
々の１ブロツクを示す。

フィールド・メモリ２８にデータを書き込むために使わ
れる、７ビツトのピクセル・ブロック・アドレス信号Ｐ
ＲＡＳと８ビツトのライン書込みアドレス信号ＬＮＷＡ
Ｓは書込みアドレス発生回路３２によって発生される。

（読出しアドレス発生回路３４により発生される）８ビ
ツトのライン読出しアドレス信号ＬＮＲＡＳは、フィー
ルド・メモリ２８からデータを読み出すために（書込み
アドレス発生回路３２により発生される）７ビツトのピ
クセル・ブロック・アドレス信号ＰＲＡＳと合成される
。書込みアドレス発生回路３２は２つのカウンタ（図示
せず）を含んでいる。第１のカウンタは、垂直同期信号
ｖＳによってリセットされ、水平同期信号Ｈ８によって
増加される。この第１のカウンタによって与えられる計
数値は、ライン書込みアドレス信号ＬＮＷＡＳである。

第２のカウンタは、水平同期信号Ｈ８によってリセット
され、システム・クロック信号ＣＫの周波数４Ｆｓｃの
８分の１の周波数を有する信号ＣＫ／８によって増加さ
れる。この第２のカウンタは、フィールド・メモリ２８
からデータを読み出したり、それにデータを書き込んだ
シするために使用されるピクセル・ブロック・アドレス
信号ＰＲＡＳを発生する。

ライン書込みアドレス信号ＬＮＷＡＳとライン読出しア
ドレス信号ＬＮＲＡＳは、マルチブレフサ３６（以下、
ＭＵＸという。）の第１および第２の各入力ポートに供
給される。ＭＵＸ　３６は、システム・クロック信号Ｃ
Ｋの周波数４Ｆｓｃの８分の１の周波数を有する信号Ｃ
Ｋ／８によって制御される。■３６によって発生される
８ビツトの信号は、フィールド・メモリ２８に供給され
るアドレス信号ＡＤＤＲＡの８つの上位ピッ）ＭＳＢを
形成する。ピクセル・ブロック・アドレス信号ＰＢＡＳ
は信号ＡＤＤＲＡの７つの下位ピッ）　ＬＳＢを形成す
る。信号ＡＤＤＲＡのピクセル・ブロック・アドレス部
分は、水平ラインにおける８ピクセルから成る連続する
各ブロック（合計１２８ブロツク）のアドレス指定を行
うためにシステム・クロック信号ＣＫの８周期毎に変化
する。信号ＡＤＤＲＡのライン・アドレス部分は、フィ
ールド・メモリ２８にデータを書き込むのに使用される
ライン書込みアドレス値ＬＮＷＡＳと、メモリからデー
タを読み出すのに使用されるライン読出しアドレス値Ｌ
ＮＲＡＳとの間を信号ＣＫの４周期毎に（合計２５６回
）交互に変化する。

第３図は、読出しアドレス発生回路３４のブロック図で
ある。読出しアドレス発生器３４は、以下の信号に応答
する。

・拡大因数Ｅを表わす値Ｎ（すなわち、Ｗ＝Ｍ／Ｎ　、
ここでＭは定数） ・拡大される原画像の部分の最初のラインの位置を示す
垂直位置の値ＶＰＶ、Ｎとｖｐｖの値は第１図に示す視
聴者による制御回路３８によシ供給される。

・水平同期信号Ｈ３゜ ・遅延された垂直同期信号ＤＶＳ。

上に列記した信号に応答し、読出しアドレス発生回路３
４は以下の信号を発生する。

・１５ビツトの読出しアドレス信号の中の８ビツトのラ
イン・アドレスの部分を決めるライン読出しアドレス信
号ＬＮＲＡＳ　、　　（１５ビツトの読出しアドレス信
号の中の７ピツトのピクセル・ブロック・アドレスの部
分は書込みアドレス発生回路３２によって発生される。

）・Ｙ／を分離器４０によシ使用される水平ライン再循
環信号ＨＬＲ８゜ ・ルマ垂直補間回路４２によシ使用されるスケール因数
８Ｋｖと８（１−Ｋｖ）。

・ライン・アドレス・カウンタ３５０を選択的に非作動
化させる垂直カウント休止信号ｖｃｐｓ。

第３図に示されている回路の機能を理解するために、原
ビデオ画像のサンプルから成る連続するラインが、拡大
画像を表わすサンプルから成る新しいラインを得るため
に、どのように補間されるかを最初に理解することが有
益である。本発明の実施例に使用されている補間方法は
、原画像における連続する任意の２本のラインの間の空
間を２５６個の起シ得る補間ラインのロケーションに分
割する。本実施例に使用される拡大因数ＭＦＣＭ／Ｎ　
）は約１から２まで１／２５６の間隔で変化する（すな
わち、２５６／２５５から２５６／１２８まで）。

これは、拡大因数Ｗが変化するとき、ズーム動作が連続
的に見えるようにするために望ましい。また、全体画像
の空間的な正確さを保持するためにも重要である。次に
、任意の２本の連続するラインの間の２５６個の起り得
る補間ラインのロケーションは、システムの動作に重大
な影響を与えることなくサンプルから成る個々のライン
を補間するために、より小さい数のロケーション（９）
にまとめられる。

第４図は、サンプルから成る新しいラインが、サンプル
から成る一対の連続する原ラインから如何に補間される
かを示す（、）から（ｄ）までのタイミング図である。

第４図の（ａ）は、サンプルから成る連続する原ライン
の間の区間が２５６個の部分にどのように分割されるか
を示している。第４図の（ｂ）は、２５６個の部分がど
のように９つの補間区域にまとめられるかを示している
。第４図の（ｅ）は、拡大因数Ｗが１．７８　（すなわ
ち、２５６／１４４）の場合、補間がどのように行われ
るかを示している。

第４図の（ｄ）は、原画像が垂直方向にどのように拡大
されるかを示している。

第４図の６）に示されている９つの補間区域内のサンプ
ルから成るそれぞれのラインの位置は、値１４４（すな
わち、Ｎ＝１４４）をモソユロ２５６（すなわち、Ｍ＝
２５６）のアキームレータによって保持される値に繰シ
返し加えることによって決定される。最初の加算は、１
４４の値を生じ、区域における最初の補間サンプルの位
置決めを行ない、サンプルから成る現ラインＬ１の５／
８とサンプルから成る前ラインＬ、の３／８が合計され
てサンプルから成る補間された新ラインｚ１を生じさせ
る。アキームレータに再び１４４を加えると３２の値が
生じる（２８８モジユロ２５６）。サンプルのラインｚ
２は現ラインＬ２における各サンプルの１７８をサンプ
ルの前ラインＬｌにおける対応するサンプルの７７８に
加えることによって形成される。モジュロ２５６の累算
値に１４４を繰り返し加え、次に使用すべき補間因数を
決定するために第４図の（ｂ）に示される関係を利用す
ることによりサンプルから成るライン２３〜ラインｚ８
が形成される。第４図の←）および（ｄ）は、サンプル
から成る補間ラインＺｏ％Ｚ５がサンプルから成ように
拡大されるかを示している。

第３図によれば、ディジタル値Ｎは一対の縦続接続され
たラッチ３０２および３０４を介して加算器３０６に供
給される。ラッチ３０２は垂直同期信号ｖＳによりクロ
ック制御される。ラッチ３０４は、遅延垂直同期信号Ｄ
ＶＳによってリセットされ、水平同期信号Ｈ８によって
クロック制御される。

加算器３０６は、ラッチ３０４からの値Ｎと８ビツトの
レジスタ３０８により保持される値とを合計する。レジ
スタ３０８は遅延垂直同期信号ＤＶＳによってリセット
され、水平同期信号Ｉｓによってクロック制御されて、
水平ライン周期に一度、加算器３０６によシ与えられる
８ビツトの値を記憶する。加算器３０６とレジスタ３０
８は、モソユロ２５６のアキュムレータ３１０を形成ス
る。前述のように、モジュロ２５６のアキュムレータ３
１０によって供給される出力値は、原画像の連続する任
意の２本のライン間の２５６個の起シ得る水平ライン位
置の中の１つの補間ラインの位置である。モジ−口２５
６のアキームレータ３１０の出力値は、第４図の（Ｃ）
に示されている。

第３図の回路で、レジスタ３０８によって与えられる値
の上位４ビツトだけが、現ラインおよび前ラインの補間
値に対するそれぞれの寄与を決定するのに使用される。

上位４ビツトだけを使うことによって、レジスタ３０８
によって与えられる値が１６で効果的に割られる。この
ようにして、利用可能な値の範囲は、０−２５５から０
−１５に自動的に減少する。上位４ビツトによって表わ
される数は補間値に対する現ラインの寄与に対応する。

上位４ビツトは、上位４ビツトの値の１の補数を発生す
る一組の４つの反転回路３１２．３１４．３１６および
３１８に結合される。１の補数の値は補間値に対する前
ラインの寄与に対応する。

次に、レジスタ３０８によって与えられる値の上位４ビ
ツトと補数化された上位４ビツトは、それぞれ下位ビッ
トおよび上位ビットとして連結され遅延要素３２０に供
給される値を発生する。遅延要素３２０は、補間用スケ
ール因数Ｋｖおよび１−Ｋｖとライン読出しアドレス信
号ＬＮＲＡＳおよび水平ライン再循環信号ＨＬＲ８とを
整合させるのに使用される同期用遅延である。

遅延要素３２０によって与えられる信号の下位４ビツト
（すなわち、レソスタ３０８によって与えられる値の上
位４ビツト）によって表わされる値は（加算器３２２で
）ｌの値に加算され、（除算器３２６で）２で割られ、
０−８の範囲の整数値８Ｋｖを発生する。除算器３２６
の出力は同期用遅延要素３２８によって遅延される。

遅延要素３２０によって与えられる信号の上位４ビツト
によって表わされる値（すなわち、レノスタ３０８によ
って与えられる値の上位４ビツトの１の補数）は（加算
器３３２で）１の値に加算され、（除算器３３６で）２
で割られ０−８の範囲の整数値８（１−Ｋｖ）を発生す
る。除算器３３６の出力は同期用遅延要素３３８によっ
て遅延される。

信号８Ｋｖは第１の垂直補間スケーリング因数を表わす
。これは補間値に対する現ラインの寄与に対応する。信
号８（１−ＫＶ）は第２の垂直補間スケＩＪング因数を
表わす。これは補間値に対する前ラインの寄与に対応す
る。信号８Ｋｖと８（１−Ｋｖ）は、第７図に示される
ルマ垂直補間回路４２によって使用され、拡大画像を表
わすサンプルで構成される補間ラインを発生する。第４
図の（ｂ）は、因数８Ｋｖおよび８（１−Ｋｖ）が、サ
ンプルから成る連続したライン間の３５６個の中間ライ
ン位置にどのように割り当てられるかを示している。

遅延要素３２０によって与えられる値の最上位ビットを
表わす信号およびレソスタ３０８によって与えられ値の
最上位ピットを表わす信号は、ナンドダート３４０で合
成され、遅延要素３４２によって１水平ライン周期だけ
遅延されると垂直カウント休止信号ｖｃｐｓとなる信号
を発生する。ＶＣＰＳ信号は、サンプルで構成される２
本の連続した補間ラインが、原画像からのサンプルで構
成される同じ２本のラインから補間されなければならな
い時だけ論理＠０”である。

次に、垂直カウント休止信号ｖｃｐｓは、（遅延要素３
４４で）水平同期信号Ｈ８の１周期だけ遅延され、水平
ライン再循環信号ｆ（ＬＲ８を発生する。

垂直カウント休止信号ｖｃｐｓは、アンドゲート３４６
の１入力端子に供給される。アンドｆｆ−）３４６の別
の入力端子は水平同期信号Ｈ８を受は取るように結合さ
れる。アンドｆ−４３４６から発生されるダート通過の
水平同期信号ＧＨ８Ｓは、読出しアドレス信号ＲＡＳの
ライン・アドレス部分ＬＮＲＡＳを発生するカウンタ３
５０のクロック入力端子に供給される。次の補間ライン
を発生するのに使用されるサンプルのラインが、前の補
間ラインを発生するのに使用されたサンプルのラインド
同じでなければ、カウンタ３５０はその直を水平ライン
周期ごとに一度増加させる。カウンタ３５０は、遅延垂
直同期信号ＤＶＳによってクリアされる。

次に、垂直位置の値ｖｐｖは、遅延要素３５２によって
供給される信号ＤＶＳの遅延信号に応答してカウンタ３
５０に初期値として入力される。これは、フィールド・
メモリ２８から１表示フィールド期間中に読み出される
サンプルのラインが全て入力ビデオ信号の同じフィール
ドからのものであることを確実にする。単一の表示フィ
ールド期間の間に単一の入力フィールドからのサンプル
を表示することは、フィールド間の動きてよって生、し
る画像の１裂は目〔ティアリング〕”を避けるために望
ましい。

第５図は、Ｙ／Ｃ分離器４０のブロック図である。

フィールド・メモリ２８によって供給されるビデオ信号
ＶＯＵＴのサンプルから成るラインは、マルチブレフサ
（以下、慧という。）５１ｏの第１の入力ポートに供給
される。ＭＵＸ　５１０の出力ポートは、ＩＨ遅延要素
５１２に結合される。ＩＨ遅延要素５１２から供給され
る出力信号は、ＭＵＸ５１０の第２の入力ポートに供給
される。ＭＵＸ５１０の制御入力端子は、水平ライン再
循環信号ＨＬＲ８を受は取るように結合される。信号Ｈ
ＬＲ８が論理″′ｌ”のとき、ＭＵＸ　５１０は信号Ｖ
ＯＵＴ　ｔ−Ｉ　Ｈ遅延要素５１２に通過させるように
条件づけられる。

しかしながら、信号ＨＬＲＳが論理″Ｏｍの時、■■５
１０はＩＨ遅延要素５１２から供給されるサンプルを該
遅延要素の入力端子に再び戻すように条件づけられる。

第６図において、（ａ）および←）は、それぞれ非遅延
とＩＨ遅延の複合ビデオ信号サンデルを表わす。

第５図に示す回路の残りの部分は、普通のＩＨくし型フ
ィルタを形成する。サンプルから成る遅延ラインおよび
、サンプルから成る非遅延ラインからの対応するサンプ
ルは、加算器５１４で加算され、くし型濾波されたルマ
信号ＣＬＳ　［第冬図の（Ｃ）］を生成する。遅延サン
プルは減算器５１６で非遅延サンプルから引かれ、くし
型濾波されたクロマ信号ＣＣ８［第６図の（ｄ）　］を
生成する。水平ライン再循環信号ＨＬＲ８は、垂直方向
に拡張されたビデオ信号の２本の連続するラインが原ビ
デオ信号の同じ一対のラインから補間されなければなら
ないとき、ＩＨ（１，型フィルタが同じ一対のラインか
らのサンプルを使ってくし型濾波されたルマ信号ＣＬＳ
とクロマ信号ＣＣ８を発生するように条件づける。

くし型濾波されたクロマ信号ＣＣＳは、通過帯域が約２
　ＭＨｚまで拡張された低域通過フィルタ（ＬＰＦ）５
１８に供給され、ルマ垂直デテール信号ＶＤＴＬ［第６
図の（ｅ）］を発生する。ＶＤＴＬ信号は、減算器５２
０でくし型濾波されたクロマ信号ＣＣ８から引かれ、く
し型濾波されたクロマ信号ＣＣ８から比較的低周波のル
マ垂直デテール成分を除去する。減算器５２０の出力は
色副搬送波の中心周波数４Ｅｓｃを中心とする通過帯域
（例えば、３．５８±０、５　ＭＨｚ　）を有する帯域
通過フ４　／Ｌ／夕（ＢＰＦ　）５２２に供給される。

帯域通過フィルタ５２２の出力は帯域通過の濾波を受け
たクロマ信号Ｃである。

第７図は、ルマ垂直補間回路４２の！ロン２図である。

第７図に示されているように、くし型濾波されたルマ信
号ＣＬＳは遅延要素７１０に供給される。遅延要素７１
０は、くし型濾波されたルマ信号ＣＬＳと低域通過濾波
された垂直デテール信号■ＴＬが整合するように時間的
ずれを補償する。加算器７１２および減算器７１８は、
それぞれ遅延要素７１０から与えられるくし型濾波され
たルマ信号ＣＬＳに垂直デテール信号ＶＤＴＬを加え、
またそれから信号ＶＤＴＬを引く。

加算器７１２と減算器７１８から生じる信号は、原ビデ
オ信号の２本の連続するラインのルマ信号成分にほぼ等
しい。加算器７１２によって発生されるルマ・サンプル
［第６図の（ｆ）　］は、ビデオ信号の現ラインからの
ルマ・サンプルにほぼ等シく、乗算器７１４で読出しア
ドレス発生回路３４から供給される補間スケール因数８
Ｋｖが掛けられる。

乗算器７１４の出力信号は加算器７１６の第１の入力ポ
ートに供給される。

減算器７１８から供給されるルマ・サンプル［第６図の
ω）コは、ビデオ信号の前ラインからのルマ・サンプル
にほぼ等しく、乗算器７２０で補間スケール因数８（１
−Ｋｖ）が掛けられる。乗算器７２０の出力信号は、加
算器７１６の第２の入力ポートに供給される。加算器７
１６の出力信号は。

回路７２２によシ８で除算され、垂直方向に補間された
ルマ信号Ｙ′を発生する。

第１図を参照すると、ルマ垂直補間回路４２から発生さ
れるＹ′はハンギングドツト修正回路４４に供給される
。回路４４は、′＜シ型フィルタト・ンギングドット′
除去装置”という名称の米国特許筒４，６３６，８４２
号明細書に開示されているものと同じ型式のものである
。それは、垂直デテール信号ＶＤＴＬの大きさに基づき
垂直方向に補間されたルマ信号Ｙ′から擬似のクロミナ
ンス信号成分を除去する。

ハンギングドツト修正回路４４から供給される信号Ｙ′
は第８図に示されるルマ水平補間回路４６に供給される
。回路４６は、信号Ｙ′の各ラインにおいて対をなす連
続するサンプルの間に挿入するためにサンプルを補間し
、信号源２２から供給されるビデオ信号と比べて垂直方
向と水平方向の両方に拡張された信号Ｙ“を発生する。

回路４６は２つの部分に分けられる。信号Ｙ′を処理し
て信号Ｙ“を発生する回路は、破線で囲まれた部分８１
０である。第８図の回路の残りの部分は、破線で囲まれ
た回路８１０を制御する。

垂直方向に拡張されたルマ信号Ｙ′は、デマ縛−ゾレク
サ（以下、Ｄ取αという。）８１２の入力テートに供給
される。ＤＥＭＵＸ　８１２はルマ信号Ｙｌのサングル
から成るラインをライン・メモリ８１４と８１６とに交
互に供給する。ＤＥＭＵＸ　８１２を制御する信号は、
分周器８３２で水平同期信号Ｈ８の周波数を半分にする
ことによって発生される。ライン・メモリ８１４と８１
６の出力ポートはＭＵＸ８１８の第１と第２の入力ポー
トにそれぞれ結合される。ＭＵＸ　８１８は、分周器８
３２によって発生される信号Ｈ８／２によって制御され
、（１）　ＤＥＭＵＸ８１２がサンプルをライン・メモ
リ８１６に供給しているときはライン・メモリ８１４か
らサンプルを供給し、（２）　ＤＥＭＵＸ　８１２がサ
ンプルをライン・メモリ８１４に供給しているときはラ
イン・メモリ８１６からサンプルを供給する。

以下で述べるように、　ＭＵＸ　８１８から供給される
サンプルは、アンドｆ−）８６８から供給されるルマで
ダート制御されたクロック信号ＬＧＣ３’によって制御
される遅延要素８２０に供給される。遅延要素８２０は
、す／デルを乗算器８２４および遅延要素８２２に供給
する。また、遅延要素８２２は、アンドゲート８６８か
ら供給されるダート制御されたクロック信号ＬＧＣ８’
によってクロック制御される。遅延要素８２２から供給
されるサンプルは乗算器８２６に供給される。普通の８
ビツト×８ピツトの乗算器である８２４および８２６は
、各遅延要素８２０および８２２によって供給されるサ
ンプル値に除算器８７８および８８０から供給される補
間因数８ＫＨおよび８（１−ＫＨ）をそれぞれ掛ける。

乗算器８２４および８２６から供給されるスケール化さ
れたサンプルは加算器８２８で加算され、サンプル値除
算回路８３０において８で割られ、垂直方向および水平
方向に拡張されたルマ信号Ｙ“を表わすサンプルを発生
する。

補間回路８１０を制御する回路は、またライン・メモリ
８１４および８１６をアクセスするために使われるアド
レス値と、乗算器８２４および８２６によって使用され
る補間スケール因数８に１１および８（１−ＫＨ）とを
発生する。

ライン・メモリ８１４および８１６の各々は、ランダム
・アクセス・メモリである。ライン・メモリ８１４およ
び８１６をアクセスするのに使用されるアドレスは、そ
れぞれＭＵＸ　８３６および８３４によって供給される
。ＭＵＸ　８３４および８３６の各々は、それぞれ第１
の入力ポートにおいてピクセル読出しアドレス・カウン
タ８３８からのルマ・ピクセル読出しアドレス信号ＬＰ
ＲＡＳを受は取り、それぞれ第２の入力ポートにおいて
ピクセル書込みアドレス鳴カウンタ８４０からのルマ・
ピクセル書込みアドレス信号ＬＰＷＡＳを受は取るよう
に結合される。ＭＵＸ　８３４および８３６は、分周器
８３２から供給される信号Ｈ８／２により、ルマ・ピク
セル書込みアドレス信号ＬＰＷＡＳ　ヲＤＥＭＵＸ　８
１２からルマ・サンプルを受は取るように結合されるラ
イン・メモリに供給し、ルマ・ピクセル読出しアドレス
信号ＬＰＲＡＳを他方のライン・メモリに供給するよう
に条件づけられる。

書込みアドレス・カウンタ８４０は１０ビツトのカウン
タであって、４Ｆｓｃのクロック信号ＣＫによってりａ
ツク制御され、水平同期信号Ｈ８によってリセット嘔れ
る。読出しアドレス・カウンタ８３８はノリセット可能
な１０ビツトカウンタであって、ルマでダート制御され
たクロック信号ＬＧＣ８によってクロック制御され、遅
延要素８４２から供給される水平同期信号Ｈ８の遅延信
号に応答して水平位置の値ＨＰＶ　（視聴者による制御
回路３８によって供給される）が入力される。

（アンドゲート８４４から供給される）　ｆ　−）制御
されたクロック信号ＬＧＣ８は、４Ｆｓｃのクロック信
号ＣＫおよびナンドｆ−）８６４から供給されるルマ水
平カウント休止信号ＩＪｆＣＰＳの論理積である。

信号ＬＨＣＰＳは、２つの連続する補間ピクセルがルマ
信号Ｙ′の単一の一対のサンプル値から生成さ°れなけ
ればならないとき、読出しアドレス・カウンタ８３８が
増加することを禁止する。

信号ＬＨＣＰＳを発生する回路は、信号Ｙ“を発生する
ために使用される水平補間スケール因数８ＫＨおよび８
（１−に□）をも発生する。これらの因数を発生する第
一段階として、（拡大因数側を表わす）値Ｎが加算器８
５０の第１の入力ポートに供給される。加算器８５０の
出力ポートは、システム・クロック信号ＣＫによってク
ロック制御され、水平同期信号Ｈ８によってリセットさ
れる８ピットレジスタ８５２の入力ポートに結合される
。レジスタ８５２の出力ポートは加算器８５０の第２の
入力ポートに結合される。レジスタ８５２と加算器８５
０はモデュロ２５６のアキュムレータ８４８を形成する
。レジスタ８５２から供給される値の上位４ビツトは、
直接に、また各反転回路８５４．８５６．８５８．８６
０を介して遅延要素８６２の入力ポートに供給される。

遅延要素８６２に供給される信号は８ビツトの信号であ
る。８５４から８６０までの反転回路によって供給され
る４ピツトは、この８ピツトの信号の上位４ピツトでア
シ、レジスタ８５２から直接供給される４ピツトはその
信号の下位４ピツトを形成する。

レジスタ８５２によって供給される信号の最上位ビット
および遅延要素８６２によって供給される信号の最上位
ビットは、ナンドダート８６４に供給されルマ水平カウ
ント休止信号ＬＨＣＰＳを発生する。信号ＬＨＣＰＳは
、補間信号Ｙ”の２つの連続するサンプルが信号Ｙ′の
同じ対のサンプルから発生されるときだけ、論理“０”
の値をとる。

読出しアドレス・カウンタ８３８へのクロンク入力信号
を選択的に非作動化させるのに加えて、信号ＬＨＣＰＳ
は遅延要素８６６を介してシステム・クロック信号ＣＫ
の１周期遅延され、アンドゲート８６８の入力端子に供
給される。アンドゲート８６８のもう１つの入力端子は
、システム・クロック信号ＣＫを受は取るように結合さ
れる。アンドゲート８６８によって供給される信号は、
補間乗算器８２４および８２６が利用できるようｋ、信
号Ｙ′の連続したサンプルを遅延要素８２０および８２
２を介して循環させる。信号Ｙ′の同じ２つの値が信号
Ｙ“の２つのサンプルを発生するのに使用されるとき、
遅延要素８２０および８２２に供給されるダート制御さ
れたクロック信号ＬＧＣ８’は、システム・クロック信
号の１周期分停止させられる。

遅延要素８２０および８２２によって供給されるサンプ
ルは、上記のように、乗算器８２４および８２６によっ
て処理される。

水平補間スケール因数８ＫＨおよび８（１−に□）を発
生するために、遅延要素８６２から供給される信号の下
位４ピツトによって表わされる値は、加算器８７０にお
いてディジタル値源８７２から供給される１の値に加算
される。加算器８７０がら発生される信号は、その信号
を２で割って、第１の水平補間因数８ＫＨを発生する除
算器８７８に供給される。この因数は補間乗算器８２４
に供給される。

同様に、遅延要素８６２から供給される信号の上位４ビ
ツトによって表わされる値は、加算器８７４においてデ
ィジタル値源８７６から供給される１の値に加算される
。加算器８７４から発生される値は、除算器８８０にお
いて２で割られ、第２の水平補間因数８（１−ＫＨ）を
発生する。この因数は補間乗算器８２６に供給される。

次に、第９図を参照してクロマ・ライン反転回路４８の
動作について説明する。第９図の（ｂ）列は、原画像を
定めるクロマ信号（すなわち、Ｌｉ−Ｌ、−１）の連続
するラインの位相を表わす。そこに示されているように
、クロマ信°号の位相はラインからラインで１８０°変
化する。これは、色副搬送波信号の変調されない周波数
Ｆｓｃが水平ライン周波数ＦＨの２分の１の奇数倍［す
なわち、　Ｆ８ｃ＝　（４５５／２　）＜Ｆ、］である
からである。しかしながら、原画像を垂直方向に拡張す
るためにサンプルかう成るラインカ繰り返されるとき、
クロマ信号はラインからラインの位相関係を必ずしも保
持するわけではない。

第９図の列８）は、Ｙ／Ｃ分離器４ｏからの垂直方向に
拡張されたクロマ信号Ｃの位相を表わす。第９図の列（
ｄ）におけるクロマ・サンプルから成るラインのシーケ
ンスは、第６図の（ｄ）に示すものと同じである。ライ
ン２．３．４および５の垂直方向に拡張されたクロマ信
号は、クロマ信号の所望の位相と比べて、１８０°位相
がずれている。（すなわち、ラインからラインで位相が
１８００変わる）。

本発明によれば、クロマ・ライン反転回路４８は、位相
の一致を復元するためにクロマ・ライン反転信号ＣＬＩ
ＮＶに応答して、クロマ信号Ｃの極性を選択的に反転す
る（第９図の（ｅ）に示される〕。

回路４８は、クロマ・サンプルから成る２本の新シイラ
イン（例えば、ラインＬ２−Ｌ１およヒＬ２−Ｌ１）が
原サンプルから成る同じ２本のライン（例えば、Ｌｌお
よびＬｌ　）から発生されるとき、クロマ・サンプルの
極性を反転し始める。それは、クロマ・サンプルから成
る２本の新しいライン（例えば、ラインＬ、−Ｌ、およ
びり、−Ｌ４）が原サンプルから成る２本の同一のライ
ン（例えば、ラインＬ４およびり、）を使用して再び発
生される時まで、クロマ・サンプルから成る連続するラ
イン（例えば、ラインＬ３−Ｌ２、Ｌ４−ＬｓおよびＬ
ｓ　−Ｌ＜　　）の極性を反転し続ける。

第９図の列ケ）は、クロマ・ライン反転回路４８の出力
において位相修正されたクロマ信号Ｃ′を示す。そこに
示されるように、垂直方向に拡張されたクロマ信号Ｃ′
はラインからラインで１８０°変化する。

クロマ・ライン反転回路４８は、垂直方向に拡張された
クロマ信号Ｃの極性を選択的に反転する複数の反転回路
およびマルチブレフサで構成することができる。ディノ
タル・ビデオ信号処理回路の設計分野の当業者は、第９
図に関連して先に述ぺた説明から適当なりロマ反転回路
を作ることができる。

第１Ｏ図は、垂直方向に拡張されたクロマ信号の極性を
選択的に反転するために使用されるクロマ・ライン反転
信号ＣＬＩＮＶを発生するための回路１０００のブロッ
ク図である。クロマ・ライン反転信号の発生回路１００
０は次の入力信号に応答する：・水平同期信号Ｉ（Ｓ ・ライン読出しアドレス信号ＬＮＲＡＳの最下位ピッ　
ト　（ＬＳＢ　　） ・動き／静止信号Ｍ／Ｓ ・フィールド・フラグ信号ＦＦＳ ライン読出しアドレス信号ＬＮＲＡＳは、第３図に示さ
れるように、遅延垂直同期信号ＤＶＳに応答してリセッ
トされ、ｆ−）制御された水平同期信号ＧＨ８Ｓによっ
て増加される。ＬＮＲＡＳ信号は、サンプルから成るラ
インが画像を垂直方向に拡張するために繰シ返されるこ
とがなければ、水平ライン周期（ＩＨ）ごとに１度その
値を増加する。

拡大因数叩が１の時、ＬＮＲＡＳ信号は水平ライン毎に
増加される。このとき、ＬＮＲＡＳ信号のＬＳＢは、水
平ライン周波数ＦＨで論理＠１′″と論理“０”の間を
変化する。

拡大因数叩が２の時、ＬＮＲＡＳ信号は、２本の水平ラ
イン毎に増加される。このとき、ＬＮＲＡＳ信）号のＬ
ＳＢはライン周波数の２分の１（ＦＨ／２）で高低の値
の間を変化する。

動きのズーム・モート９において、Ｍ／ＳｎＫ＜ｆｘる
。このモードでは、入って来るフィールドは、フィール
ド・メモリ２８に書き込まれ、拡大され、テレピジョ／
のスクリーン上に表示されて動きズームを発生する。ｌ
フィールドの静止ズームのモードでは、Ｍ／Ｓ信号は低
くなる。このモードでは。

２つのフィールドの中の最初のフィールドがフィールド
・メモリ２８に書き込まれ、次に繰り返し読み出され、
拡大され、テレビジヨンのスクリーン上に表示されて静
止ズームを発生する。

フィールド・フラグ信号ＦＦＳは、第１１図の（ａ）に
示されるように、第１のフィールドＦ１については２６
２Ｈ周期、第２のフィールドＦ２については２６３Ｈ周
期を有する。フィールド・フラグ信号ＦＦＳは、フリッ
プフロップ１００２のデータ入力端子に供給される。フ
リップフロップ１００２は４　ＦＳＣのクロック信号Ｃ
Ｋによってクロック制御される。フリッゾフロッ７’１
Ｏ０２の出力は（反転回路１００４）によって反転され
、第２のフリッゾフロッｆｌＯ０６に供給される。フリ
ップフロップ１００６も４Ｆ８Ｇのクロック信号ＣＫに
よってクロック制御される。２つの７リツプフロツゾ１
００２および１００６の出力はアンドｆ−）１００８で
論理積がとられる。

アンドｆ−）１００８の出力ＴＳＩは、フリップフロッ
プ１０１２を初期化し、フリップフロップ１０４をクロ
ック制御するために使用される。信号ＴＳＩは１．第１
１図の（ｂ）に示すように、２６２本の水平ラインの各
第１フイールドＦ１の始まりにおいて４Ｅｓｃのクロッ
クＣＫの１サイクルの持続期間を有する正方向の・母ル
スである。

２つのフリップフロップ１０１２および１０１４の出力
ＴＳ２およびＴＳ３は、排他的オアグート１０１６に供
給される。排他的オアグー）　１０１６の出力ＴＳ４お
よびライン読出しアドレス信号ＬＮＲＡＳの最下位ピッ
トは、第２の排他的オアダート１０１８に供給される。

第２の排他的オアダート１０１８の出力は、クロマ・ラ
イン反転信号ＣＬＩＮＶである。

フリッグフロッ７’１０１２は、ＬＮＲＡＳ信号の最下
位ピットと比較するために位相基準信号ＴＳ２を第２の
排他的オアｆ−）１０１８に供給する。位相基準信号Ｔ
Ｓ２は、各第１フイールドＦ１の始まりにおいてリセッ
トされ、ライン周波数ＦＦｉで論理＠１”と論理″″０
”の間を変化する。

テレビジョン受像機２０が動きのズーム・モードにある
とき、信号ｙｆは高くなる。これにより、フリップフロ
ップ１０１４の出力ＴＳ３が低くなる。ＴＳ３が低いと
き、排他的オアグー）　１０１６は、位相基準信号ＴＳ
２を変化させずに通過させる。

テレビジョン受像機２０が１フイールドの静止ズームの
モードにあるとき、信号Ｍβは低くなる。

信号Ｍ／Ｓが低いとき、フリップフロップ１０１４の出
力ＴＳ３は第１１図の（Ｃ）に示されるように、フレー
ム周波数で論理“ｌ”と論理”０″の間を変化する。信
号ＴＳ３が高いとき、排他的オアゲート１０１６は位相
基準信号ＴＳ２を反転する。さもなければ、位相基準信
号ＴＳ２は変更されないままに通過する。

信号ＴＳＩは、２つのフィールド（２６２Ｈの第１フイ
ールドＦ１あるいは２６３Ｈの第２フイールドＦ２）の
中の何れが現在フィールド・メモリ２８から読み出され
ているかに関係なく、位相基準信号ＴＳ２が全てのフィ
ールドに２いて同一の状態（すなわち、論理１０”）で
開始することを確実にするために、各第１フイールドＦ
Ｆの始まりにおいてフリップフロップ１０１２を初期化
する。

位相基準信号ＴＳ２が第１フイールドＦ１の始まりにお
いてリセットされ、また第１フイールドには偶数のライ
ン（すなわち、２６２）があるため、位相基準信号ＴＳ
２は第２フイールドＦ’２の始まりに同一の状態（すな
わち、論理＠０＃）で自動的に開始する。（第２フイー
ルドの始まりにおいて追加の初期化は何ら必要でない）
。しかしながら、第２フイールドＦ２には奇数のライン
（すなわち、２６３本のライン）があるので、位相基準
信号ＴＳ２は、第１フイールドＦ１の始まシにおいてリ
セットされる。

信号ＴＳ３は、テレビジョン受像機２０が動きのズーム
・モードのとき論理′Ｏ′である。このことによシ、排
他的オアｆ−）１０１６は位相基準信号ＴＳ２を変更さ
せずに通過させる。しかしながら、１フイールドの静止
ズーム・モードでは、位相基準信号ＴＳ２は信号ＴＳ３
を使用することによシｌフレー装置きに反転される。こ
れは、入って来るビデオ信号の単一１フイールドが、１
フイールドの静止ズーム・モードにおいて、４フイール
ドから成るシーケンスにおける全てのフィールドを繰シ
返し使用されるためである。

クロマ・ライン反転回路４８からの垂直方向に拡張され
位相復元されたクロマ信号Ｃ′は、本発明の原理に従っ
てクロマ水平拡張器５０に供給される。クロマ水平拡張
器５０は、クロマ・ピクセルを選択的に繰り返すことに
よって、また出力信号Ｃ“の位相一致を復元するために
水平方向に拡張されたクロマ信号の極性を反転すること
によって垂直方向に拡張されたクロマ信号Ｃ′を水平方
向に拡張する。

次に、クロマ信号を水平方向に拡張し、それから水平方
向に拡張されたクロマ信号の位相を復元するのに使われ
る方法を第１２図を参照して説明する。そして、この方
法を実行するのに使用されるハードウェアについては第
１３図−第１６図を参照して説明する。クロマ信号Ｃ′
を水平方向に拡張するのに使用される回路は、ルマ信号
Ｙ′を水平方向に拡張する第８図の回路４８と全体的に
同様のものである。

第１２図の（ａ）は、水平方向に拡張されるクロマ信号
Ｃ′を表わすディジタルのクロマ・サンプルＳＯ、ｓ、
−ｓ２・・・を示している。クロマ・サンプルｓ、　−
Ｓ　１　ｓ　Ｓ２・・・は’１Ｆｓｃの周波数で発生す
る。説明を簡単にするために、クロマ信号Ｃ′力；、カ
ラーバースト信号と同じ周波数および位相を有するもの
と仮定する。物理的には、これはテレビジョンのスクリ
ーン上における黄色のぼかしを表わす。

次に、第１２図の（ｂ）において、クロマ・サンプルの
連続する対（Ｓｏ、Ｓｌ）、（Ｓｌ、Ｓｌ）、（８４、
Ｓ５）、（Ｓｓ、Ｓｙ）、（Ｓｓ　、　Ｓｓ　）　・”
は２Ｆ８ｃの周波数で発生する等価なカラー・サンプル
Ｃｏ、Ｃ，、Ｃ２、Ｃ３、Ｃ４・・・で表わされる。等
価なりロマ・サンプリング周波数２Ｆ８ｃはクロマ信号
スペクトル全体を再生するのに非常に適している。

第１２図の（ｃ）は、拡大画像について新しいクロマ・
サンプルに対応する順次の位置Ｘｏ、Ｘｌ、Ｘ２・・・
を示している。新しいクロマ・サンプルの位置Ｘｏ　、
ｘ、、Ｘ２・・・を発生するために、連続する等価なり
ロマ・ピクセルＣｏ、ＣＩ、Ｃ２・・・間の間隔は２５
６個の部分に分けられる。次に、新しいクロマ・ピクセ
ルの連続する位置が、増分のディジタル値Ｎ（１２８お
よび２５５の間〕をモデュロ２５６のアキームレータ（
Ｍ＝２５６）に繰り返し加えることによって決定される
。

次に、クロマ・ピクセルの位置Ｘ、％Ｘｌ、Ｘ２・・・
に対応するクロマ・ピクセルを表わすディジタル値が決
定される。第１２図に示すアルゴリズムにおいて、新し
いクロマ・ピクセルのディジタル値は第１２図の（ｄ）
に示されるように、直ぐ前の等価なりロマ・ピクセルの
値と同じであるものと仮定する。例えば、位置Ｘ０、Ｘ
、、Ｘ２、Ｘ３、ｘ４．Ｘ、、Ｘｓ　、Ｘ、・・・に対
応する新しいクロマ・ピクセルの値は、それぞれＣ０、
Ｃ０、Ｃ１゜Ｃ２、Ｃ３、Ｃ３、Ｃ４、Ｃ５・・・に設
定される。

第１２図の（、）において、新しく発生されたクロマ・
ピクセルＣｏ％Ｃ０、Ｃ１、Ｃ２、Ｃ３、Ｃ３、Ｃ４、
Ｃ，−（ピクセル位置ｘｏ、ｘ１．ｘ２、Ｘ３、Ｘ４、
Ｘ６、Ｘ６、Ｘ７・・・に対応する）はそれぞれの元の
値：　（Ｓｏ　、　Ｓｌ）、　（Ｓｏ　、　Ｓｔ　）％
（Ｓｌ　、　Ｓｓ　）、（８４、Ｓｓ　）、（Ｓｓ　、
Ｓ７　）、（ＳＳ、３７）、（Ｓｓ　、Ｓｓ　）、（Ｓ
ｔｏ　、　８１１　）・・・によシそれぞれ置−き換え
られる。

位置Ｘ　１　、ｘ、　ｓ　Ｘ３およびＸ４に対応する新
しく発生されたクロマ・ピクセルの極性が、第１２図の
（ａ）に示されるクロマ信号Ｃ′と比べると反転されて
いることが第１２図の（、）から分る。

拡大画像において元の色（例えば、黄色）を忠実に再生
するために、水平方向に拡張されたクロマ信号の位相は
、拡張されつつある原クロマ信号Ｃ′の位相と同じ状態
でなければならない。再構成されたクロマ信号の位相の
如何なる変化もテレビジョンのスクリーン上の色の再生
を劣化させる。

第１２図の（ｆ）は、クロマ・ピクセル反転信号ＣＰＩ
ＮＶを表わす。第１２図の（、）に示される水平方向に
拡張されたクロマ信号の極性は、ＣＰＩＮＶ信号に応答
し反転され、第１２図の（ｇ）に示される、水平方向に
拡張され位相復元されたクロマ信号Ｃ“を発生する。

第１３図および第１５図は、第１２図の方法を実行する
のに使用されるハードウェアを示す。第１３図の回路は
、（１）クロマ・ピクセルを選択的に繰り返してクロマ
信号Ｃ′を水平方向に伸ばすため、お・よび（２）水平
方向に伸ばされたクロマ信号の極性を選択的に反転させ
、出力信号Ｃ“における位相−致を復元するために使用
される。第１５図に示す回路は、第１３図の回路で使用
される様々な制御信号を発生するために使用される。第
１４図および第１６図は、それぞれ第１３図および第１
５図の回路を理解するのに有用なタイミング図である。

第１３図に示すように、クロマ・ライン反転回路４８か
らの垂直方向罠拡張され、位相復元されたクロマ信号Ｃ
′はＤＥＭＵＸ　１３０２に供給される。

ＤＥＭＵＸ　１３０２は、クロマ信号Ｃ′のサンプルか
ら成るラインを一対のランダム・アクセス・ライン・メ
モリ１３０４および１３０６に交互に供給する。

ＤＥＭＵＸ　１３０２を制御する信号は、分局器１３０
８で水平同期信号Ｈ８の周波数を２で割ることにより発
生される。ライン・メモリ１３０４および１３０６の出
力ポートは、ＭＵＸ　１３１０の第１および第２の入力
ポートにそれぞれ結合される。ＭＵＸ　ｌ　３１０は、
ＤＥ■ＴＸ　ｌ　３０２がサンプルをライン・メモリ１
３０６に供給するように条件づけられるとき、分周器１
３０８によって発生される信号によ多制御され、ライン
・メモリ１３０４からのサンプルを供給する。

ＭＵＸＩ　３１０は、ＤＥＭＵＸ　１３０２がサングル
をライン。

メモリ１３０４に供給するように条件づけられるとき、
メモリ１３０６からのサンプルを供給するように条件づ
けられる。

ＭＵＸ　１３１０の出力は、一対のラッチ１３１４およ
び１３１６に供給される。２つのラッチ１３１４および
１３１６は、２Ｆｓｃのクロック信号に同期して発生す
る第１のダート制御されたクロック信号ＣＧＣ３’およ
び２Ｆ、ｃのクロック信号に同期して発生する第２のダ
ート制御されたクロック信号ＣＧＣＳ“によってそれぞ
れりａツク制御される。

２つのラッチ１３１４および１３１６の出力は、マルチ
ゾレクサ制御信号ＭＣ８によって制御されるＭＵＸ　１
３１８に供給される。ＭＵＸ　１３１８の出力は、クロ
マ・ピクセル反転回路１３２０に供給される。

クロマ・ピクセル反転回路１３２０は、クロマ・ピクセ
ル反転信号ＣＰＩＮＶＫ応答し、水平方向に拡張された
クロマ信号の極性を選択的に反転し、それによシ出力信
号Ｃ”において位相の一致が復元される。

ライン・メモリ１３０４および１３０６の各々はランダ
ム・アクセス・メモリである。ライン・メモリ１３０４
をアクセスするのに使用されるアドレス値は、ＭＵＸ１
３３０によって供給される。ライン・メモリ１３０６を
アクセスするのに使用されるアドレス値は、ＭＵＸ１３
３２によって供給される。ＭＵＸ１３３０および１３３
２の各々は、それぞれ第１人力ポートにおいてピクセル
読出しアドレス・カウンタ１３３４からのクロマ・ピク
セル読出しアドレス信号ＣＰＲＡＳを受は取り、それぞ
れの第２人力ボート疋おいて、ビクセル書込みアドレス
・カウンタ１３３６からのクロマ書ピクセル書込みアド
レス信号ＣＰＩｉＶＡＳを受は取るように結合される。

ＭＵＸ　１３３０および１３３２は、クロマ・ピクセル
書込みアドレス信号ＣＰＷＡＳを、ＤＥＭＵＸ　１３０
２からのクロマ・サンプルを受は取るように結合される
ライン・メモリに供給し、クロマ・ピクセル読出しアド
レス信号ＣＰＲＡＳを、もう１つのライン・メモリに供
給するように、分周器１３０８から供給されるＨ８／２
信号により条件づけられる。

書込みアドレス・カウンタ１３３６／／ｉ、４Ｆ’８ｃ
Ｏクロック信号ＣＫによってクロック制御され、水平同
期信号Ｈ８によってリセットされる１０ビツトのカウン
タである。読出しアドレス・カラ／り１３３４は、クロ
マでｆ−）制御されたクロック信号ＣＧＣ８によってク
ロック制御され、クロマ水平位置ロード信号ＣＨＰＬＳ
　Ｋ応答して水平位置の値ＨＰＶ　（視聴者による制御
回路３８によって供給される）が入力されるプリセット
可能な１０ビツトのカウンタである。

第１３図および第１５図に示すように、クロマでダート
制御されたクロック信号ｃｃｃｓは、４Ｆｓｃのクロッ
ク信号およびクロマ水平カウント休止信号ＣＨＣＰＳの
論理積である。信号ＣＨＣＰＳは、等価なりロマ・サン
プル（例えば、Ｃｓ　　）がクロマ信号Ｃ′を水平方向
に拡張するために繰り返されるとき、ピクセル読出しア
ドレス・カウンタ１３３４が増加するのを禁止する。

次に、第１４図のタイミング回を使って、第１３図の回
路の動作を説明する。ピクセル読出しアドレス・カウン
タ１３３４がクロマでダート制御されたクロック信号Ｃ
ＧＣ８によってクロック制御されることが思い出される
。４Ｆｓｃのクロック信号とクロマ水平カウント休止信
号ＣＨＣＰＳとの論理積をとることによって発生される
クロマでｆ−）制御されたクロック信号ＣＧＣＳは、第
１４図００）に示されてイル。ピクセル読出しアドレス
・カウンタ１３３４の出力ＣＰＲＡＳは、第１４図の缶
）テ示されている。

ＭＵＸ　１３１０は、第１４図の（ｉ）に示される一連
のクロマ・ビクセルｓｏ　ｓ　ｓｔ　、ｓ２、Ｓ３　、
ｓ４、ｓ、、Ｓ４・・・を発生する。

クロマ・ピクセルｓ、　、Ｓ、、ｓ２・・・は、第１４
図の仮）および（１）に示される第１および第２のダー
ト制御されたクロック信号ＣＧＣ８Ｉ’およびＣＧＣ８
２“によってそれぞれクロック制御されるラッチ１３１
４および１３１６に同時に供給される。ダート制御され
たクロック信号ＣＧＣ３’およびＣＧＣ８“は、ラッチ
休止信号ＬＰＳ　［第１４図の（Ｊ）　］とクロック信
号”ｓｃおよび２Ｆ８ｃとそれぞれ論理積をとることに
よって発生される。第１４図の（ホ）および（ｎ）は、
ラッチ１３１４および１３１６の出力をそれぞれ示す。

［１３１８は、マルチプレクサ制御信号ＭＣ８［第１４
図の（ｐ）　］に応答し、第１４図の（ｑ）に示す方法
で、ラッチ１３１４および１３１６の出力を合成する。

第１４図の１に示されるＭＵＸ　１３１８の実際の出力
は、４　Ｆ２Ｏのシステム・クロック信号ＣＫに同期し
て発生する。ＭＵＸ　１３１８の出力において、一対の
クロマ・ピクセルＳ２およびＳｓ　（すなわち、クロマ
等価す／デルＯｒ　　）は、クロマ信号σを水平方向に
拡張するために繰シ返される。

ＭＵＸ　１３１８の出力は、クロマ・ピクセル反転回Ｍ
１３２０に供給される。クロマ・ピクセル反転回Ｍ１３
２０は、クロマ・ピクセル反転信号ＣＰＩＮＶ［第１４
図の（Ｃ）　］に応答し、クロマ・ピクセルの極性を第
１４図の（む）に示される方法で反転し、出力信号Ｃ“
における位相の一致を復元する。

第１５図は、第１３図の回路で使用される種々の制御信
号ＣＨＰＬＳ　、　ＣＨＣＰＳ　、　ＣＧＣ８、ＣＧＣ
Ｓ’、ＣＧＣ８“、ＭＣ８およびＣＰＩＮＶを発生する
のに使用される回路のブロック図である。このために、
８ビツトの増分値Ｎ（１２８および２５５の間で変わる
）は、一対の縦続接続されたラッチ１５ｏ２および１５
ｏ４に供給される。ラッチ１５０２は、垂直同期信号ｖ
Ｓによってクロック制御される。ラッチ１５０４は、リ
セット信号Ｒ８Ｔ　Ｉ　Ｋよってリセットちれ、２Ｆ８
ｃのクロック信号によってクロック制御される。

ラッチ１５０４からの８ビツトの増分値Ｎは、加算器１
５０６の第１の入力ポートに供給される。加算器１５０
６の出力ポートは、８ビツトのレジスタ１５０８の入力
ポートに結合される。８ビツトのレジスタ１５０８は、
第１のリセット信号Ｒ８Ｔｌによってクリアされ、２Ｆ
８ｃのクロック信号によってクロック制御される。レジ
スタ１５０８の出力ポートは、加算器１５０６の第２の
入力ポートに結合される。レジスタ１５０８および加算
器１５０６は、モデュロ２５６のアキュムレータ１５１
０を形成する。

レジスタ１５０８から供給される値の最上位ビット（Ｍ
ＳＢ　）は、ナンドグー）　１５１２の第１の入力端子
および反転回路１５１４に供給される。反転回路の出力
は、フリップ７０ツブ１５１６を介して２Ｆｓｃのクロ
ック信号の１周期分遅延される。遅延され、反転された
ＭＳＢは、ナンドダ−）　１５１２の第２の入力端子に
供給される。（フリップ７０ツブ１５１８により　）　
４　Ｆ８．のクロック信号の約２周期分遅延されたナン
ドダート１５１２の出力は、クロマ水平カウント休止信
号ＣＨＣＰＳである。

クロマ水平カウント休止信号ＨＣＰＳは、アンドグー）
１５２０において’１Ｆｓｃのクロック信号ＣＫと論理
積がとられ、クロマでダート制御されたクロック信号Ｃ
ＧＣＳを発生する。信号ＣＧＣ８は、クロマ・ピクセル
読出しアドレス・カウンタ１３３４をクロック制御する
。

クロマ水平カウント休止信号ＣＨＣＰＳは、フリップフ
ロップ１５２２によって４Ｆｓｃのクロック信号の１周
期分遅延され、ラッチ休止パルスＬＰＳヲ発生する。信
号ＬＰＳは、ラッチ１３１４および１３１６を選択的に
禁止するのに使用される。

回路１５５０は、水平同期信号Ｈ８に応答し、先に述べ
た制御信号Ｒ８Ｔ　１およびＣＨＰＬＳ　（すなわち、
クロマ水平位置ロード信号）を発生する。さらに、回路
１５５０は第２のリセット信号Ｒ８Ｔ　２を発生する。

第２のリセット信号Ｒ３Ｔ　２は、一対の７リツプフロ
ツゾ１５７２および１５．９２をクリアする。フリップ
フロップ１５７２は、マルチプレクサ制御信号ＭＣＳお
よび第１と第２のｅ−）制御されたクロック信号ＣＧＣ
８’およびＣＧＣ８“を発生する。フリッゾ７０ッｆ１
５９２はクロマ・ピクセル反転信号ＣＰＩＮ′ｖを発生
する。

水平同期信号ＨＳは、’ＩＦｓｃのり０７り信号ＣＫに
よってクロック制御される７リツｆ７０ツゾ１５５２に
供給される。タイミング関係について第１６図を参照す
る。フリップフロップ１５５２の出力Ａは、反転回路１
５５４によって反転される。反転された出力Ｘは、フリ
ップフロップ１５５６に供給され、また４Ｆ８ｃのクロ
ック信号ＣＫによってクロック制御される。２つのフリ
ップフロップ１５５２および１５５６の出力ＡおよびＢ
は、ナンドｆ−）１５５８に供給される。ナンドｆ−）
１５５８の出力Ｃは、第２のリセット信号Ｒ３Ｔ　２で
、ある。ナントゲート１５５８は、水平同期信号Ｈ８の
立ち上がりエッジに応答し、４Ｆｓｃのクロック信号Ｃ
Ｋの１周期の持続期間を有する負方向の・やルスを発生
する。

フリップフロップ１５５６の出力Ｂは、フリップフロッ
プ１５６０によって、２Ｆ８Ｃのクロック信号の約１周
期分遅延される。フリッゾフロッｆ　１５６０の遅延さ
れた出力りは、反転回路１５６２によって反転される。

反転された出力百は、４Ｆｓｃのクロック信号ＣＫによ
ってクロック制御されるＴ−ＦＦ１５６４に供給される
。フリップフロップ１５６４の出力Ｅは、第１のリセッ
ト信号Ｒ８Ｔ　ｌである。

第１６図の（ハ）から（ｖ）までは、水平同期信号Ｈ８
の下がりエツジに応答して発生される各信号Ａ′、Ｂ′
・・・等を表わす。２つのフリッゾフロッ７’１５６０
および１５６４の出力Ｄ′およびＥ′は、ナ・ンドｆ−
）１５６６に供給される。ナンドｆ−ト１５６６は、第
１６図の（→に示される水平同期信号Ｈ８’の下がシエ
ッジに応答し、第１６図の（ｕ）に示されるように、４
Ｆｓｃのクロック信号ＣＫの１周期の幅を有する負方向
のｉＪ？ルスを発生する。ナンドグー）　１５６６の出
力Ｆ′は、’ｌ’−ＦＦＩ　５６８によって４　ＦＢＣ
のクロック信号の約１周期分遅延され、第１６図の（ｖ
）に示されるクロマ水平位置ロード信号ＣＨＰＬＳを発
生する。

マルチプレクサ制御信号ＭＣ８および第１と第２のダー
ト制御されたクロック信号ＣＧＣ３’とＣＧＣ３“を発
生するために、４Ｆｓｃのクロック信号がフリッグフロ
ッｆ１５７２のクロック入力端子に供給される。フリッ
プフロップ１５７２は、第２のリセット信号Ｒ８Ｔ　２
によってクリアされる。フリップフロップ１５７２の回
出力は、４　ＦＢＣのクロック信号によってクロック制
御されるフリップフロップ１５７４のデータ入力端子に
供給される。フリップフロップ１５７４の出力はマルチ
プレクサ制御信号ＭＣ８であるロ フリップフロップ１５７２のＱおよび１出力は、一対の
アンドグー）　１５７６および１５７８の第１の入力端
子に供給される。アンドグー）１５７６および１５７８
の第２の入力端子は、４Ｆｓｃのクロック信号ＣＫを受
は取るように結合される。２つのアンドｆ−）の出力は
、それでれクロック信号２Ｆｓｃと２　ＦＢＣでろる。

ｚ　Ｆｓｃと２”ｓｃのクロック信号は、アンドｆ−）
１５８０および１５８２によって、ラッチ休止信号ＬＰ
Ｓと論理積がとられ、それぞれ、ｆ−）制御されたクロ
ック信号ＣＧＣＳ“とＣＧＣ８’を発生する。

クロマ・ピクセル反転信号ＣＰＩＮＶを発生するため例
、フリップフロップ１５９２は、第２のリセット信号Ｒ
８Ｔ　２によってクリアされ、クロマ水平カウント休止
信号ＣＨＣＰＳによってクロック制御される。遅延要素
１５９４で２Ｆｓｃのクロック信号の１周期分遅延され
るフリノプフロッｆ１５９２のＱ出力は、クロマ・ピク
セル反転信号ＣＰＩＮＶである。

垂直方向と水平方向に拡張されたルマ信号Ｙ“とクロマ
信号Ｃ“は、第１図に示されるように、普通のシマ／ク
ロマ処理回路５２に結合される。シマ／クロマ処理回路
５２からのＲ％ＧおよびＢ出力は、拡大画像を発生する
ために受像管５４に供給される。

【図面の簡単な説明】

第１図は、本発明の原理に従って、クロマ位相１゜ 反転回路が含まれているズーム・システムを有するテレ
ビソヨン受像機のブロック図である。 第２図は、第１図のズーム・システムにおいて入って来
るビデオ信号を記憶するのに使用されるフィールド・メ
モリを含む回路のブロック図である。 第３図は、ライン読出しアドレス信号ＬＮＲＡＳおよび
ルマ信号垂直補間因数Ｋｖおよび（１−Ｋｖ）を発生す
る回路である。 第４図は、第３図の回路の動作を理解するのに有用なタ
イミング図である。 第５図は、第１図のズーム・システシの使用するのに適
当なルマ／クロマ分離器のブロック図である。 第６図は、第５図のルマ／クロマ分離器の動作を理解す
るのに役立つタイミング図である。 第７図および第８図は、それぞれ拡大画像用のルマ・サ
ングルを発生する垂直補間回路および水平補間回路を表
わす。 第９図は、クロマ・ライン反転信号ＣＬＩＮＶに応答す
るクロマ・ライン反転回路の動作を理解するのに役立つ
タイミング図を表す。 第１０図は、クロマ・ライン反転信号発生回路のブロッ
ク図である。 第１１図は、第１０図の回路の動作を理解するのに役立
つタイミング図を表わす。 第１２図は、クロマ信号を水平方向に拡張し。 水平方向に拡張されたクロマ信号の位相の一致を復元す
る方法を理解するのに役立つタイミング図を示す。 第１３図は、クロマ水平拡張および反転回路のブロック
図を示す。 第１４図は、第１３図の回路の動作を理解するのに役立
つタイミング図を表わす。 第１５図は、第１３図の回路で使用される制御信号を発
生する回路を表わす。 第１６図は、第１５図に示される回路の動作を理解する
のに役立つタイミング図を表わす。 ５０・・・クロマ水平拡張器、１３０２・・・デマルチ
プレクサ（ＤＥＭＵＸ　）、１３０４，１３０６・・・
ＩＨメモリ、１３１０　・？　ルチプレク？　（［）、
１３３０，１３３２・・・マルチブレフサ（ＭＵＸ　）
、１３３４・・・読出しアドレス・カウンタ、１３３６
・・・書込みアドレス・カウンタ。

Claims (1)

【特許請求の範囲】
1. （１）ラスターの大きさを変えないでテレビジョン画像
   中の対象物の大きさを変えるテレビジョン画像拡大シス
   テムであつて、 ルミナンス信号成分、クロミナンス信号成分を含む入来
   のテレビジョンのビデオ信号に応答し、該信号をサンプ
   リングし、ライン当たり予め定められるサンプル数のテ
   レビジョン・ビデオ・クロミナンス信号成分およびフィ
   ールド当たり予め定められるライン数をその出力端子に
   供給する第１の手段と、 前記第１の手段に結合され、前記出力端子に供給される
   ライン当たりのクロミナンス・サンプルの数を変えて前
   記テレビジョン画像の幅を変える第２の手段であって、
   前記出力端子に供給されるサンプルをＫ／Ｒ（但し、Ｋ
   は色副搬送波サイクルにおけるサンプルの数、Ｒは２の
   中の１を含む整数倍である。）の群で繰り返させるよう
   に前記第１の手段を条件づける手段を含んでいる前記第
   ２の手段と、 前記出力端子に結合され、前記クロミナンス・サンプル
   の中の或るサンプルの極性を選択的に反転させる第３の
   手段とを含む、前記テレビジョン画像拡大システム。