JPH01202673A - Momentary interruption detecting circuit - Google Patents
Momentary interruption detecting circuitInfo
- Publication number
- JPH01202673A JPH01202673A JP63025571A JP2557188A JPH01202673A JP H01202673 A JPH01202673 A JP H01202673A JP 63025571 A JP63025571 A JP 63025571A JP 2557188 A JP2557188 A JP 2557188A JP H01202673 A JPH01202673 A JP H01202673A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- supply voltage
- voltage
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Power Sources (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概 要〕
瞬断検出回路に関し、
長時間の電源断と瞬断とを判別することを目的とし、
電源電圧が所定のレベルより低下したことを検出してパ
ワーオンリセット信号を出力する電源電圧低下検出手段
と、前記低下したときからの所定時間の経過を計時する
タイマ手段と、前記低下が前記所定時間継続したことに
より電源断と判定する電源断判定手段とを備えてなるよ
うに構成する。[Detailed Description of the Invention] [Summary] The purpose of this invention is to distinguish between a long-term power outage and a momentary power outage, regarding a momentary power outage detection circuit, and to turn on the power by detecting that the power supply voltage has fallen below a predetermined level. A power supply voltage drop detection means for outputting a reset signal, a timer means for counting the elapse of a predetermined time since the voltage drop, and a power cutoff determination means for determining that the power supply has been cut off when the drop continues for the predetermined time. Configure so that you are prepared.
本発明は瞬断検出回路、特に、長時間の電源断と短時間
の電源断、すなわち、瞬断とを判別する瞬断検出回路に
関する。The present invention relates to a momentary power outage detection circuit, and more particularly to a momentary power outage detection circuit that distinguishes between a long-term power outage and a short-term power outage, that is, a momentary power outage.
移動通信、例えば、自動車電話等においては、イグニッ
ション・キーやエヤコンのオン/オフによって発生する
負のサージのためにオルタネータの回磁コイルに蓄積さ
れたエネルギーが瞬断して通話の途中で、ごく短時間電
源断となることがある。このような場合、そのまま回線
が接続されていれば、該短時間の電源断の後、再び回線
の接続手順を繰り返すことなく通話を続けることができ
る。そのため、長時間の電源断とごく短時間の電源断、
すなわち、瞬断とを判別する技術が要望されていた。In mobile communications, such as car phones, the energy stored in the alternator's rotating coil is momentarily cut off due to negative surges caused by turning on and off the ignition key or air conditioner, causing a sudden drop in the middle of a call. Power may be cut off for a short period of time. In such a case, if the line remains connected, the call can be continued after the short power-off without repeating the line connection procedure again. Therefore, long-term power outages and very short power outages,
In other words, there has been a need for a technology that can distinguish between instantaneous interruptions.
従来、自動車電話等においては、通話の途中でごく短時
間電源断となった場合、瞬断時間が短く、該瞬断の後、
再び通話を再開しても通話に支障のないような場合にお
いても通話断となってしまい、再び、回線接続動作を行
う必要があるという問題があった。Conventionally, in car phones, etc., when the power is cut off for a very short time in the middle of a call, the instantaneous power outage is short, and after the instantaneous power outage,
There is a problem in that even if there is no problem with the call even if the call is resumed, the call is disconnected and it is necessary to perform the line connection operation again.
本発明は上記の問題点に鑑み、なされたもので、長時間
の電源断と瞬断とを判別する瞬断検出回路を提供するこ
とを目的とするものである。The present invention has been made in view of the above problems, and an object of the present invention is to provide a momentary power failure detection circuit that distinguishes between a long-term power failure and a momentary power failure.
第1図は本発明の基本構成図であ淋。本図において、1
は電源電圧低下検出手段、2はタイマ手段、3は電源断
判定手段である。Figure 1 is a basic configuration diagram of the present invention. In this figure, 1
2 is a power supply voltage drop detection means, 2 is a timer means, and 3 is a power-off determination means.
電源電圧低下検出手段1は、電源電圧が所定のレベルよ
り低下したことを検出してパワーオンリセット信号を出
力する。タイマ手段2は、前記低下したときからの所定
時間の経過を計時する。そして、電源断判定手段3は、
前記低下が前記所定時間継続したことにより電源断と判
定する。The power supply voltage drop detection means 1 detects that the power supply voltage has fallen below a predetermined level and outputs a power-on reset signal. The timer means 2 measures the elapse of a predetermined period of time from the time of the drop. Then, the power-off determination means 3
When the decrease continues for the predetermined period of time, it is determined that the power is turned off.
電源電圧低下検出手段1によるパワーオンリセット信号
によって電源電圧が所定のレベルより低下したことが検
出されたとき、この後、所定時間、該低下が継続しなけ
れば、瞬断と判断され、該所定時間、該低下が継続すれ
ば、電源断と判定される。When it is detected that the power supply voltage has decreased below a predetermined level by the power-on reset signal by the power supply voltage drop detection means 1, if the decrease does not continue for a predetermined period of time, it is determined that a momentary interruption has occurred, and the power supply voltage drops below the predetermined level. If the decrease continues for a certain period of time, it is determined that the power has been cut off.
第2図は本発明の第1の実施例の構成を示すものである
。第2図において、4はマイクロコンピュータ、10は
演算増幅器、15は自動電圧調整器(automati
c voltage regulator 、以下では
AVRとも称す)、20はタイマIC,30はDフリッ
プ・フロップ回路である。AVR15は、バラチリ電源
をもとに該バッテリ電源電圧や負荷の変動によらない一
定の電圧を出力するものである。タイマIC20は、ト
リガ入力信号の立ち下がりによって計時を開始し、瞬断
とそれ以上の時間の電源断とを区別する基準となる所定
時間の計時を行う、演算増幅器10の反転入力端子には
、上記AVR15の出力電圧が基準電圧として印加され
、非反転入力端子には前記バッテリ電源電圧が抵抗12
および13によって分圧されて印加される。該演算増幅
器10の出力端子は、抵抗11を介して上記非反転入力
端子と接続されるとともに、抵抗14を介してAVR1
5の出力端子にも接続されている。こうして、上記抵抗
12と13との抵抗値の比、および該AVR15の出力
電圧値によって定められるしきい値(以下では、電源電
圧のしきい値と称す)を有する比較回路(以下では、電
源電圧比較回路と称す)が構成される。FIG. 2 shows the configuration of the first embodiment of the present invention. In FIG. 2, 4 is a microcomputer, 10 is an operational amplifier, and 15 is an automatic voltage regulator.
c voltage regulator (hereinafter also referred to as AVR), 20 is a timer IC, and 30 is a D flip-flop circuit. The AVR 15 outputs a constant voltage based on a variable power source that is not affected by fluctuations in the battery power source voltage or load. The timer IC 20 starts timing when the trigger input signal falls, and measures a predetermined period of time that serves as a reference for distinguishing between a momentary power outage and a power outage lasting longer than that.The operational amplifier 10 has an inverting input terminal. The output voltage of the AVR 15 is applied as a reference voltage, and the battery power supply voltage is applied to the non-inverting input terminal of the resistor 12.
and 13 and are applied as partial pressures. The output terminal of the operational amplifier 10 is connected to the non-inverting input terminal via a resistor 11, and is connected to the AVR1 via a resistor 14.
It is also connected to the output terminal of 5. In this way, a comparator circuit (hereinafter referred to as a power supply voltage threshold) having a threshold value (hereinafter referred to as a power supply voltage threshold value) determined by the ratio of the resistance values of the resistors 12 and 13 and the output voltage value of the AVR 15 A comparison circuit (referred to as a comparison circuit) is constructed.
該電源電圧比較回路の出力は、バッテリ電圧が該しきい
値以上である間は“H″レベル該しきい値未満である間
はL”レベルとなる。この電源電圧比較回路の構成が第
1図の電源電圧低下検出手段1に対応する。The output of the power supply voltage comparison circuit is "H" level while the battery voltage is above the threshold value, and L level while the battery voltage is below the threshold value.The configuration of this power supply voltage comparison circuit is the first one. This corresponds to the power supply voltage drop detection means 1 shown in the figure.
上記電源電圧比較回路の出力は、タイマIC20の負エ
ツジ・トリガ端子およびクリア端子に印加され、さらに
、インバータ31を介してDフリップ・フロップ回路3
0のデータ入力端子りに印加されるとともに該インバー
タ31の出力は、パワーオンリセット信号としてマイク
ロコンピュータ4に入力される。The output of the power supply voltage comparison circuit is applied to the negative edge trigger terminal and clear terminal of the timer IC 20, and is further applied to the D flip-flop circuit 3 via the inverter 31.
0 data input terminal, and the output of the inverter 31 is input to the microcomputer 4 as a power-on reset signal.
タイマIC20の出力は、上記電源電圧比較回路からの
入力信号の立ち下がりに同期して立ち上がり、同じく上
記電源電圧比較回路出力によるクリア信号CLHの立ち
上がりによって立ち下がり、あるいは、上記電源電圧比
較回路からの入力信号の立ち下がりの時点から前記所定
時間の後、立ち下がるものとする。このタイマIC20
の出力はDフリップ・フロップ回路30の負エツジ・ト
リガ入力端子に印加される。また、このタイマ■C20
は第1図のタイマ手段2に対応する。The output of the timer IC 20 rises in synchronization with the fall of the input signal from the power supply voltage comparison circuit, and similarly falls in synchronization with the rise of the clear signal CLH output from the power supply voltage comparison circuit, or falls in synchronization with the fall of the input signal from the power supply voltage comparison circuit. It is assumed that the input signal falls after the predetermined time has elapsed from the point at which the input signal falls. This timer IC20
The output of is applied to the negative edge trigger input terminal of D flip-flop circuit 30. Also, this timer ■C20
corresponds to the timer means 2 in FIG.
上記の構成によって、上記Dフリップ・フロップ回路3
0のQ出力は、前記電源電圧比較回路の出力が、該タイ
マIC20によって計時される上記所定時間の間“L″
レベルあることにより、立ち上がる。このQ出力が電源
断信号としてマイクロコンピュータ4に印加される。With the above configuration, the D flip-flop circuit 3
The Q output of 0 is such that the output of the power supply voltage comparison circuit is "L" for the predetermined time measured by the timer IC 20.
By having a certain level, you can stand up. This Q output is applied to the microcomputer 4 as a power-off signal.
マイクロコンピュータ4は、前記パワーオンリセット信
号を受けると、その直前の情報を内部のレジスタに保持
して電源電圧の回復を待ち、上記所定時間の経過の後、
上記Dフリップ・フロップ回路30より“H”レベルの
出力、すなわち、電源断信号を受けると電源断と判断し
て、該パワーオンリセット信号の受信時まで継続してい
た処理動作、例えば、自動車電話の通話を断とする。ま
た、マイクロコンピュータ4は該電源断信号を受けると
、次の電源断の検出のために該Dフリップ・フロップ回
路30に対してリセット信号を出力する。該リセット信
号は、抵抗32.34.35およびトランジスタ33か
らなるドライバ回路を経て上記Dフリップ・フロップ回
路30の負論理のクリア入力端子に印加され、該Dフリ
ップ・フロップ回路30をリセットする。When the microcomputer 4 receives the power-on reset signal, it holds the previous information in an internal register and waits for the power supply voltage to recover, and after the predetermined time elapses,
When receiving an "H" level output from the D flip-flop circuit 30, that is, a power-off signal, it is determined that the power is off, and the processing operation that continues until the power-on reset signal is received, such as a car phone The call will be disconnected. Further, upon receiving the power-off signal, the microcomputer 4 outputs a reset signal to the D flip-flop circuit 30 in order to detect the next power-off. The reset signal is applied to the negative logic clear input terminal of the D flip-flop circuit 30 through a driver circuit consisting of resistors 32, 34, 35 and the transistor 33, and resets the D flip-flop circuit 30.
もし、上記所定時間までに上記電源断信号が受信されな
いときには、マイクロコンピュータ4は瞬断と判断して
上記レジスタに保持していた、上記パワーオンリセット
信号受信の直前の内部情報を初期値として処理動作を再
開する。If the power-off signal is not received within the predetermined time, the microcomputer 4 determines that there is a momentary power-off and processes the internal information held in the register immediately before receiving the power-on reset signal as an initial value. Resume operation.
第3図は第2図の構成のタイミングを示すものである0
時刻t、においてバッテリ電圧が、第3図において破線
で示される電源電圧のしきい値より低下すると、演算増
幅器10の出力は“L”レベルとなり、第3図において
FOR信号で示されるパワーオンリセット信号がマイク
ロコンピュータ4に印加される。そしてタイマIC20
は計時を開始する0時刻tlより前述の所定時間(第3
図においてTで示されている)が経過する前の時刻11
においてバッテリ電圧が上記電源電圧のしきい値以上に
回復すると、演算増幅器10の出力は“H”レベルとな
り、タイマIC20もリセットされる。Figure 3 shows the timing of the configuration in Figure 2.
At time t, when the battery voltage drops below the power supply voltage threshold shown by the broken line in FIG. 3, the output of the operational amplifier 10 goes to "L" level, causing a power-on reset shown by the FOR signal in FIG. A signal is applied to the microcomputer 4. and timer IC20
is the predetermined time (3rd
Time 11 before the elapsed time (indicated by T in the figure)
When the battery voltage recovers to above the threshold value of the power supply voltage, the output of the operational amplifier 10 becomes "H" level, and the timer IC 20 is also reset.
時刻t3においてバッテリ電圧は再び上記電源電圧のし
きい値より低下するが、今度は、上記所定時間Tが経過
した時刻tオにおいても該バッテリ電圧は該しきい値以
上に回復せず、演算増幅器10の出力は該時刻t#にお
いて依然“L”レベルであるので、第3図においてFF
30で示されるDフリップ・フロップ回路30のQ出力
は立ち上がり、電源断信号としてマイクロコンピュータ
4に印加される。マイクロコンピュータ4は電源断信号
を受けると39Dフリツプ・フロップ回路30に対して
リセット信号を出力しく時刻ts) 、Dフリップ・フ
ロップ回路30はリセットされる。At time t3, the battery voltage again falls below the threshold of the power supply voltage, but this time, even at time t, when the predetermined time T has elapsed, the battery voltage does not recover above the threshold, and the operational amplifier Since the output of FF10 is still at the "L" level at the time t#, the output of FF10 in FIG.
The Q output of the D flip-flop circuit 30 indicated by 30 rises and is applied to the microcomputer 4 as a power-off signal. When the microcomputer 4 receives the power-off signal, it outputs a reset signal to the 39D flip-flop circuit 30, and at time ts), the D flip-flop circuit 30 is reset.
第4図は、本発明の第2の実施例の構成を示すものであ
る。第4図の構成は、タイマ回路21の部分以外は上述
の第2図の構成と、同じである。FIG. 4 shows the configuration of a second embodiment of the present invention. The configuration of FIG. 4 is the same as the configuration of FIG. 2 described above except for the timer circuit 21.
タイマ回路21もまた、第1図のタイマ手段2に対応す
るものであり、例えば、第5図に示されるような構成を
有している。The timer circuit 21 also corresponds to the timer means 2 of FIG. 1, and has a configuration as shown in FIG. 5, for example.
第5図の構成は、コンデンサ208および抵抗209か
らなるRC回路の放電時間によって、前述の所定時間を
計時するものである。該コンデンサ208は、一端を接
地し、他端をトランジスタ207を介して前記AVR1
5に接続している。The configuration shown in FIG. 5 measures the above-mentioned predetermined time based on the discharge time of an RC circuit consisting of a capacitor 208 and a resistor 209. The capacitor 208 has one end grounded and the other end connected to the AVR1 via the transistor 207.
Connected to 5.
前記電源電圧比較回路の出力、すなわち、演算増幅器1
0の出力は、抵抗201,204,206゜ダイオード
202、トランジスタ205、そして、コンデンサ20
3からなるドライバ回路によって若干の遅延をもって該
トランジスタ207のベース端子に印加されている。The output of the power supply voltage comparison circuit, that is, the operational amplifier 1
The output of 0 is connected to resistors 201, 204, 206°, diode 202, transistor 205, and capacitor 20.
The voltage is applied to the base terminal of the transistor 207 with a slight delay by a driver circuit consisting of 3.
バッテリ電圧が前記電源電圧のしきい値以上であるとき
には、トランジスタ207はオンとなり、コンデンサ2
08は、前記AVR15からの電流により充電されてお
り、バフテリ電圧が該電源電圧のしきい値を下回る間は
、該トランジスタ207は上記RC回路の時定数で放電
する。該コンデンサ208の端子電圧は、演算増幅器2
12、帰還抵抗213、基準電圧を定める分圧用抵抗2
10.211、そして、出力レベルを定める抵゛抗21
4からなる第2の比較回路(以下では、端子電圧比較回
路と称す)に印加される。通常、上記バッテリ電圧が前
記電源電圧のしきい値以上である間は、該端子電流比較
回路の出力は上記抵抗214によって前記AVR15の
電圧(“H”レベル)に保持されるが、上記バッテリ電
圧が該電源電圧のしきい値を下回ると、コンデンサ20
8が放電しはじめ、コンデンサ208の端子電圧が上記
端子電圧比較回路における端子電圧のしきい値を下回る
と、該端子電圧比較回路の出力、すなわち、演算増幅器
212の出力は“L”レベルとなる。前記RC回路の時
定数は、コンデンサ208が放電を開始してから該演算
増幅器212の出力が“L”レベルになるまでの時間が
、前述の、瞬断とそれ以上の時間の電源断とを区別する
基準となる時間に一致するように定められる。When the battery voltage is above the power supply voltage threshold, transistor 207 is turned on and capacitor 2
08 is charged by the current from the AVR 15, and while the battery voltage is below the threshold of the power supply voltage, the transistor 207 is discharged with the time constant of the RC circuit. The terminal voltage of the capacitor 208 is the voltage at the terminal of the operational amplifier 2.
12, feedback resistor 213, voltage dividing resistor 2 that determines the reference voltage
10.211, and a resistor 21 that determines the output level.
4 (hereinafter referred to as a terminal voltage comparison circuit). Normally, while the battery voltage is above the threshold of the power supply voltage, the output of the terminal current comparison circuit is held at the voltage of the AVR 15 (“H” level) by the resistor 214; is below the threshold of the power supply voltage, the capacitor 20
8 begins to discharge and the terminal voltage of the capacitor 208 falls below the terminal voltage threshold in the terminal voltage comparison circuit, the output of the terminal voltage comparison circuit, that is, the output of the operational amplifier 212 becomes "L" level. . The time constant of the RC circuit is such that the time from when the capacitor 208 starts discharging to when the output of the operational amplifier 212 becomes "L" level is determined by the above-mentioned instantaneous power interruption and a power interruption for a longer period of time. It is determined to match the time that serves as the standard for differentiation.
第6図は、第4図および第5図によって表される構成の
タイミングを示すものである。FIG. 6 shows the timing of the configuration represented by FIGS. 4 and 5.
時刻t1においてバッテリ電圧が、第6図において破線
で示される電源電圧のしきい値より低下すると、演算増
幅器10の出力は“L”レベルとなり、第6図において
FOR信号で示されるパワーオンリセット信号がマイク
ロコンピュータ4に印加される。そして第5図のコンデ
ンサ208は放電を開始する。時刻t1より前述の所定
時間(第6図においてTで示されている)が経過する前
の時刻t2においてバッテリ電圧が上記電源電圧のしき
い値以上に回復すると、演算増幅器10の出力は“H″
レベルなり、第5図のコンデンサ208は端子電圧が前
述の端子電圧のしきい値を下回る前に充電され始める。At time t1, when the battery voltage drops below the power supply voltage threshold indicated by the broken line in FIG. 6, the output of the operational amplifier 10 becomes "L" level, and the power-on reset signal indicated by the FOR signal in FIG. 6 is activated. is applied to the microcomputer 4. The capacitor 208 in FIG. 5 then begins discharging. When the battery voltage recovers to the power supply voltage threshold or higher at time t2, which is before the aforementioned predetermined time (indicated by T in FIG. 6) has elapsed from time t1, the output of the operational amplifier 10 becomes "H". ″
5, capacitor 208 of FIG. 5 begins to charge before the terminal voltage falls below the terminal voltage threshold described above.
時刻t3においてバッテリ電圧は再び上記電源電圧のし
きい値より低下するが、今度は、上記所定時間Tが経過
した時刻t#においても該バッテリ電圧は該しきい値以
上に回復せず、演算増幅器10の出力は該時刻t9にお
いて依然“L”レベルである。そのため、第5図のコン
デンサ208は端子電圧が前記端子電圧のしきい値以下
となっても放電を続け、第4図のタイマ回路21の出力
、すなわち、第5図の演算増幅器212の出力は該時刻
t4において6L”レベルとなる。このタイマ回路21
の立ち下がりによって第4図のDフリップ・フロップ回
路30のQ出力は6H”レベルとなり、これは電源断信
号としてマイクロコンピュータ4に印加される。マイク
ロコンピュータ4は電源断信号を受けると該Dフリップ
・フロップ回路30に対してリセット信号を出力しく時
刻ts) 、Dフリップ・フロップ回路30はリセット
される。At time t3, the battery voltage falls below the power supply voltage threshold again, but this time, even at time t#, when the predetermined time T has elapsed, the battery voltage does not recover above the threshold, and the operational amplifier The output of No. 10 is still at the "L" level at the time t9. Therefore, the capacitor 208 in FIG. 5 continues to discharge even if the terminal voltage becomes below the threshold voltage of the terminal, and the output of the timer circuit 21 in FIG. 4, that is, the output of the operational amplifier 212 in FIG. At time t4, the level becomes 6L''. This timer circuit 21
4, the Q output of the D flip-flop circuit 30 in FIG. - A reset signal is output to the flop circuit 30. At time ts), the D flip-flop circuit 30 is reset.
第7図は第4図のタイマ回路21の第2の構成例を示す
ものである。第5図に示した第1の構成例との違いはト
ランジスタ207のベース端子に演算増幅器10の出力
信号を伝達するドライバ回路にNPN )ランジスタ2
05の代わりにCMO8形インバータ215を用いてい
る点である。第7図のタイマ回路によっても、第4図の
構成の動作およびタイミングは上述の第5図の構成によ
るものと同様である。FIG. 7 shows a second configuration example of the timer circuit 21 shown in FIG. 4. The difference from the first configuration example shown in FIG.
The point is that a CMO8 type inverter 215 is used instead of 05. Even with the timer circuit of FIG. 7, the operation and timing of the configuration of FIG. 4 are similar to those of the configuration of FIG. 5 described above.
このようにして、第2図および第4図の構成によれば、
電源電圧が所定のしきい値未満となることが所定の時間
以上継続しない限り、電源断とは判断せず、単なる瞬断
と判断して、電源電圧の回復後、直ちに該瞬断前の内部
情報をもとに処理動作を再開することができる。In this way, according to the configurations of FIGS. 2 and 4,
Unless the power supply voltage remains below a predetermined threshold for a predetermined period of time, it will not be judged as a power outage, but will simply be a momentary power outage, and after the power supply voltage is restored, the internal Processing operations can be restarted based on the information.
本発明によれば、長時間の電源断と瞬断とを判別するこ
とができるので、瞬断に対しては、該瞬断の直前の情報
を保持しておけば、電源復旧後、新たにイニシャライズ
操作を繰り返すことなく、そのまま処理動作をm続する
ことが可能となる。According to the present invention, it is possible to distinguish between a long-term power outage and a momentary power outage, so if the information immediately before the momentary power outage is retained, the new information can be updated after the power is restored. It becomes possible to continue the processing operation without repeating the initialization operation.
第1図は本発明の基本構成図、
第2図は本発明の第1の実施例の構成図、第3図は第2
図の構成のタイミング図、第4図は本発明の第2の実施
例の構成図。
第5図は第4図のタイマ回路21の第1の構成例を示す
図、
第6図は第4図および第5図の構成のタイミング図、そ
して
第7図は第4図のタイマ回路21の第2の構成例を示す
図である。
〔符号の説明〕
1・・・電源電圧低下検出手段、
2・・・タイマ手段、 3・・・電源断判定手段、
4・・・マイクロコンピュータ、
10.212・・・演算増幅器、
15・・・自動電圧調整器(AVR)、20・・・タイ
マIC,21・・・タイマ回路、30・・・Dフリップ
・フロップ回路。
本発明の基本構成図
第1図
第2図
第2図の構成のタイミング図
第3図
本発明の第2の実施例の構成図
第4図
第4図のタイマ回路21の第1の構成例を示す図第5図
t6
第4図の構成のタイミング図
第4図のタイマ回路21の第2の構成例を示す図第7図Figure 1 is a basic configuration diagram of the present invention, Figure 2 is a configuration diagram of the first embodiment of the present invention, and Figure 3 is a diagram of the second embodiment.
FIG. 4 is a timing diagram of the configuration shown in FIG. 4, and FIG. 4 is a configuration diagram of a second embodiment of the present invention. 5 is a diagram showing a first configuration example of the timer circuit 21 in FIG. 4, FIG. 6 is a timing diagram of the configurations in FIGS. 4 and 5, and FIG. 7 is a diagram showing the timer circuit 21 in FIG. 4. It is a figure showing the 2nd example of composition. [Explanation of symbols] 1...Power supply voltage drop detection means, 2...Timer means, 3...Power cutoff determination means,
4... Microcomputer, 10.212... Operational amplifier, 15... Automatic voltage regulator (AVR), 20... Timer IC, 21... Timer circuit, 30... D flip-flop circuit. Basic configuration diagram of the present invention Figure 1 Figure 2 Timing diagram of the configuration shown in Figure 2 Figure 3 Configuration diagram of the second embodiment of the invention Figure 4 First configuration example of the timer circuit 21 shown in Figure 4 FIG. 5 t6 A timing diagram for the configuration shown in FIG. 4 FIG. 7 A diagram showing a second configuration example of the timer circuit 21 in FIG. 4
Claims (1)
てパワーオンリセット信号を出力する電源電圧低下検出
手段(1)と、 前記低下したときからの所定時間の経過を計時するタイ
マ手段(2)と、 前記低下が前記所定時間継続したことにより電源断と判
定する電源断判定手段(3)とを備えてなることを特徴
とする瞬断検出回路。 2、前記電源電圧低下検出手段(1)は、所定の基準電
圧を出力する自動電圧調整器(15)と、前記電源電圧
を所定の分圧比に分圧した電圧と該基準電圧とを比較す
る比較回路(10、11、12、13、14)とを有す
る請求項1記載の瞬断検出回路。 3、前記電源断判定手段(3)は、前記所定時間の経過
のタイミングで前記電源電圧低下検出手段(1)の出力
をラッチするラッチ回路(30)を有する請求項1記載
の瞬断検出回路。 4、前記タイマ手段(2)は、前記電源電圧が前記所定
のレベル以上であるとき充電され、該所定のレベル未満
のとき放電するコンデンサ(208)と、該コンデンサ
(208)の端子電圧を所定の基準電圧と比較する比較
回路(210、211、212、213、214)とを
有する請求項1記載の瞬断検出回路。[Claims] 1. A power supply voltage drop detection means (1) that detects that the power supply voltage has fallen below a predetermined level and outputs a power-on reset signal; A momentary power outage detection circuit comprising: timer means (2) for counting time; and power outage determining means (3) for determining a power outage when the drop continues for the predetermined time. 2. The power supply voltage drop detection means (1) compares an automatic voltage regulator (15) that outputs a predetermined reference voltage with a voltage obtained by dividing the power supply voltage at a predetermined voltage division ratio and the reference voltage. The instantaneous interruption detection circuit according to claim 1, further comprising a comparison circuit (10, 11, 12, 13, 14). 3. The instantaneous power failure detection circuit according to claim 1, wherein the power interruption determination means (3) includes a latch circuit (30) that latches the output of the power supply voltage drop detection means (1) at the timing of the elapse of the predetermined time. . 4. The timer means (2) includes a capacitor (208) that is charged when the power supply voltage is above the predetermined level and discharged when it is below the predetermined level, and a terminal voltage of the capacitor (208) that is 2. The momentary interruption detection circuit according to claim 1, further comprising a comparison circuit (210, 211, 212, 213, 214) for comparison with a reference voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63025571A JPH01202673A (en) | 1988-02-08 | 1988-02-08 | Momentary interruption detecting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63025571A JPH01202673A (en) | 1988-02-08 | 1988-02-08 | Momentary interruption detecting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01202673A true JPH01202673A (en) | 1989-08-15 |
Family
ID=12169616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63025571A Pending JPH01202673A (en) | 1988-02-08 | 1988-02-08 | Momentary interruption detecting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01202673A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000027111A1 (en) * | 1998-11-04 | 2000-05-11 | Sharp Kabushiki Kaisha | Digital broadcast receiving system |
CN103926455A (en) * | 2013-01-10 | 2014-07-16 | 中兴通讯股份有限公司 | Method and apparatus for identification of DC input voltage transient speed |
CN106019917A (en) * | 2015-03-25 | 2016-10-12 | 精工爱普生株式会社 | Electronic device and method of initializing controller of electronic device |
JP2018049425A (en) * | 2016-09-21 | 2018-03-29 | Necプラットフォームズ株式会社 | Factor determination device, factor determination method, factor determination program, and communication apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5424503A (en) * | 1977-07-27 | 1979-02-23 | Kokusai Electric Co Ltd | Instantaneous service interruption remedy circuit |
JPS6040145B2 (en) * | 1980-01-19 | 1985-09-09 | 松下電器産業株式会社 | Method for manufacturing electrode plates for batteries with spiral electrode bodies |
-
1988
- 1988-02-08 JP JP63025571A patent/JPH01202673A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5424503A (en) * | 1977-07-27 | 1979-02-23 | Kokusai Electric Co Ltd | Instantaneous service interruption remedy circuit |
JPS6040145B2 (en) * | 1980-01-19 | 1985-09-09 | 松下電器産業株式会社 | Method for manufacturing electrode plates for batteries with spiral electrode bodies |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000027111A1 (en) * | 1998-11-04 | 2000-05-11 | Sharp Kabushiki Kaisha | Digital broadcast receiving system |
US6710814B1 (en) | 1998-11-04 | 2004-03-23 | Sharp Kabushiki Kaisha | Digital broadcast receiving system for detecting short-breaks and holding information based on same |
CN103926455A (en) * | 2013-01-10 | 2014-07-16 | 中兴通讯股份有限公司 | Method and apparatus for identification of DC input voltage transient speed |
CN106019917A (en) * | 2015-03-25 | 2016-10-12 | 精工爱普生株式会社 | Electronic device and method of initializing controller of electronic device |
JP2016183878A (en) * | 2015-03-25 | 2016-10-20 | セイコーエプソン株式会社 | Electronic apparatus, and method for initializing control means of electronic apparatus |
CN106019917B (en) * | 2015-03-25 | 2020-03-06 | 精工爱普生株式会社 | Electronic equipment and initialization method of control unit of electronic equipment |
JP2018049425A (en) * | 2016-09-21 | 2018-03-29 | Necプラットフォームズ株式会社 | Factor determination device, factor determination method, factor determination program, and communication apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8188706B2 (en) | Power management unit with battery detection controller and switchable regulator block | |
US20070182366A1 (en) | Detecting a battery within a battery charger | |
US5543741A (en) | Reset circuit for generating reset pulse over an interval of reduced voltage supply | |
JPH01202673A (en) | Momentary interruption detecting circuit | |
CN109298985B (en) | A connection detection circuit | |
US20060015670A1 (en) | Apparatus for detecting connection of a peripheral unit to a host system | |
US8004245B2 (en) | Test device for testing charge performance of electronic device | |
US11816002B2 (en) | Method for a data backup unit to intelligently charge a mobile device | |
JPH011971A (en) | Battery capacity alarm device | |
CN216848688U (en) | Reset signal circuit and solid state disk | |
CN220693131U (en) | Analog input signal awakening circuit | |
JP3601032B2 (en) | Charge control device, charger, and battery pack | |
KR100549916B1 (en) | Audio jack detector | |
CN219758374U (en) | Power-on detection circuit and electronic equipment | |
KR900003463Y1 (en) | Battery backup circuit | |
US10666233B1 (en) | Power drop reset circuit for power supply chip and power drop reset signal generating method | |
KR0159407B1 (en) | Micom Power Failure Detection Device | |
JPH06242845A (en) | Stabilized dc power supply unit | |
KR890004241Y1 (en) | VTR power supply voltage level detection device | |
JPS6016129A (en) | Power source resetting circuit | |
JPH10307174A (en) | Overdischarge detection circuit | |
GB2330275A (en) | Intermittent reception and voltage monitoring for receiver | |
CN106953389B (en) | Electronic equipment with charging temperature protection function and temperature detection method thereof | |
JP2012170174A (en) | Secondary battery protection circuit, device using the secondary battery, and secondary battery protection method | |
CN118688556A (en) | Airbag energy storage capacitor monitoring system and method |