JPH01191518A - 信号同期方式 - Google Patents
信号同期方式Info
- Publication number
- JPH01191518A JPH01191518A JP63016572A JP1657288A JPH01191518A JP H01191518 A JPH01191518 A JP H01191518A JP 63016572 A JP63016572 A JP 63016572A JP 1657288 A JP1657288 A JP 1657288A JP H01191518 A JPH01191518 A JP H01191518A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- phase
- circuit
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
Landscapes
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号同期方式に関し、特に二つの電子回路の信
号を正確に同期をとる信号同期方式に関する。
号を正確に同期をとる信号同期方式に関する。
一般に、二つの電子回路がそれぞれ同期信号をもって作
動しているときに、両者の信号比較等をしようとすると
きには、両者の同期信号の同期を取る必要がある。この
ような場合、どちらかの信号を他の電子回路に入力して
同期させるのが、簡単な方法であるのでよく利用されて
いる。
動しているときに、両者の信号比較等をしようとすると
きには、両者の同期信号の同期を取る必要がある。この
ような場合、どちらかの信号を他の電子回路に入力して
同期させるのが、簡単な方法であるのでよく利用されて
いる。
しかしながら、かかる方法は、同期信号を他の回路に入
力するために特別な回路を予め設けておくか、或いはそ
のために特別に改造するかしなければならなかった。特
に、良品からの信号と、被検査品からの信号とを比較し
て検査する方法の場合、被検査品側に特別な回路構成を
設けずに簡単に信号同期を取ることが要求されている。
力するために特別な回路を予め設けておくか、或いはそ
のために特別に改造するかしなければならなかった。特
に、良品からの信号と、被検査品からの信号とを比較し
て検査する方法の場合、被検査品側に特別な回路構成を
設けずに簡単に信号同期を取ることが要求されている。
このような要求は、従来の位相同期方式では達成するこ
とができなかった。なぜなら、従来の方法では、同期の
とれる信号が一つしかないので、この検査方法のように
複数の同期信号が存在する場合には同期を取ることがで
きなかったからである。
とができなかった。なぜなら、従来の方法では、同期の
とれる信号が一つしかないので、この検査方法のように
複数の同期信号が存在する場合には同期を取ることがで
きなかったからである。
本発明は、上記従来技術の課題を解決するためになされ
たもので、正確にかつ自動的に二つの独立した電子回路
の信号の同期を取れるようにした信号同期方式を提供す
ることを目的とする。
たもので、正確にかつ自動的に二つの独立した電子回路
の信号の同期を取れるようにした信号同期方式を提供す
ることを目的とする。
上記目的を達成する本発明に係る信号同期方式は、二つ
の電子回路の信号の同期を取る方式において、前記第一
回路から出力される複数の同期信号及び前記第二回路か
ら出力される複数の同期信号のうちの同種の同期信号を
位相比較し、その結果位相ロック状態を検出した順に位
相比較を止め、位相比較の最後の同期信号のみ位相比較
を続行することを特徴とするものである。
の電子回路の信号の同期を取る方式において、前記第一
回路から出力される複数の同期信号及び前記第二回路か
ら出力される複数の同期信号のうちの同種の同期信号を
位相比較し、その結果位相ロック状態を検出した順に位
相比較を止め、位相比較の最後の同期信号のみ位相比較
を続行することを特徴とするものである。
このような本発明によれば、第一回路から出力される複
数の同期信号及び第二回路から出力される複数の同期信
号のうちの同種の同期信号を位相比較する。この位相比
較は、仮に周波数の低いものから順に行うものとする。
数の同期信号及び第二回路から出力される複数の同期信
号のうちの同種の同期信号を位相比較する。この位相比
較は、仮に周波数の低いものから順に行うものとする。
その位相比較した結果、位相ロック状態を検出すると、
その周波数の同期信号の位相比較を停止して次の周波数
の同期信号の位相比較をする。その位相比較した結果、
位相ロック状態を検出すると、その周波数の同期信号の
位相比較を停止してさらに次の周波数の同期信号の位相
比較をする。このように順次位相比較をし、位相ロック
状態を検出すると、その周波数の同期信号の位相比較を
止め、位相比較の最後の同期信号のみの位相比較を続行
する。
その周波数の同期信号の位相比較を停止して次の周波数
の同期信号の位相比較をする。その位相比較した結果、
位相ロック状態を検出すると、その周波数の同期信号の
位相比較を停止してさらに次の周波数の同期信号の位相
比較をする。このように順次位相比較をし、位相ロック
状態を検出すると、その周波数の同期信号の位相比較を
止め、位相比較の最後の同期信号のみの位相比較を続行
する。
本発明によれば、？！数の独立した二つの電子回路から
の複数の種の同期信号から両者の信号の同期を正確にか
つ自動的に取れることになる。また、この方式を検査装
置に用いれば、検査の自動化を達成することができる。
の複数の種の同期信号から両者の信号の同期を正確にか
つ自動的に取れることになる。また、この方式を検査装
置に用いれば、検査の自動化を達成することができる。
（実施例〕
以下、本発明の実施例を図面に基づいて説明する。
第１図及び第２図は本発明の詳細な説明するための図で
ある。
ある。
第２図は本発明に係る信号同期方式の実施例が適用され
た信号比較検査装置を示すブロック図である。
た信号比較検査装置を示すブロック図である。
第２図に示す信号比較検査装置は次のように構成されて
いる。すなわち、図中符号２は被検査品であるところの
電子回路が搭載された基板であり、この基板２は被測定
信号である被測定画像信号２０１及び同期信号２０５を
出力するようになっている。この基板２は、図示してな
いが、検査前に信号比較検査装置に装着されたのち所定
の動作状態にされから、検査に移れるようにされており
、また、検査が終了したのちに当該信号比較検査装置か
ら搬出されるようにされていて、これを繰り返し実行で
きるようにされている。
いる。すなわち、図中符号２は被検査品であるところの
電子回路が搭載された基板であり、この基板２は被測定
信号である被測定画像信号２０１及び同期信号２０５を
出力するようになっている。この基板２は、図示してな
いが、検査前に信号比較検査装置に装着されたのち所定
の動作状態にされから、検査に移れるようにされており
、また、検査が終了したのちに当該信号比較検査装置か
ら搬出されるようにされていて、これを繰り返し実行で
きるようにされている。
また、信号源回路４は、前記基板２からの被測定画像信
号２０１と同一の基準信号４０１を出力できるようにな
っている。この信号源回路４は、基準信号４０１を出力
するプログラマブル信号発生部４１と、このプログラマ
ブル信号発生部４１からの出力基準信号４０１と前記基
板２からの被測定画像信号２０１との同期を取る同期調
整部４２とから構成されている。
号２０１と同一の基準信号４０１を出力できるようにな
っている。この信号源回路４は、基準信号４０１を出力
するプログラマブル信号発生部４１と、このプログラマ
ブル信号発生部４１からの出力基準信号４０１と前記基
板２からの被測定画像信号２０１との同期を取る同期調
整部４２とから構成されている。
この基板２からの被測定画像信号２０１と信号源回路４
からの基準信号４０１を取り込んだ比較回路６は、その
被測定画像信号２０１とその基準信号４０１とを比較し
、その比較結果を類似度として記憶できるように構成さ
れている。この比較回路６は、信号源回路４からの水平
同期信号Ｈ・垂直同期信号■・ドツトクロツタ信号Ｄ”
ｉ″構成れる同期信号４０２からサンプリングクロック
６０１を形成するカウントトリガ発生部６１と、このカ
ウントトリガ発生部６１からのサンプリングクロック６
０１により比較動作をし比較結果を記憶しておける比較
部６２とから構成されている。
からの基準信号４０１を取り込んだ比較回路６は、その
被測定画像信号２０１とその基準信号４０１とを比較し
、その比較結果を類似度として記憶できるように構成さ
れている。この比較回路６は、信号源回路４からの水平
同期信号Ｈ・垂直同期信号■・ドツトクロツタ信号Ｄ”
ｉ″構成れる同期信号４０２からサンプリングクロック
６０１を形成するカウントトリガ発生部６１と、このカ
ウントトリガ発生部６１からのサンプリングクロック６
０１により比較動作をし比較結果を記憶しておける比較
部６２とから構成されている。
前記比較回路６のカウントトリガ発生部６１は、信号線
７を介してコンピュータからなるコントローラ１０の入
出力ボード（Ｉ１０ボード）１１に接続されている。こ
のコントローラ１０は、この装置全体の動作を制御する
ものである。前記コントローラ１０は、Ｉ１０ボード１
２・信号線８を介して比較部６２に接続されている。ま
た、前記コントローラ１０は、Ｉ１０ボード１４・信号
線９を介して信号源回路４のプログラマブル信号発生部
４１に接続されている。
７を介してコンピュータからなるコントローラ１０の入
出力ボード（Ｉ１０ボード）１１に接続されている。こ
のコントローラ１０は、この装置全体の動作を制御する
ものである。前記コントローラ１０は、Ｉ１０ボード１
２・信号線８を介して比較部６２に接続されている。ま
た、前記コントローラ１０は、Ｉ１０ボード１４・信号
線９を介して信号源回路４のプログラマブル信号発生部
４１に接続されている。
このように信号比較検査装置は構成されており、この装
置に本発明の実施例である同期調整部４２を含む方式が
適用されているのである。
置に本発明の実施例である同期調整部４２を含む方式が
適用されているのである。
第１図は本発明に係る信号同期方式の実施例を示す回路
図である。
図である。
第１図に示す実施例は、第一回路である基板２と、同期
調整部４２と、第二回路であるプログラマブル信号発生
部４１とにより実現される。すなわち、前記基板２から
の水平同期信号Ｈ・垂直同期信号Ｖ・ドツトクロツタ信
号りからなる同期信号２０５は、同期調整部４２に入力
されるように回路構成しである。以下では同期信号２０
５を分けて、水平同期信号Ｈを符号２０５Ｈとし、垂直
同期信号■を符号２０５ｖとし、ドツトクロック信号り
を符号２０５Ｄとする。
調整部４２と、第二回路であるプログラマブル信号発生
部４１とにより実現される。すなわち、前記基板２から
の水平同期信号Ｈ・垂直同期信号Ｖ・ドツトクロツタ信
号りからなる同期信号２０５は、同期調整部４２に入力
されるように回路構成しである。以下では同期信号２０
５を分けて、水平同期信号Ｈを符号２０５Ｈとし、垂直
同期信号■を符号２０５ｖとし、ドツトクロック信号り
を符号２０５Ｄとする。
また、前記プログラマブル信号発生部４１からの水平同
期信号Ｈ・垂直同期信号Ｖ・ドツトクロック信号りから
なる同期信号４０３は、同期調整部４２に入力されるよ
うに回路構成しである。以下では同期信号４０３を分け
て、水平同期信号Ｈを符号４０３Ｈとし、垂直同期信号
Ｖを符号４０３ｖとし、ドツトクロツタ信号りを符号４
０３Ｄとする。
期信号Ｈ・垂直同期信号Ｖ・ドツトクロック信号りから
なる同期信号４０３は、同期調整部４２に入力されるよ
うに回路構成しである。以下では同期信号４０３を分け
て、水平同期信号Ｈを符号４０３Ｈとし、垂直同期信号
Ｖを符号４０３ｖとし、ドツトクロツタ信号りを符号４
０３Ｄとする。
基板２からの垂直同期信号２０５■は、プログラマブル
信号発生部４１からの垂直同期信号４０３■とともに位
相比較器４２１に入力されるように回路構成されている
。前記基板２からの水平同期信号２０５Ｈは、前記プロ
グラマブル信号発生部４１からの水平同期信号４０３Ｈ
とともに位相比較器４２２に入力されるように回路構成
されている。前記基板２からのドツトクロツタ信号２０
５Ｄは、前記プログラマブル信号発生部４１からのドツ
トクロック信号４０３Ｄとともに位相比較器４２３に人
力されるように回路構成されている。
信号発生部４１からの垂直同期信号４０３■とともに位
相比較器４２１に入力されるように回路構成されている
。前記基板２からの水平同期信号２０５Ｈは、前記プロ
グラマブル信号発生部４１からの水平同期信号４０３Ｈ
とともに位相比較器４２２に入力されるように回路構成
されている。前記基板２からのドツトクロツタ信号２０
５Ｄは、前記プログラマブル信号発生部４１からのドツ
トクロック信号４０３Ｄとともに位相比較器４２３に人
力されるように回路構成されている。
前記位相比較器４２１はその出力をローパスフィルター
４２４に供給し、前記位相比較器４２２はその出力をロ
ーパスフィルター４２５に供給シ、また前記位相比較器
４２３はその出力をローパスフィルター４２６に供給す
るように回路が構成されている。前記ローパスフィルタ
ー４２４．４２５．４２６は、それぞれ不用な信号成分
を除去するようになっている。ローパスフィルター４２
４の出力はロック検出回路４２７に供給され、またロー
パスフィルター４２５の出力はロック検出回路４２８に
供給されるように回路が構成されている。ロック検出回
路４２７からの出力信号Ｓｖ及びロック検出回路４２Ｂ
からの出力信号ＳＨは、セレクター制御回路４２９に与
えられる回路構成とされている。また、前記ローパスフ
ィルター４２４．４２５．４２６からの出力信号は、セ
レクター制御回路４２９からのセレクタ制御信号ＳＣＴ
により切り換え制御がなされるセレクタ４３０に供給さ
れるように回路が構成されている。このセレクタ４３０
からの出力信号は、ローパスフィルター４３１を介して
電圧制御発振器４３２に与えられるようになっている。
４２４に供給し、前記位相比較器４２２はその出力をロ
ーパスフィルター４２５に供給シ、また前記位相比較器
４２３はその出力をローパスフィルター４２６に供給す
るように回路が構成されている。前記ローパスフィルタ
ー４２４．４２５．４２６は、それぞれ不用な信号成分
を除去するようになっている。ローパスフィルター４２
４の出力はロック検出回路４２７に供給され、またロー
パスフィルター４２５の出力はロック検出回路４２８に
供給されるように回路が構成されている。ロック検出回
路４２７からの出力信号Ｓｖ及びロック検出回路４２Ｂ
からの出力信号ＳＨは、セレクター制御回路４２９に与
えられる回路構成とされている。また、前記ローパスフ
ィルター４２４．４２５．４２６からの出力信号は、セ
レクター制御回路４２９からのセレクタ制御信号ＳＣＴ
により切り換え制御がなされるセレクタ４３０に供給さ
れるように回路が構成されている。このセレクタ４３０
からの出力信号は、ローパスフィルター４３１を介して
電圧制御発振器４３２に与えられるようになっている。
この電圧制御発振器４３２からの出力信号が同期調整信
号Ｓ３として前記プログラマブル信号発生部４１に与え
られるように回路が構成されている。この同期調整信号
Ｓ、は、前記プログラマブル信号発生部４１の一部を構
成するパターンジェネレータ４１０に入力されるように
構成されている。このパターンジェネレータ４１０から
は、アナログＲ，Ｇ、Ｂ、デジタルＲ，Ｇ、Ｂ、ＮＴＳ
Ｃ（ビデオ信号）、ＮＴＳＣ（ＲＦ）が出力されること
になる。
号Ｓ３として前記プログラマブル信号発生部４１に与え
られるように回路が構成されている。この同期調整信号
Ｓ、は、前記プログラマブル信号発生部４１の一部を構
成するパターンジェネレータ４１０に入力されるように
構成されている。このパターンジェネレータ４１０から
は、アナログＲ，Ｇ、Ｂ、デジタルＲ，Ｇ、Ｂ、ＮＴＳ
Ｃ（ビデオ信号）、ＮＴＳＣ（ＲＦ）が出力されること
になる。
このように構成された実施例の作用を説明する。
該基板２は、まず信号比較検査装置にセントされて、動
作状態にされる。すると、前記基板２からは、被測定信
号である被測定画像信号２０１が出力される。同時に基
板２からは、同期信号２０５が出力される。また、信号
源回路４は、前記基板２からの被測定画像信号２０１と
同一の基準信号４０１を出力できる。これは、信号源回
路４の同期調整部４２が、基板２からの水平同期信号Ｈ
・垂直同期信号■・ドツトクロック信号りからなる同期
用信号を取り込むとともに、プログラマブル信号発生部
４１からの水平同期信号Ｈ・垂直同期信号Ｖ・ドツトク
ロック信号りからなる同期用信号４０３を取り込み、そ
の位相差を無くすように出力される同期調整信号Ｓ、を
プログラマブル信号発生部４１に与えることにより、基
板２とプログラマブル信号発生部４１とからの各信号２
０１．４０１の位相を同期させる。
作状態にされる。すると、前記基板２からは、被測定信
号である被測定画像信号２０１が出力される。同時に基
板２からは、同期信号２０５が出力される。また、信号
源回路４は、前記基板２からの被測定画像信号２０１と
同一の基準信号４０１を出力できる。これは、信号源回
路４の同期調整部４２が、基板２からの水平同期信号Ｈ
・垂直同期信号■・ドツトクロック信号りからなる同期
用信号を取り込むとともに、プログラマブル信号発生部
４１からの水平同期信号Ｈ・垂直同期信号Ｖ・ドツトク
ロック信号りからなる同期用信号４０３を取り込み、そ
の位相差を無くすように出力される同期調整信号Ｓ、を
プログラマブル信号発生部４１に与えることにより、基
板２とプログラマブル信号発生部４１とからの各信号２
０１．４０１の位相を同期させる。
この同期の動作をさらに説明する。まず、初期状態では
、垂直同期信号２０５ｖ、垂直同期信号４０３ｖ、水平
同期信号２０５ Ｈ，水平同期信号４０３ Ｈ，ドツト
クロツタ（を号２０５Ｄ、 ドツトクロック信号４０
３Ｄの三信号が同期していないものとする。すると、ロ
ック検出回路４２７からの信号Ｓ■が低（Ｌ ｏ ｗ）
レベルであるで、セレクター制御回路４２９はセレクタ
制御信号ＳＣＴを出してセレクタ４３０をＥＶ端子に接
続させる。
、垂直同期信号２０５ｖ、垂直同期信号４０３ｖ、水平
同期信号２０５ Ｈ，水平同期信号４０３ Ｈ，ドツト
クロツタ（を号２０５Ｄ、 ドツトクロック信号４０
３Ｄの三信号が同期していないものとする。すると、ロ
ック検出回路４２７からの信号Ｓ■が低（Ｌ ｏ ｗ）
レベルであるで、セレクター制御回路４２９はセレクタ
制御信号ＳＣＴを出してセレクタ４３０をＥＶ端子に接
続させる。
すると、位相比較器４２１からの比較信号は、ローハス
フィルター４２４・セレクタ４３０・ローパスフィルタ
ー４３１を介して電圧制御発振器４３２に与えられる。
フィルター４２４・セレクタ４３０・ローパスフィルタ
ー４３１を介して電圧制御発振器４３２に与えられる。
これにより、電圧制御発振器４３２は、垂直同期信号４
０３ｖを垂直同期信号２０５■に一致させるような同期
調整信号Ｓ３を出力するので、垂直同期信号４０３ｖの
周波数が垂直同期信号２０５Ｖに一致するように変化す
る。
０３ｖを垂直同期信号２０５■に一致させるような同期
調整信号Ｓ３を出力するので、垂直同期信号４０３ｖの
周波数が垂直同期信号２０５Ｖに一致するように変化す
る。
そして、垂直同期信号４０３ｖが垂直同期信号２０５Ｖ
の±１／２ （Ｈ（水平同期信号の周期）〕以内に入る
と、ロック検出回路４２７の出力信号Ｓ■が高（Ｈｉｇ
ｈ）レベルになるので、セレクタ制御回路４２９からセ
レクタ制御信号ＳＣＴを出し、セレクタ４３０をＥＨ端
子に接続させる。
の±１／２ （Ｈ（水平同期信号の周期）〕以内に入る
と、ロック検出回路４２７の出力信号Ｓ■が高（Ｈｉｇ
ｈ）レベルになるので、セレクタ制御回路４２９からセ
レクタ制御信号ＳＣＴを出し、セレクタ４３０をＥＨ端
子に接続させる。
すると、位相比較器４２１からの比較信号は、ローパス
フィルター４２５・セレクタ４３０・ローパスフィルタ
ー４３１を介して電圧制御発振器４３２に与えられる。
フィルター４２５・セレクタ４３０・ローパスフィルタ
ー４３１を介して電圧制御発振器４３２に与えられる。
これにより、電圧制御発振器４３２は、水平同期信号４
０３Ｈを水平同期信号２０５Ｈに一致させるような同ｆ
ＩＪ１！ｊｌ整信号Ｓ。
０３Ｈを水平同期信号２０５Ｈに一致させるような同ｆ
ＩＪ１！ｊｌ整信号Ｓ。
を出力するので、水平同期信号４０３Ｈの周波数が水平
同期信号２０５Ｈに一致するように変化する。そして、
水平同期信号４０３Ｈが水平同期信号２０５Ｈの±１／
２ （Ｈ）以内に入ると、ロック検出回路４２８の出力
信号ＳＨが高（Ｈｉ ｇｈ）レベルになるので、セレク
ター制御回路４２９からセレクター制御信号ＳＣＴがで
ることになり、セレクタ４３０はＥＤ端子に接続される
。
同期信号２０５Ｈに一致するように変化する。そして、
水平同期信号４０３Ｈが水平同期信号２０５Ｈの±１／
２ （Ｈ）以内に入ると、ロック検出回路４２８の出力
信号ＳＨが高（Ｈｉ ｇｈ）レベルになるので、セレク
ター制御回路４２９からセレクター制御信号ＳＣＴがで
ることになり、セレクタ４３０はＥＤ端子に接続される
。
このように順次位相比較をし、位相ロック状態が検出さ
れる度に、その周波数の同期信号の位相比較を止め、位
相比較の最後のドツトクロツタ信号２０５Ｄ、ドツトク
ロック信号４０３Ｄのみの位相比較を続行することにな
る。したがって、同期信号２０５とセレクタ４３０は、
完全に同期することになる。これにより、基板２からの
出力信号とプログラマブル信号発生部４１がらの出力信
号とは、完全に同期の取れたものとなる。
れる度に、その周波数の同期信号の位相比較を止め、位
相比較の最後のドツトクロツタ信号２０５Ｄ、ドツトク
ロック信号４０３Ｄのみの位相比較を続行することにな
る。したがって、同期信号２０５とセレクタ４３０は、
完全に同期することになる。これにより、基板２からの
出力信号とプログラマブル信号発生部４１がらの出力信
号とは、完全に同期の取れたものとなる。
このように同期が取れたのちに、次の検査がなされるこ
とになる。
とになる。
ついで、比較回路６のカウントトリガ発生部６１に測定
時間Ｔ、をコントローラ１０からの指令により設定する
。また、比較部６２のカウンタをコントローラ１０から
の指令によりクリアしておくものとする。さらに、判定
レベルを設定しておく。
時間Ｔ、をコントローラ１０からの指令により設定する
。また、比較部６２のカウンタをコントローラ１０から
の指令によりクリアしておくものとする。さらに、判定
レベルを設定しておく。
このように準備が整ったところで、コントローラ１０か
ら比較回路６のカウントトリガ発生部６１に測定開始コ
マンドを送る。これにより、カウントトリガ発生部６１
から比較部６２にサンプリングクロック６０１が与えら
れることになり、測定が開始される。比較回路６の比較
部６２は、前記基板２からの被測定画像信号２０１と信
号源回路４からの基準信号４０１との比較結果が論理１
であるときに、前記サンプリングクロック６０１が入力
される毎にカウンタをカウントアツプする。
ら比較回路６のカウントトリガ発生部６１に測定開始コ
マンドを送る。これにより、カウントトリガ発生部６１
から比較部６２にサンプリングクロック６０１が与えら
れることになり、測定が開始される。比較回路６の比較
部６２は、前記基板２からの被測定画像信号２０１と信
号源回路４からの基準信号４０１との比較結果が論理１
であるときに、前記サンプリングクロック６０１が入力
される毎にカウンタをカウントアツプする。
そして、カウントトリガ発生部６１に設定された測定時
間Ｔ、に達すると、測定を終了する。測定が終了すると
、ＮＧだったドツトの数がセットされている。そこで、
コントローラ１０は、前記カウンタにセットされたカウ
ント値を読み込み、ＯＫか、ＮＧかの判定をする。そし
て、前記基板２を信号比較検査装置から搬出し、新たな
基板２を信号比較検査装置に搬入し、再び最初からの動
作を繰り返すことになる。
間Ｔ、に達すると、測定を終了する。測定が終了すると
、ＮＧだったドツトの数がセットされている。そこで、
コントローラ１０は、前記カウンタにセットされたカウ
ント値を読み込み、ＯＫか、ＮＧかの判定をする。そし
て、前記基板２を信号比較検査装置から搬出し、新たな
基板２を信号比較検査装置に搬入し、再び最初からの動
作を繰り返すことになる。
この実施例によれば、このように二つの回路の複数の同
期信号の同期をとることができることになる。なお、上
記の説明では、本実施例を検査装置に適応した例で示し
たが、これに限らず二つの回路の間で複数の信号の同期
をとるものには、本実施例を全て適応するとことができ
る。
期信号の同期をとることができることになる。なお、上
記の説明では、本実施例を検査装置に適応した例で示し
たが、これに限らず二つの回路の間で複数の信号の同期
をとるものには、本実施例を全て適応するとことができ
る。
以上述べたように本発明によれば、独立した二つの電子
回路からの複数の種の同期信号を基に両者の信号の同期
を正確にかつ自動的に取れることになるという効果があ
る。
回路からの複数の種の同期信号を基に両者の信号の同期
を正確にかつ自動的に取れることになるという効果があ
る。
第１図は本発明の実施例が適応された検査装置の例を示
すブロック図、第２図は本発明に係る信号同期方式の実
施例を示す回路図である。 ２・・・基板（第一回路）、４１・・・プログラマブル
信号発生部（第二回路）、４２・・・同期調整部。 代理人 弁理士 村 上 友 −
すブロック図、第２図は本発明に係る信号同期方式の実
施例を示す回路図である。 ２・・・基板（第一回路）、４１・・・プログラマブル
信号発生部（第二回路）、４２・・・同期調整部。 代理人 弁理士 村 上 友 −
Claims (1)
- （１）二つの電子回路の信号の同期を取る方式において
、前記第一回路から出力される複数の同期信号及び前記
第二回路から出力される複数の同期信号のうちの同種の
同期信号を位相比較し、その結果位相ロック状態を検出
した順に位相比較を止め、位相比較の最後の同期信号の
み位相比較を続行することを特徴とする信号同期方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016572A JPH01191518A (ja) | 1988-01-27 | 1988-01-27 | 信号同期方式 |
| GB8900971A GB2214735A (en) | 1988-01-27 | 1989-01-17 | Synchronizing systems |
| AU28581/89A AU2858189A (en) | 1988-01-27 | 1989-01-18 | Signal synchronizing system |
| MYPI89000068A MY104382A (en) | 1988-01-27 | 1989-01-21 | Signal synchronizing system. |
| US07/301,043 US4956699A (en) | 1988-01-27 | 1989-01-24 | Signal synchronizing system |
| KR1019890000895A KR890012452A (ko) | 1988-01-27 | 1989-01-27 | 신호동기장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016572A JPH01191518A (ja) | 1988-01-27 | 1988-01-27 | 信号同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01191518A true JPH01191518A (ja) | 1989-08-01 |
Family
ID=11920005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63016572A Pending JPH01191518A (ja) | 1988-01-27 | 1988-01-27 | 信号同期方式 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4956699A (ja) |
| JP (1) | JPH01191518A (ja) |
| KR (1) | KR890012452A (ja) |
| AU (1) | AU2858189A (ja) |
| GB (1) | GB2214735A (ja) |
| MY (1) | MY104382A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7243363B1 (en) | 1997-07-10 | 2007-07-10 | Sony Computer Entertainment, Inc. | Entertainment system, picture display apparatus, information processing apparatus and synchronization control method |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0560525B1 (en) * | 1992-03-11 | 1997-10-15 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
| US5668594A (en) * | 1995-01-03 | 1997-09-16 | Intel Corporation | Method and apparatus for aligning and synchronizing a remote video signal and a local video signal |
| US6177922B1 (en) * | 1997-04-15 | 2001-01-23 | Genesis Microship, Inc. | Multi-scan video timing generator for format conversion |
| US7905731B2 (en) | 2007-05-21 | 2011-03-15 | Fci Americas Technology, Inc. | Electrical connector with stress-distribution features |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737033A (en) * | 1980-08-13 | 1982-03-01 | Tokyu Car Corp | Accomodating apparatus of bed tilting mechanism |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1575528A (ja) * | 1967-08-10 | 1969-07-25 | ||
| GB1239298A (ja) * | 1969-04-23 | 1971-07-14 | ||
| US4346407A (en) * | 1980-06-16 | 1982-08-24 | Sanders Associates, Inc. | Apparatus for synchronization of a source of computer controlled video to another video source |
| US4489348A (en) * | 1982-09-23 | 1984-12-18 | Gordon W. Hueschen | Video camera synchronizer |
| GB2175470A (en) * | 1985-05-09 | 1986-11-26 | Visage Inc | Synchronizing video sources |
-
1988
- 1988-01-27 JP JP63016572A patent/JPH01191518A/ja active Pending
-
1989
- 1989-01-17 GB GB8900971A patent/GB2214735A/en not_active Withdrawn
- 1989-01-18 AU AU28581/89A patent/AU2858189A/en not_active Abandoned
- 1989-01-21 MY MYPI89000068A patent/MY104382A/en unknown
- 1989-01-24 US US07/301,043 patent/US4956699A/en not_active Expired - Fee Related
- 1989-01-27 KR KR1019890000895A patent/KR890012452A/ko not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737033A (en) * | 1980-08-13 | 1982-03-01 | Tokyu Car Corp | Accomodating apparatus of bed tilting mechanism |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7243363B1 (en) | 1997-07-10 | 2007-07-10 | Sony Computer Entertainment, Inc. | Entertainment system, picture display apparatus, information processing apparatus and synchronization control method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR890012452A (ko) | 1989-08-26 |
| MY104382A (en) | 1994-03-31 |
| US4956699A (en) | 1990-09-11 |
| GB8900971D0 (en) | 1989-03-08 |
| GB2214735A (en) | 1989-09-06 |
| AU2858189A (en) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01191518A (ja) | 信号同期方式 | |
| US5913053A (en) | Synchronous controller for synchronously operating a plurality of actuators | |
| GB2224615A (en) | A multi-standard colour field detector using a line-locked reference clock | |
| JP2842446B2 (ja) | アナログ‐ディジタル混成ｉｃ用試験装置 | |
| US5831683A (en) | Clock signal generating apparatus and clock signal generating method | |
| DE19701209A1 (de) | Spektrumanalysator | |
| JPH0997196A (ja) | Ｉｃ試験装置 | |
| JPH05227453A (ja) | 周波数自動調整装置 | |
| JP2627758B2 (ja) | 信号発生装置 | |
| JPH04232477A (ja) | 小さい位相差の測定のための方法および回路装置 | |
| JPH03286694A (ja) | 同期信号回路の検査装置 | |
| JPS6039365A (ja) | 周期的パルス状ノイズ除去装置 | |
| JP2628182B2 (ja) | アナログーディジタル混成ｉｃ用試験装置 | |
| JP2950099B2 (ja) | 映像番組伝送制御装置受信回路 | |
| JPS62166403A (ja) | 回路基板の検査装置 | |
| CN1156937A (zh) | 将时钟信号与输入信号的行频同步的视频显示装置和方法 | |
| JPS61237071A (ja) | Ｉｃ試験装置 | |
| JPH0276416A (ja) | 位相同期回路 | |
| JPH03285436A (ja) | 非同期回路のテスト装置 | |
| JPH0363216B2 (ja) | ||
| JP3156862B2 (ja) | ジッタ測定治具 | |
| JPH09238129A (ja) | データ処理システム | |
| JPH05234193A (ja) | Ｖｔｒの再生モード検査装置 | |
| KR19980056342A (ko) | 수직동기 신호에 의한 오류방지용 트리거신호 발생장치 | |
| JPH031734A (ja) | クロックスリップ検出回路 |