JPH01185988A - 半導体発光素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） 本発明は、屈折率導波型の半導体レーザ或いはダブルヘ
テロ接合型の発光ダイオード等の半導体発光素子に係わ
り、特に活性層の周囲をそれよりも禁制帯幅の大きい半
導体層で囲まれた半導体発光素子及びその製造方法に関
する。

（従来の技術） 近年、ダブルヘテロ構造を用いた各種の半導体発光素子
が開発されているが、この種の半導体発光素子では次の
■〜■の条件を満たすことが重要となる。

■　発光効率を上げるために、極めて小さい値に制御さ
れた発光領域のみ効率的に電流を狭窄集中させること。

■　コンタクト抵抗を小さくするために、電極を広い領
域に亙って形成すること。

■　光通信用の発光素子のように高速変調を行うことを
要求される場合は、その接合容量を小さくするため、ｐ
−、ｎ接合の形成されている部分の面積を極力小さくす
ること。

光通信用の半導体発光素子の中で上記３つの条件を比較
的満足している例として、マス・トランスポート法（Ｍ
Ｔ法）を利用したメサ・レーザがあり、Ｇａ１ｎＡｓＰ
／ＩｎＰ系の半導体レーザに応用されている（例えば、
Ｙ、Ｈｉｒａｙａｍａ　ｅｔ　ａｌ。

”Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　ａｎｄ　ｒａｐｉ
ｄ　ａｍａｓｓ　ｔｒａｎｓｐｏｒｔｔｅｃｈｎｉｑｕ
ｅ　ｆｏｒ　Ｇａ１ｎＡｓＰ／ＩｎＰ　ＤＦＢ　１ａｓ
ｅｒｓ、　Ｉｎ５ｔ。

Ｐｈｙｓ、　Ｃｏｎｆ’、Ｓｅｔ、　Ｎｏ、７９：　Ｃ
ｈａｐｔ　３　Ｐａｐｅｒｐｒｅｓｅｎｔｅｄ　ａｔ　
Ｉｎｔ、　５ｙｉｐ、　ＧａＡｓ　ａｎｄ　Ｒｅｌａｔ
ｅｄＣｏｍｐｏｕｎｄｓ　Ｋａｒｕｉｚａｖａ、　Ｊａ
ｐａｎ、　　１９８５　ｐ、１７５．１８８）　。

この半導体レーザをＭＴレーザと呼び、−以下図面を参
照しながら製造方法と特徴を説明する。

第４図は従来のＭＴレーザの製造工程を示す断面図であ
る。まず、第４図（ａ）に示す如く、ｎ型のＩｎＰ基板
４０上に厚さ約３ａｍのｎ−ＩｎＰバッファ層４１．　
１．３μｍ帯の発光を可能にする組成の厚さ　０．１ａ
　ｍのアンドープＧａＩｎＡｓＰ活性層４２．厚さ　１
．５μ流のｐ−１ｎＰクラッド層４３及び良好なオーミ
ックコンタクトを可能とするための１．１５μｍ帯の厚
さ　０．８μｍのｐ”−Ｇａ　Ｉ　ｎＡｓＰキャップ層
４４を順次結晶成長させる。

次いで、第４図（ｂ）に示す如く、マスク合わせが比較
的容易なサイズである１５μｍ幅のメサストライプ状に
活性層４２が露出するまでエツチングメサ５０を形成す
る。このとき、ｐ−１ｎＰ１９４３の除去に塩酸を用い
ると、その選択性により活性層４２で自動的にエツチン
グを止めることが可能である。

次いで、第４図（Ｃ）に示す如く、硫酸＋過酸化水素水
（４：１：１）よりなるエッチャントで活性層４２が約
１μｍの幅になるまでエツチングを行う。このとき、Ｉ
ｎＰは殆どエツチングされず、四元混晶であるＧａ１ｎ
ＡｓＰのみがエツチングされる。キャップ層４４もエツ
チングされるが、組成の違いにより活性層４２の１／３
程度しかエツチングされない。また、安定な基本横モー
ド発振と低い発振しきい値電流を得るためには、活性層
４２の幅は１μｍ前後に精密に制御しなければならない
。

次いで、第４図（ｄ）に示す如く、横モードの光のしみ
出しと十分な機械的強度を考えて、活性層４２のエツチ
ングされた深い括れの間隙をＩｎＰ層４９で埋込んで、
所謂埋込みへテロ（ＢＨ）構造とする。ＭＴレーザでは
、この埋込み成長にＭＴ法を用いる。即ち、高温（６７
０℃）で高いＰ圧を加えると括れた部分に優先的にＩｎ
Ｐが成長する現象を利用している。なお、ＩｎＣｎジノ
助剤として用いると、より低温で素早い成長が可能であ
る。

この構造上に絶縁膜として５ｉ０２膜４８を堆積させ、
コンタクト部に窓を開け、その後ｐ側電極４５をリフト
オフにより設け、アロイングをした後、金属膜４６を蒸
着する。さらに、基板側にｎ側電極４７を形成すること
により、ＭＴレーザが完成することになる。

この構造は、活性層４２のＧａ１ｎＡｓＰと埋込み部の
ＩｎＰとのビルト・イン中ポテンシャルの差で電流を活
性層４２に集中させることが可能であり、接合は比較的
面積の小さいメサ部のみに限定されるため、接合容量も
小さく、高速応答に有利である。また、ｐ側電極４５も
１０μｍ程度の幅に形成可能である。

しかしながら、この種のＭＴレーザにあっては活性層幅
の制御性に問題があった。即ち、第４図の例では幅１５
μｍの両端から活性層幅が１μｍ程度になるまで選択エ
ツチングを施す訳であるが、ウェハ内での歩留りは悪く
、活性層幅１μｍを狙うとウェハ内ではメサ部の活性層
が全てエツチングされることもあった。また、この点か
らもメサ幅を１５μｍ以上とすることはできず、オーミ
ック電極部の面積もマスク合わせのマージンも考えて約
１０μｍ以下となり、十分にコンタクト抵抗を下げるに
は限界があった。さらに、埋込み部のＩｎＰ接合の面積
もメサ部の幅に規定され、それよりも狭くすることは困
難であった。

なお、ＭＴ工程の時間を制御することにより埋込み部の
面積を調整することも可能であるが、その制御性は極め
て悪いものである。このため、埋込みＩｎＰ接合部の幅
を横モードの光のしみ出しを許しつつ狭くし接合容量を
小さくする等の最適化ができず、より高性能化には大き
な壁が存在していた。また、埋込み接合部のキャリア濃
度は接合容量を小さくすることと、接合部の立上がり電
圧を大きくして電流リークを減らし高出力化する観点か
ら最適化する必要がある。しかし、現在のＭＴ法ではキ
ャリア濃度の制御が行われていないため、接合部の濃度
が規定できず、この点からも設計上大きな問題となって
いた。

（発明が解決しようとする課題） このように従来、活性層の幅を制御性良く設定すること
は困難であり、これが埋込み型の半導体発光素子の高性
能化を妨げる大きな要因となっていた。さらに、埋込み
部の面積を小さくするとコンタクト面積が小さくなりコ
ンタクト抵抗が大きくなり、またコンタクト面積を大き
くすると埋込み部の面積が大きくなり接合容量が大きく
なり、さらに活性層の幅の制御が難しいと云う聞届があ
った。

本発明は上記事情を考慮してなされたもので、その目的
とするところは、活性層の幅を制御性良く調整すること
ができ、且つ埋込み部の接合面積及びキャリア濃度等を
最適化することができ、且つコンタクト抵抗を小さくす
ることができ、高速度変調が可能で高性能の半導体発光
素子を提供することにある。

また、本発明の他の目的は、上記高速度変調が可能で高
性能の半導体発光素子の製造方法を提供することにある
。

［発明の構成］ （課題を解決するための手段） 本発明の骨子は、活性層の幅を規定するために、従来の
横方向からのエツチングの代りに、レジスト及びマスク
合わせ工程を用いることにある。

具体的には、活性層上に薄い保護層を介在しているだけ
の段階で、活性層を所望の幅に選択エツチングする。或
いは、活性層を形成する前段階として、半導体層若しく
は基板上に凹凸を設けておき、凹部内のみに活性層を形
成する。また、オーミックコンタクト部を十分大きくし
たままで埋込み部の接合面積を小さくするために、活性
層の横方向からのエツチングを利用している。

即ち本発明は、発光に寄与する活性領域がそれよりも禁
制帯幅が大きく、且つ上下で逆の導電型を有する２種類
の半導体層で挟まれたダブルヘテロ構造の半導体発光素
子において、前記活性領域の両側近傍を前記２種類の半
導体層の少なくとも一方により埋込み、この埋込まれた
半導体層からなる埋込み部分の両外側近傍に前記２種類
の半導体層の少なくとも一方からなる島状の支持体を形
成するようにしたものである。

また本発明は、上記構造の半導体発光素子の製造方法に
おいて、第１導電型の第１の半導体層上にそれよりも禁
制帯幅の小さい第２の半導体からなる活性領域を結晶成
長し、次いでこの活性領域の最終的に残す部分の両側近
傍において所定の幅に亙って活性領域を除去し、且つ該
活性領域を除去する領域の両外側近傍において活性領域
を島状に除去し、次いで前記活性領域よりも大きな禁制
帯幅を有する第２導電型の第３の半導体層を全体を覆う
ように結晶成長し、次いで前記活性領域の最終的に残す
部分の真上を含み且つ前記活性領域を除去した部分の外
側の活性領域の一部も包含する領域を残す如く前記活性
領域に達する深さまでエツチング除去し、しかるのち前
記活性領域のうち外側に残された部分を活性領域のみを
選択的にエツチングするエッチャントにより除去するよ
うにした方法である。

（作用） 本発明によれば、活性領域外側の埋込み部の面積を正確
に制御でき、メサ幅により規定されるコンタクト幅は埋
込み幅より十分大きくできるため、低いコンタクト抵抗
と小さい浮遊接合８全を実現することができる。また、
埋込み接合部の面積とキャリア濃度は電流リークのパス
としてもリーク量が小さく、高出力にする観点からも最
適化が可能である。しかも、活性領域を除去する部分の
一部に支持体を設けているので、構造的にも極めて安定
なものとすることが可能である。

また、本発明によれば、マスク合わせによって活性領域
及び埋込み部の幅を精密に規定できるため、ウェハ面内
での歩留りも極めて良好なものとすることができる。さ
らに、外側の活性領域の除去は埋込み部が横方向のエツ
チング阻止領域となるため、モニタしながら神経を使っ
て制御する必要もなく、十分な余裕を持って所望の構造
が実現できるものであり、極めて量産性に富むものであ
る。また、マス・トランスポート法のように狭い間隙に
結晶成長を行うのではなく、比較的小さくて緩やかな段
差と平坦な面よりなる結晶上に成長を行うため、界面で
の成長のムラ及び成長中のストレスも少なく、デバイス
の信頼性をも向上させることができる。

（実施例） 以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例に係わる Ｇａ１ｎＡｓＰ／ＩｎＰ系半導体レーザの概略構成を説
明するためのもので、（ａ）は水平断面図、（ｂ）　（
ｃ）は垂直断面図を示している。また、　（ａ）は（ｂ
）　（ｃ）の矢視ｚ−ｚ’断面、（ｂ）は　（ａ）の矢
視Ｂ−Ｂ’断面、（ｃ）は　（ａ）の矢視ｃ−ｃ’断面
に相当している。

図中１０はｎ型１ｎＰ基板であり、この基板１０上には
ｎ−１ｎＰバッファ層１１が形成されている。バッファ
層１１上には、ストライプ状にＧａＩｎＡｓＰ活性層１
２ａが形成されている。

この活性層１２ａの両側にはｐ−ＩｎＰ埋込み層１３ａ
が形成され、さらに埋込み層１３ａ外側にｐ−ＩｎＰか
らなる島状の支持体１３ｂが形成されている。そして、
これらの上にｐ−１ｎＰクラッド層１３及びｐ−Ｇａ１
ｎＡｓＰキャップ層１４がストライプ状に形成され、メ
サ部２ｏが構成されている。なお、１５はｐ側電極とし
てのＡｕ／Ｚｎ／ＡＵ膜、１６はＡｕ／Ｃｒ膜、１７は
ｎ側電極としてのＡｕ／Ａｕ−Ｇｅ膜、１８は絶縁層と
しての５ｉ０２膜を示している。

第２図（ａ）〜（ｅ）は上記実施例に係わる半導体レー
ザの製造工程を示す断面図であり、前記第１図（ａ）の
矢視Ａ−Ａ’断面に相当している。

まず、第２図（ａ）に示す如く、ｎ型（１００）ＩｎＰ
基板１０上に厚さ約３ａｍのｎ−ＩｎＰｎツバ１フフ いで、第２図（ｂ）に示す如く、バッファ層１１上に　
１．３μｍ帯の発光を可能とするための厚さ０．１２μ
ｍのアンドープＧａ　Ｉ　ｎＡｓ　Ｐ活性層（第２の半
導体層）１２を成長形成し、これを選択的にエツチング
除去して、中央部活性層１２ａと側部活性層“１２ｂと
に分離する。また、前記支持体を形成するために側部活
性層１２ｂの一部をエツチング除去する。ここで、最終
的に残す活性層１２の幅が１μｍ，埋込み用の溝部の幅
が活性層１２の両脇に２μｍずつとなるように、活性層
１２の幅は安定な基本横モード発娠が十分可能であるよ
うに選んだ。また、埋込み部の幅は横モードの光のしみ
出しが十分行えることと、接合容量を小さくできるよう
に最適化している。

次いで、第２図（Ｃ）に示す如く、全面に厚さ約１、５
μｍのｐ−１ｎＰクラッド層（第３の半導体層）１３及
び厚さ約１ｕｎのｐ”Ｇａ１ｎＡｓＰキャップ層１４を
成長形成し、メサ部２０を形成する。このとき、前記活
性層を除去した領域には、クラッド層１３と一体的に形
成された埋込み領域１３ａと支持体１３ｂとが形成され
る。なお、本実施例では、結晶成長に液相エピタキシャ
ル成長（Ｌ　Ｐ　Ｅ）成長法を用いており、最終的なキ
ャップ層１４の表面は平坦化されている。なお、結晶成
長に有機金属気相成長法（ＭＯＣＶＤ法）を用いても、
段差は最大０．５μ疋以下であり、略平坦化される。ま
た、ＭＯＣＶＤ法では、膜厚の制御性が向上し、素子特
性の均一化、製造歩留りの向上がはかれる。

次いで、第２図（ｄ）に示す如く、硫酸＋過酸化水素＋
水（４：１：１）溶液で、側部活性層１２ｂのみを選択
的に除去した。このエッチャントは、ＩｎＰには作用し
ない。従って、エツチングの横方向の進行は自動的にＩ
ｎＰ埋込み部で停止され、極めて再現性良く所望のメサ
形状を得ることが可能であった。なお、この場合、Ｐ”
Ｇａ１ｎＡｓＰキャップ層１４は、活性層に比し厚く、
また組成比が異なるのでエツチングは極めて少ない。

次いで、第２図（ｅ）に示す如く、表面全面に厚さ　０
．５μｍの５ｉ０２膜１８を形成し、電流を流す領域の
５ｉ０２膜１８を除去し、厚さ　０．３μｍのＡｕ／Ｚ
ｎ／Ａｕ膜１５を積層してｐ側オーミック電極を形成し
、表面全体にＡｕ／Ｃｒ膜１６を厚さ　０．５μｍ積層
する。また、裏面には厚さ　０．５μｍのＡｕ／Ａｕ−
Ｇｅ膜を積層してｎ側電極１７を形成する。

これにより、埋込み型の半導体レーザが完成することに
なる。

かくして形成された半導体レーザは、活性層１２ａの幅
及び埋込み部の幅を設計通りの寸法で再現性良く規定す
ることができる。さらに、電極１５の幅は２５μｍと十
分に広い面積に亙ってオーミックコンタクトがとれ、コ
ンタクト抵抗を十分に小さくすることが可能である。従
って、活性層幅及び埋込み部幅の最適化をはかることが
でき、素子特性の向上をはかることができる。また、活
性領域を除去する部分の一部に支持体１３ｂを設けてい
るので、構造的にも極めて安定なものとすることが可能
である。

また、活性層１２ａの幅を正確に規定できることから、
素子製造歩留りの向上をはかることも可能である。さら
に、埋込み部の幅を狭くできるので、浮遊容量を小さく
することができ、応答特性を良くし高速変調可能とする
ことができる。また、ＭＴ法と異なり狭い間隙部への無
理な結晶成長を避け、プレーナに近い状態で結晶成長を
行えるので、ストレスもなくし信頼性向上をはかり得る
等の利点がある。

第３図（ａ）（ｂ）は本発明の他の実施例を説明するた
めの工程断面図である。なお、第１図と同一部分には同
一符号を付して、その詳しい説明は省略する。

この実施例が先に説明した実施例と異なる点は、活性層
をエツチングする代りに、基板上の凹凸を利用して活性
層の幅を規定することにある。即ち本実施例では、まず
、第３図（ａ）に示す如く、ｎ型１ｎＰ基板（第１の半
導体層）１０上に、例えば幅２μｍ、高さ１μｍのメサ
１０ａを間隔１μｍで２本平行に形成する。これと共に
、島状の凸部１０ｂを形成する。ここでメサ部１０ａは
前記埋込み部１３ａに相当し、凸部１０ｂは前記支持体
１３ｂに相当するものである。

次いで、第３図（ｂ）に示す如く、厚さ約０．５μｍの
ｎ−１ｎＰバッファ層１１及び厚さ　０．１μｍのＧａ
　Ｉ　ｎＡｓ　Ｐ活性層（第２の半導体層）１２を、メ
サ上部には成長しないように結晶成長する。この状態で
、２本のメサ間にその間隔で正確に規定された中央部活
性層１２ａが形成されることになる。

これ以降は、先の実施例と同様にクラッド層１３、キャ
ップ層１４を形成してメサ部を構成したのち、側部活性
層１２ｂの除去及び電極形成等を行うことにより、先の
実施例と略同様の半導体レーザが完成することになる。

かくして形成されたレーザは、活性層幅及び埋込み部幅
を設計寸法通りに制御でき、しかもコンタクト部の面積
を十分広くとることができる。従って、先の実施例と同
様の効果が得られる。

なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記活性領域は必ずしも活性層のみで形
成されたものに限らず、ＧａＩｎＡｓＰ活性層とその上
下の少なくとも一方に形成されたＧａ１ｎＡｓＰ活性層
とは異なる組成のＧａ１ｎＡｓＰ導波層とからなるもの
であってもよい。さらに、材料はＧａＩｎＡｓＰ／Ｉｎ
Ｐ系に限るものではなく、ＡノＧａＡｓ／ＧａＡｓ系等
、他の半導体材料に適用することも可能である。また、
埋込み型の半導体レーザに限るものではなく、面発光型
ＬＥＤに適用することも可能である。この場合、小さい
発光径と広いコンタクト径を得ることが可能であり、大
幅な性能向上が期待できる。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。

［発明の効果］ 以上詳述したように本発明によれば、活性領域の周囲の
溝若しくは凸部をマスク合わせて正確に規定することと
、広いメサを形成した後に外側の活性層の残りを選択的
にエツチング除去することにより、広いコンタクト幅と
狭く精密に規定された埋込み部を自己整合的に構成する
ことが可能となる。このため、安定な基本横モード発振
、少ない電流のリーク、低い抵抗と小さい接合容量を持
つ高速変調、高効率、高出力、低しきい値動作の可能な
半導体レーザを再現性良く製造することができる。また
、支持体を設けることにより、メサ部を括れた構造にし
ても構造的な安定性の向上をはかることができ、信頼性
にも優れたものとなる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる半導体レーザの概略
構成を示す断面図、第２図は上記実施例レーザの製造工
程を示す断面図、第３図は本発明の他の実施例を説明す
るための工程断面図、第４図は従来の半導体レーザ製造
工程を示す断面図である。 １０・・・ｎ−１ｎＰ基板（第１の半導体層）、１１・
・・ｎ−１ｎＰバッファ層（第１の半導体層）、１２・
ＧａＩｎＡｓＰ活性層（第２の半導体層）、１２ａ・・
・中央部活性層、１２ｂ・・・側部活性層、１３・・・
ｐ−ＩｎＰクラッド層（第３の半導体層）、１３ａ・・
埋込み領域、１３ｂ・・・支持体、１４・・・ｐ”−Ｇ
ａ　ＩｎＡｓＰコンタクト層、１５　・＝−、側Ａｕ／
Ｚｎ／Ａｕ電極、１６−Ａｕ／Ｃｒ膜、１７−ｎ側Ａｕ
／Ａｕ−Ｇｅ電極、１８−５ｉ０２膜（絶縁領域）、２
０・・・メサ部。 出願人代理人　弁理士　鈴江武彦 第２図（１） 第２図（２） 第３図

Claims (3)

【特許請求の範囲】
1. （１）発光に寄与する活性領域がそれよりも禁制帯幅が
   大きく、且つ上下で逆の導電型を有する２種類の半導体
   層で挟まれたダブルヘテロ構造の半導体発光素子におい
   て、前記活性領域の両側近傍が前記２種類の半導体層の
   少なくとも一方により埋込まれ、この埋込まれた半導体
   層からなる埋込み部分の両外側近傍に前記２種類の半導
   体層の少なくとも一方からなる島状の支持体が形成され
   ていることを特徴とする半導体発光素子。
2. （２）前記活性領域の両側近傍に埋込まれた埋込み部分
   及び前記支持体は、前記２種類の半導体層の一方と一体
   的に形成された凸部からなるとを特徴とする請求項１記
   載の半導体発光素子。
3. （３）第１導電型の第１の半導体層上にそれよりも禁制
   帯幅の小さい第２の半導体からなる活性領域を形成する
   工程と、前記活性領域の最終的に残す部分の両側近傍に
   おいて所定の幅に亙って前記活性領域を除去し、且つ該
   活性領域を除去する領域の両外側近傍において活性領域
   を島状に除去する工程と、前記活性領域よりも大きな禁
   制帯幅を有する第２導電型の第３の半導体層を全体を覆
   うように結晶成長する工程と、前記活性領域の最終的に
   残す部分の真上を含み且つ前記活性領域を除去した部分
   の外側の活性領域の一部も包含する領域及び前記活性領
   域を島状に除去した領域を残す如く前記活性領域に達す
   る深さまでエッチング除去する工程と、前記活性領域の
   うち外側に残された部分を活性領域のみを選択的にエッ
   チングするエッチャントにより除去する工程とを含むこ
   とを特徴とする半導体発光素子の製造方法。