[go: up one dir, main page]

JPH01181444A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH01181444A
JPH01181444A JP63002867A JP286788A JPH01181444A JP H01181444 A JPH01181444 A JP H01181444A JP 63002867 A JP63002867 A JP 63002867A JP 286788 A JP286788 A JP 286788A JP H01181444 A JPH01181444 A JP H01181444A
Authority
JP
Japan
Prior art keywords
region
wiring
superconducting
thin film
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63002867A
Other languages
English (en)
Inventor
Kenji Kawakita
川北　憲司
Kazuhiro Yamashita
一博 山下
Taichi Koizumi
太一 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63002867A priority Critical patent/JPH01181444A/ja
Publication of JPH01181444A publication Critical patent/JPH01181444A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、特にその配線構造と製造方法に関
するものである。
従来の技術 第２図ａ　−ｄは従来の配線構造を形成する方法を説明
する工程断面図である。第２図＆に示すように、半導体
基板１ｏ１上に配線材料例えばアルミニウム等の金属１
０２を形成した後、レジスト１０３をコートし、マスク
１０４を用い光露光１０５を行い（第２図ｂ）、現像を
することによりレジスト１０３を第２図Ｃのようにパタ
ーン形成する。次に、レジスト１ｏ３をマスクに配線材
料１０２をエツチングし、配線パターンを形成する（第
２図ｄ）。
・発明が解決しようとする課題 半導体装置が微細化され、高集積化されるに従い、従来
の技術における配線構造においては、配線の抵抗が問題
となり、それを解決するために配線材料の低抵抗化が図
られているが、材料の安定化、加工技術の難しさ等で実
現は困難になっている。
一方、素子の高密度化に伴い、配線の多層化が図られて
いるが、配線構造の段差により、形成の難しさや、断線
、短絡等の発生による信頼性の低下等に問題があった。
本発明は従来の問題点を解決すべく、抵抗が低く、信頼
性の高い配線構造を提供するものである。
課題を解決するための手段 本発明は、半導体基板表面上に形成された超電導性化合
物薄膜の一部を、その化合物の成分比が異なるものにし
て、超電導転移臨界温度を異ならせ、所定の温度範囲に
おいてその領域を超電導状態として配線領域とし、他の
領域を常電導状態として非配線領域として用いるように
する。
作用 超電導性を示す化合物の中に、その成分比が異なる時に
超電導転移温度が変わるものが知られている。半導体基
板上に形成されたこのような性質を示す化合物薄膜の一
部にその一成分である原子をイオン化して注入すること
により、転移温度の異なる領域を形成できる。この領域
のみが超電導状態となる所定の温度範囲において、配線
領域として用いることができる。
実施例 第１図は本発明の一実施例を示す工程断面図及び構造断
面図である。
第１図ａに示すように、半導体基板１上に超電導性を示
す化合物２を形成する。例えばＹＢａＣｕＯ系薄膜を電
子ビーム蒸着等により形成する。
次に第１図すに示すように、マスク３を用いて化合物の
一成分を成す原子のイオン種４を化合物薄膜２中に注入
を行い、異なる成分比の領域５を形成する。例えばＹＢ
ａＣｕＯ系の場合には、酸素を注入する。この後、必要
により熱処理を行ってもよい。
イオン注入された領域の超電導転移温度Ｔ１は他の領域
の転移温度Ｔ２よりも高く、下記に示す温度範囲で、 Ｔ、＞　Ｔ　＞　Ｔ２ イオン注入領域５は超電導状態、他の領域は常電導状態
を示す。この温度範囲ではイオン注入領域は抵抗がゼロ
となシ、電流はほとんどこの領域を流れる。
以上のような方法で形成した配線構造を第１図Ｃに示し
である。配線と成す領域５に選択的にイオン注入されて
いる。
上記配線構造において、配線を超電導体で形成すること
により、配線抵抗をゼロにでき、半導体集積回路の動作
速度を速め、発熱を小さくでき、素子の性能を大幅に向
上させることができる他、配線構造が平坦であるため、
素子の信頼性も高められる。
発明の効果 本発明による半導体基板表面上に形成された超電導性化
合物薄膜の一部を、その化合物の成分比が異なるものに
して、超電導転移臨界温度を異ならせ、所定の温度範囲
においてその領域を超電導状態として配線領域とし、他
の領域を常電導状態として非配線領域として用いること
により、平易なプロセスと平坦な構造により配線抵抗が
小さく信頼性の高い配線構造を実現でき、その実用的効
果は大きい。
【図面の簡単な説明】
第１図ａ、ｂは本発明における一実施例を説明する工程
断面図、第１図Ｃは同実施例の配線構造を示す斜視図、
第２図ａ　−ｄは従来の配線パターンを形成する工程断
面図である。 １・・・・・・半導体基板、２・・・・・・超電導性化
合物薄膜、４・・・・・・イオン種、５・・・・・・配
線パターン。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板表面上に形成された超電導性化合物薄
    膜より成り、前記薄膜中に成分比の異なる領域を有し、
    前記各領域の超電導転移温度が異なるものとし、所定の
    温度範囲において、一方の前記領域を超電導状態として
    配線領域とし、他方の領域を常電導状態として非配線領
    域とする半導体装置。
  2. （２）半導体基板表面上に形成された超電導性化合物薄
    膜中の一部に、前記化合物の一成分を成す原子のイオン
    種を注入することにより、前記薄膜中に成分比の異なる
    領域を形成して配線領域と非配線領域とを形成する半導
    体装置の製造方法。
JP63002867A 1988-01-08 1988-01-08 半導体装置及びその製造方法 Pending JPH01181444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63002867A JPH01181444A (ja) 1988-01-08 1988-01-08 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63002867A JPH01181444A (ja) 1988-01-08 1988-01-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH01181444A true JPH01181444A (ja) 1989-07-19

Family

ID=11541311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63002867A Pending JPH01181444A (ja) 1988-01-08 1988-01-08 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH01181444A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01199453A (ja) * 1988-02-04 1989-08-10 Fujitsu Ltd 超伝導体素子の製造方法
JPH0284732A (ja) * 1988-02-04 1990-03-26 Fujitsu Ltd 超伝導体素子の製造方法
JPH0355889A (ja) * 1989-07-25 1991-03-11 Furukawa Electric Co Ltd:The 超電導多層回路の製造方法
US5646096A (en) * 1990-11-01 1997-07-08 Sumitomo Electric Industries, Ltd. Process for fabrication superconducting wiring lines
US5912503A (en) * 1997-01-02 1999-06-15 Trw Inc. Planar in-line resistors for superconductor circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01199453A (ja) * 1988-02-04 1989-08-10 Fujitsu Ltd 超伝導体素子の製造方法
JPH0284732A (ja) * 1988-02-04 1990-03-26 Fujitsu Ltd 超伝導体素子の製造方法
JPH0355889A (ja) * 1989-07-25 1991-03-11 Furukawa Electric Co Ltd:The 超電導多層回路の製造方法
US5646096A (en) * 1990-11-01 1997-07-08 Sumitomo Electric Industries, Ltd. Process for fabrication superconducting wiring lines
US5912503A (en) * 1997-01-02 1999-06-15 Trw Inc. Planar in-line resistors for superconductor circuits

Similar Documents

Publication Publication Date Title
US4093503A (en) Method for fabricating ultra-narrow metallic lines
CA2052380C (en) Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same
JP3382588B2 (ja) 超伝導−通常−超伝導ジョセフソン接合中に通常層を作製するためのイオン注入の使用
JPH01181444A (ja) 半導体装置及びその製造方法
CA1203920A (en) Polycrystalline silicon interconnections for bipolar transistor flip-flop
JPS63265473A (ja) 超伝導電子回路の作成法
US5637555A (en) Method for manufacturing a three-terminal superconducting device having an extremely short superconducting channel
US6352741B1 (en) Planar high temperature superconductive integrated circuits for using ion implantation
US20040232405A1 (en) High-temperature superconducting device and manufacturing method thereof
US5714767A (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby
Kingston et al. Photolithographically patterned thin-film multilayer devices of YBa/sub 2/Cu/sub 3/O/sub 7-x
JPH0613731A (ja) 超伝導化合物および関連物質のマイクロリソグラフィー的パターニングによる超伝導超小型電子回路
JP2835244B2 (ja) 超電導デバイスおよびその製造方法
JPS63265474A (ja) 超伝導電子回路の作成法
EP0281156B1 (en) Semiconductor-coupled three-terminal superconducting device having a junction gate structure
JP2641970B2 (ja) 超電導素子および作製方法
JP3049125U (ja) 非超電導相を幾何学的に分散分布させた超電導導体
JPH01101679A (ja) 超電導回路形成方法
JPS63304646A (ja) 超電導体薄膜パタ−ンの形成方法
JP2994190B2 (ja) 高温超電導薄膜構造およびその作製方法
JP2641974B2 (ja) 超電導素子および作製方法
JP2641973B2 (ja) 超電導素子およびその作製方法
Harris et al. Formation of extremely narrow metallic lines
JP2641966B2 (ja) 超電導素子および作製方法
JPH05206532A (ja) ジョセフソン素子の製造方法