JPH01175646A - 履歴機能付き記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概　要 産業上の利用分野 従来の技術（第６図〜第８図） 発明が解決しようとする問題点（第９図、第１０図） 問題点を解決するための手段（第１図）作　用（第２図
、第３図） 実施例（第４図、第５図） 発明の効果 〔概　要〕 共有メモリ等の特定アドレス空間への書き込みを履歴に
残すとともに、残された履歴を任意に読み出すことがで
きる履歴機能付き記憶装置に関し、共有メモリへの書き
込みを履歴に残すことによって、複数のプロセスによる
特定アドレスへの書き込み事象をその事象の発生後にお
いて追跡できるようにすることを目的とし、 マイクロプロセッサとその制御下にある書き込み、読み
出し可能な記憶装置とを具えた電子計算機システムにお
いて、マイクロプロセッサのアクセスに応じてそのアド
レス空間における特定のアドレスの情報の書き込み時は
該記憶装置における順次異なる領域に書き込むとともに
該アドレスの情報の読み出し時は最新の該領域の情報を
読み出すようにアドレスを生成する履歴用メモリアドレ
ス生成手段と、マイクロプロセッサのアクセスに応じて
記憶装置の前記順次異なる領域における特定のアドレス
の情報から任意の領域の情報を読み出すようにアドレス
を発生する履歴読み出し手段とを具えて構成される。

〔産業上の利用分野〕

本発明は履歴機能を有する記憶装置に関し、特に共有メ
モリ等の特定アドレス空間への書き込みを履歴に残すと
ともに、残された履歴を任急に読み出すことができる履
歴機能付き記憶装置に関するものである。

リアルタイムな処理機能を要求される通信機器や工作機
械等のりアリタイム制御を行うマイクロコンピュータや
ＦＡコンピュータ、あるいは複数のセンサからの情報を
同時に収集、処理する計測制御機器等のような電子計算
機利用機器においては、ソフトウェア技法上、マルチタ
スク（マルチプロセス）、リアルタイム処理を要求され
るが、これとともに複数のプロセスによって、随時書き
込み、読み出しが可能な素子（ＲＡＭ、ＲＯＭ）からな
る記憶装置を共有して、共有メモリとして使用できるよ
うにすることが必要である。

このような共有メモリにおいてはその更新を、ソフトウ
ェア上の技巧を要せずに履歴を残すことができるように
することが、その開発（プログラムのデバッグ）および
保守上から要望される。

〔従来の技術〕

第６図、第７図は従来の電子計算機の記憶装置の構成を
示したものであって、第６図は従来技術によるマイクロ
プロセッサ（ＭＰＵ）とメモリの構成を示し、第７図は
従来技術におけるメモリのアドレス空間とデータとの対
応を説明したものである。

第６図において、ＭＰＵＩＩのアドレスバスの信号は、
アドレスデコーダ１２を経て制御バスの信号（書き込み
／読み出し信号）とともにメモリ１３に与えられ、これ
によってＭＰＵＩＩとメモリ１３との間においてデータ
の書き込み／読み出しが行われる。この際において、Ｍ
ＰＵＩＩが指定するアドレスと例えばデータ長！　（ピ
ント）のデータとは、第７図に示すような関係にあって
、ＭＰＵのリニアなアドレス空間とメモリ領域とは１：
１に対応している。

このようにＭＰＵのアドレスバスの幅に応じて定まるア
ドレス空間の１アドレスに対しては、データカ月つ一意
的に定まるように構成されており、従って１アドレスに
対して書き込みを行うと、そのアドレスに以前に記憶さ
れていた情報は失われて、新に書き込まれた情報のみが
保持される。

第８図はマルチタスク（マルチプロセス）のソフトウェ
ア処理が共有メモリをアクセス（書き込み、読み出し）
する様子を示ししたものであって、従来技術によるアド
レス空間に対するデータの書き込み（読み出し）をタイ
ムチャートによって示している。この場合、共有メモリ
はプロセス間における信号やデータの受は渡しに用いら
れるものである。

第８図に示されるように、従来実用化されている共有メ
モリを含む記憶装置は、エアドレスについてみると単に
最新に書き込まれた情報のみを記憶し、それ以前の情報
は新に書き込みが行われた時点で消滅する。

〔発明が解決しようとする問題点〕

前述のようにマルチタスク（マルチプロセス）のソフト
ウェア処理においては、プロセス間の通信や共有データ
に対する処理等のように、複数のプロセスが互いに独立
に書き込み、読み出しを行うアドレス空間が必ず存在す
る。

第９図はマルチタスクのソフトウェア処理によって複数
のプロセスが共有メモリをアクセスすることを説明する
ものであって、複数のプロセス１５１〜１５ｎからＭＰ
Ｕのアドレス空間１４における共有メモリ田に対して書
き込み、読み出しを行うことが示されている。

この場合あるプロセスがバグを有していると、共有メモ
リの破壊を引き起すという問題がある。

第１０図はバグのあるプロセスを含む共有メモリを使用
するシステムを示し、共有メモリ１６に対して正常なプ
ロセス１５．〜１５３およびバグのあるプロセス１５４
がアクセス可能に配置され、さらに表示装置１７を有し
ているものとする。

いまあるプロセス１５　、が不定期に発生する外部入力
１８をリアルタイムで共有メモリ１６に書き込み、その
内容を定期的に他のプロセス１５２が演算処理し、また
他のプロセス１５３はこれに対して別の演算処理を行っ
て外部に出力するというソフトウェア処理があるとする
と、通常時はプロセス１５Ｉから書き込まれたデータを
プロセス１５２．１５３が処理するので、設計者の急回
通りの動作が行われる。

しかしバグのあるプロセス１５．があっであるタイミン
グで共有メモリ１６を破壊していた場合には、プロセス
１５２．１５３は設計通りの動作を行わないことが起り
得る。

この場合、バグのあるプロセス１５◆の存在を究明する
ことは、ソフトウェア処理内の手法のみによっては困難
であって、電子計算機システムの外部から例えばロジッ
クアナライザ等の解析用機器を取り付けて解析を行う等
の手段が必要となって煩雑である。

特にリアルタイムで入力、出力を行っているソフトウェ
ア処理の場合は、外部事象は非同期動作なので、システ
ムの動作を停止したのでは発見が難しくなる例が多いの
が実情である。

すなわちソフトウェアのある１プロセスが、ある１つ以
上のアドレスで特定されるデータを書き込み、読み出し
に使用する限りにおいては、そのプロセス自身がシリー
ズに動作するので、メモリの書き替えに関する管理はそ
のプロセスが単独で行うことができるため問題を生じる
ことはないが、上述のように複数のプロセスが共有メモ
リにアクセスするシステムの場合は、特有の間−題が発
生する。

本発明はこのような従来技術の問題点を解決しようとす
るものであって、共有メモリへの書き込みを履歴に残す
ことによって、複数のプロセスによる特定アドレスへの
書き込み事象をその事象の発生後において追跡できるよ
うにして、システムにおける異常の解析を容易にするこ
とを目的としている。

（問題点を解決するための手段〕 第１図は本発明の原理的構成を示したものであって、マ
イクロプロセッサ１とその制御下にある書き込み、読み
出し可能な記憶装置２とを具えマイクロプロセッサ１の
リニアなアドレス空間と該記憶装置２とが１＝１に対応
する電子計算機システムにおいて、履歴用メモリアドレ
ス生成手段３と、履歴読み出し手段４とを具えたもので
ある。

履歴用メモリアドレス生成手段３は、マイクロプロセッ
サｌのアクセスに応じてこのアドレス空間における特定
のアドレスへの情報の書き込み時は記憶装置２における
書き込みごとに順次異なる領域に書き込むとともにこの
アドレスの情報を読み出す時は最後に書き込んだ領域の
情報を読み出すように履歴用メモリアドレスを生成する
ものである。

履歴読み出し手段４は、マイクロプロセッサ１のアクセ
スに応じて記憶装置２の異なる領域に書き込んだ上記情
報のうちから任意の領域の情報を読み出すように履歴用
メモリアドレスを発生するものである。

〔作　用〕

第２図は本発明の履歴機能付き記憶装置の全体構成を示
す概略ブロック図であって第６図におけると同じ部分を
同じ番号で示し、１３Ａは一般用メモリ領域、１９は履
歴用メモリアドレス生成機構、２０は履歴用メモリ領域
である。

第２図においてＭＰＵＩＩのアドレスバスの信号は、ア
ドレスデコーダ１２を経て制御バス（書き込み／読み出
し）の信号とともに一般用メモリ領域１３Ａに与えられ
、これによって第６図に示された従来例の場合と同様に
、ＭＰＵＩＩとメモリ領域１３Ａとの間において一般の
データの書き込み／読み出しが行われる。一方、履歴を
残すべき情報は履歴用メモリ領域２０に書き込まれるが
、この際履歴用メモリアドレス生成機構１９はアドレス
バスのアドレス信号に応じて、履歴用メモリ領域２０に
対するアドレス信号を生成する。一般用メモリ領域１３
Ａと履歴用メモリ領域２０とは、同一記憶装置の領域を
分割して設定される。

第３図は履歴用メモリに対するアドレス生成過程を原理
的に示したものである。

第３図において、図示されないＭＰＵはＭＰＵアドレス
２１によって履歴用メモリをアクセスする。

アドレスデコーダ２２はＭＰＵアドレス２１の上位側部
分をデコードして、履歴用メモリに対するアクセスであ
るか否かを判断し、判断結果履歴用メモリがセレクトさ
れていれば、セレクト信号２３を出力してデコーダ２４
を有効にする。デコーダ２４はＭＰＵアドレス２１の下
位側部分をデコードして、該当アドレスに対応するカウ
ンタ５を選択するとともに、アクセスが“書き込み”で
あればカウンタ５を＋１しておく。カウンタ２５の値は
履歴用メモリアドレス２６の上位部分として与えられ、
ＭＰＵアドレス２１の下位部分は履歴用メモリアドレス
２６の下位部分として与えられる。従って最終的に履歴
用メモリアドレス２６は、書き込みであればカウンタ怒
が＋１した値とＭＰＵアドレス２１の下位部分とを指し
、読み出しであれば前回と同じカウンタ５の値とＭＰＵ
アドレス２１の下位部分とを指す。

これによって、ＭＰＵアドレス２１によって書き込まれ
たときは、履歴用メモリアドレスにおける最新に書き込
まれた１箇所のデータが読み出される。このようにして
以前に書き込まれたデータは書き替えられることなく保
存される。

一方、履歴用メモリを読み出す場合には、予めＭＰＵの
制御下にある出力ポート２７の出力によってポインタ２
８を設定する。さらにＭＰＵアドレス２１の最上位を用
いて選択ゲート四を制御してポインタ２８を有効にする
と同時に、カウンタ５を無効にする。この状態でＭＰＵ
アドレスに上記した読み出し手順を与えると、履歴用メ
モリアドレス２６における任意の上位部分を指すととも
に、その下位部分をＭＰＵアドレス２１の下位部分によ
って指定することができる。これによって過去の書き込
み情報から、任意の履歴を検索することができる。

なお上記の説明において、アドレスデコーダ２２におけ
るアドレスデコード値を可変にしておけば、ＭＰＵアド
レス空間における任意の位置に履歴用メモリを配置する
ことができる。ただしこの場合は、他のメモリ領域をそ
のアドレス空間において無効にする必要がある。

〔実施例〕

第４図は本発明の一実施例の詳細回路構成を示す図であ
って、３１はＭＰＵアドレスの上位部分、３２は同じく
下位部分、詔はアドレスデコーダ、３４はＷ／Ｒ（書き
込み／読み出し）信号、３５はＡＮＤゲート、３６は遅
延素子、３７はゲート３５の出力信号、３８は履歴アド
レス用メモリ、３９は履歴アドレス、４０は履歴アドレ
スインクリメンタ、４１は遅延素子、４２は選択ゲート
、４４は履歴アドレス、４５は履歴用メモリ、４６はデ
ータ、４７は入出力ポート、４８は履歴アドレス用ポイ
ンタ、４９は選択ゲート制御用信号、５０は選択ゲート
、５１はアドレス設定器または出力ポート、５２は遅延
素子３６の出力信号、５３はＡＮＤゲート、５４は履歴
用メモリ署き込み指示信号兼履歴アドレス用メモリ書き
込み指示信号、５５はアドレスデコーダ３３の出力で履
歴用メモリセレクト信号兼履歴アドレス用メモリセレク
ト信号である。

また第５図は第４図の構成における各開動作を示すタイ
ムチャートであって、（ａｌは書き込みおよび読み出し
シーケンスを示しくｂ）は履歴読み出しシーケンスを示
している。

ＭＰＵアドレスの上位部分３１はアドレスデコーダ３３
において、履歴用メモリを使用するか否かを判断される
。判断の基準は、スイッチからなるアドレス設定器また
はＭＰＵ制御下の出力ボート５１の出力を用いることが
適当である。履歴用メモリを使用すべきとき、アドレス
デコーダ３３からセレクト信号５５が発生し、ＭＰＵの
制御バス中のＷ／Ｒ信号（書き込み／読み出し信号；書
き込み時“１”）に応してゲート３５から信号群が出力
される。

一方、ＭＰＵアドレスの下位部分３２は、履歴アドレス
用メモリ３８のアドレス選択部に直接入力される。これ
によって履歴アドレス用メモリ３８の特定の１データが
、履歴アドレス３９として読み出されて、履歴アドレス
インクリメンタイ０に入力される。履歴アドレスインク
リメンタイ０はブリセットカウンタからなり、ゲート３
５の出力信号３７を遅延素子３Ｇを経てタイミング調整
した信号５２に応じて履歴アドレス３９の値に＋１する
。またＭＰＵアドレスの最上位によって指示される選択
ゲート制御用信号４９は後述する履歴読み出し時以外“
０”であり、これによって＋１された履歴アドレス３９
は選択ゲート４２を通過する。

さらに信号５２から遅延素子４１を経てタイミング調整
された信号４３と、前述のＷ／Ｒ信号あの論理積によっ
て書き込み指示信号５４を生じ、これによって、選択ゲ
ート４２を通過した履歴アドレス４４が履歴アドレス用
メモリ３８に書き込まれる。なおこのとき履歴アドレス
用メモリ３８に与えられる下位アドレス３２は変化しな
いので、結果的に同じ履歴アドレスがインクリメント（
＋１）されたことになる。履歴用メモリ４５には書き込
み指示信号５４に応じて、履歴アドレス４４とＭＰＵア
ドレスの下位部分３２によって定まるアドレスに、デー
タ４６が書き込まれる。この動作はセレクト信号５５が
履歴用メモリ４５と履歴アドレス用メモリ３８に入力さ
れて、読み出し、書き込みが可能である場合に限られる
。

逆に履歴メモリから読み出しを行うときは、Ｗ／Ｒ信号
３４が“０”となり、従ってゲー）３５から信号３７が
出力されない。従って履歴用インクリメント４０はイン
クリメント（＋１）動作を行わず、履歴アドレス用メモ
リ３８の出力をそのまま選択ゲート４２を経て履歴アド
レス４４として履歴用メモリ４５に与える。このように
読み出し時には履歴用アドレスはインクリメントされな
いので、履歴用メモリ４５のもとの特定位置の情報を読
み出すことになる。

次に履歴用メモリの履歴の読み出しを行うときは、ＭＰ
Ｕの制御下に動作する入出力ボート４７を出力モードで
使用することによって、履歴アドレスを表す履歴アドレ
ス用ポインタ４８が出力される。

一方ＭＰＵアドレス最上位によって与えられる選択ゲー
ト制御用信号４９は、履歴の読み出し時、別の特定のア
ドレスのアクセスによって１”となり、選択ゲート５０
が開くとともに選択ゲート４１が閉じ、従って履歴アド
レス用ポインタ４８が履歴アドレス４４に与えられる。

この状態で読み出しを行うと、履歴アドレス用ポインタ
４８とＭＰＵアドレスの下位部分３２によって指示され
る履歴用メモリ４５の特定情報が読み出される。この場
合出力ボート４７を予め種々の値にセットすることによ
って、履歴用メモリから任意に履歴を読み出すことがで
きる。選択ゲート制御用信号４９はＭＰＬＪアドレス最
上位のためこの信号がセントされなければ、直ちに選択
ゲート５０を閉じ選択ゲート４２を開くことになるので
、通常の履歴メモリとして動作することができる。

なお入出力ボート４７を入力モードにして履歴用メモリ
４５を読み出すことによって、履歴用メモリ４５におけ
る現在の履歴アドレス４４を読み取ることができる。こ
れは履歴メモリ４５における履歴の深さ（同−ＭＰＵア
ドレスに対する履歴の回数）を知る上で必要なことであ
る。

またＭＰＵアドレスの下位部分３２の幅（ビ・ｙ　Ｉ−
数）を大きくとることによって、履歴用メモリのＭＰＵ
アドレス空間内における大きさを変えることが可能であ
り、履歴アドレス用メモリの読み出し幅（ビット数）を
大きくすると履歴の深さを大きくすることができる。た
だしこの場合は、履歴用メモリ空間が大きくなるのに応
じて一般用メモリ空間が小さくなるので、適切な選択が
必要である。なお以上の説明中で、履歴用メモリ４５と
履歴アドレス用メモリ３８はセレクト信号５が入力され
ている間は、書き込み指示信号５４が入力されれば入力
アドレスに１；１に対応した位置に書き込み動作を行い
、そうでなければ入力アドレスに１：１に対応した位置
から読み出し動作をするものとしている。

〔発明の効果〕

以上説明したように本発明によれば、マルチタスク（マ
ルチプロセス）のソフトウェア処理を行う電子計算機の
記憶装置において、複数のプロセスがアドレス空間を共
有するような場合に、他プロセスの不当な書き込みによ
って自プロセスの情報が書き替えられることがなく、自
プロセスのメモリの履歴を残すことができるので、ソフ
トウェア上のバグの発見や信頼性の確保等において有効
である。

また電子計算機システムの７ドレス空間をＭＰＵからみ
て、データと１：ｌに対応させることができるので、ソ
フトウェア設計上の特別な配慮が不要になるという利点
がある。

またリアルタイム処理システムにおいて、ＭＰＵを停止
したり特別なトラップ処理を挿入したりしなくてもよい
ので、タイミング的な再現性を維持した状態で履歴をと
ることができる効果がある。

なお前述のインクリメンタによる＋１動作をカウンタ上
限で停止すれば、履歴の深さの上限で履歴動作を停止さ
せることができ、再び０からスタートすれば循環使用さ
せることができることは明らかである。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の履歴機能付き記憶装置の全体構成を示す概略ブロック
図、 第３図は履歴用メモリに対するアドレス生成過程を原理
的に示す図、 第４図は本発明の一実施例の詳細回路構成を示す図、 第５図は第４図の構成における各部動作を示すタイムチ
ャート、 第６図は従来技術によるＭＰＵとメモリとの構成を示す
図、 第７図は従来技術におけるメモリのアドレス空間とデー
タとの対応を説明する図、 第８図は従来技術におけるアドレス空間に対するデータ
書き込み（読み出し）を示すタイムチャート、 第９図はマルチタスクのソフ（−ウェア処理によって複
数のプロセスが共有メモリをアクセスすることを説明す
る図、 第１０図はバグのあるプロセスを含む共有メモリを使用
するシステムを示す図である。 １）−マイクロプロセッサ（ＭＰＵ） １２−アドレスデコーダ １３Ａ・−−一般用メモリ領域 １９−履歴用メモリアドレス生成機構 ２０・−履歴用メモリ領域 ２１−Ｍ　Ｐ　Ｕアドレス ２２、３３−・−アドレスデコーダ 詔−・セレクト信号 ２４・・−デコーダ ５・−・カウンタ ２６−・・履歴用メモリアドレス ｎ−・・出力ボート 舘−・ポインタ ２９．４２．５０・・・選択ゲート ３１・−ＭＰＵアドレスの上位部分 ３２・・−ＭＰＵアドレスの下位部分 ３４・・・Ｗ／Ｒ（書き込み／読み出し）信号３５・・
・ＡＮＤゲート ３６、４１−・−遅延素子 ３７−ゲート３５の出力信号 ３８−・−履歴アドレス用メモリ ３９、４４−・・履歴アドレス ４０−［歴アドレスインクリメンタ ４３・−・遅延素子４１の出力信号 ４５−履歴用メモリ ４６−・データ ４７−人出力ボート ４８−履歴アドレス用ポインタ ４９−選択ゲート制御用信号 ５Ｉ−アドレス設定器または出力ポート５２−遅延素子
３６の出力信号 ５３・・・ＡＮＤゲート ５４−履歴用メモリ書き込み指示信号兼履歴アドレス用
メモリ書き込み指示信号

Claims (2)

【特許請求の範囲】
1. （１）マイクロプロセッサ（１）とその制御下にある書
   き込み、読み出し可能な記憶装置（２）とを具えマイク
   ロプロセッサ（１）のリニアなアドレス空間と該記憶装
   置（２）とが１：１に対応する電子計算機システムにお
   いて、 マイクロプロセッサ（１）のアクセスに応じて該アドレ
   ス空間における特定のアドレスの情報の書き込み時は該
   記憶装置（２）における順次異なる領域に書き込むとと
   もに該アドレスの情報の読み出し時は最新の該領域の情
   報を読み出すようにアドレスを生成する履歴用メモリア
   ドレス生成手段（３）とマイクロプロセッサ（１）のア
   クセスに応じて記憶装置（２）の前記順次異なる領域に
   おける特定のアドレスの情報から任意の領域の情報を読
   み出すようにアドレスを発生する履歴読み出し手段（４
   ）とを具えたことを特徴とする履歴機能付き記憶装置。
2. （２）記憶装置（２）における前記異なる領域の数およ
   び／または該領域の大きさが可変であることを特徴とす
   る特許請求の範囲第１項記載の履歴機能付き記憶装置。