JPH01166261A - 半導体集積回路の設計方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路の設計方式に関し、例えば
特定用途向のフルカスタムＬＳＩ（大規模集積回路）の
設計方式に利用して有効な技術に関するものである。

〔従来の技術〕

ＬＳＩの特性検証については、シイ・アイ・シイ・シイ
　（１９８７年）第１３３頁から第１３５頁（１９８７
年、ＣＩ　ＣＣＰＰ１３３〜Ｐ１３６）において論じら
てれいる。この文献では、詳細な配線パターンが作成さ
れた後、配線パターンから配線抵抗・容量を求めて特性
検証を行うものである。

〔発明が解決しようとする問題点〕

ＬＳＩにおける配線パターンの作成は、■配線のラフな
イメージを検討する工程と、■配線イメージにそって、
詳細な配線パターン（スルーホール等の検討を含む）を
作成する工程とに大別される。上記の従来の特性検証に
あっては、詳細な配線パターンが必要である。それ故、
上記■と■の工程を行った後に特性検証を行うものであ
るため、問題があれば再度■と■の工程をやり直す必要
がある。

上記■の工程は、レイアウトルール等要求される全ての
電気的、物理的条件を満足する配線パターンが必要であ
り、その作成に大きな工数が費やされる。したがって、
上記のように特性検証において目標の特性が得られない
都度■の工程を行うものであるため、ＬＳＩの設計工数
が大きくなるという問題がある。

この発明の目的は、設計工数の大幅な削減を実現した半
導体集積回路の設計方式を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、セル配置設計工程の後に各配線に信号名を付
してその大まかなルートのイメージを指定し、その指定
された配線ルートを基にしてセル間の配線を自動的に推
定してその特性検証を行うようにする。

〔作　用〕

上記した手段によれば、特性検証のための配線パターン
の作成は、大まかなルートを指定するだけでよく、その
目標の特性が達成された後にレイアウトルール等要求さ
れる全ての電気的、物理的条件を満足する配線パターン
を作成すればよいから大幅な設計工数を低減できる。

〔実施例〕

第１図には、この発明に係る設計方式における人手によ
るデータ入力を図面化した概略一実施例のブロック図が
示されている。

半導体チップ４上に作成すべきセル１の配置を行う、こ
こで、セル１とは、ある機能を実行するひとまとめの回
路のことである。通常、セルは標準化されており、用意
されているセルの中から使用するセルを指定する。なお
、この工程において、特定用途のセル設計が含まれるも
のであってもよい。各セル１には、その入力又は出力端
子２に端子名又は信号名が付加される。

上記セルの配置が終了すると、大まかな配線ルート（ラ
フ配線ルート）３を指定する。このラフ配線ルート３は
、そこを通る配線のそれぞれに伝達すべき信号名が付加
される。

上記第１図に示すような図面は、グラフィック端末（表
示装置）の画面上に表示されており、上記配線のルート
は、直線ルートにあっては、単に起点と終点を指定する
だけでよく、折れ曲がったルートは、直線で結ばれる各
点を指定するだけでよい。このようなルートの指定に対
応して、そこを通るべき信号名が付加される。

第２図には、この発明に係る設計方式におけるコンピュ
ータシステムによる特性検証を図面化した概略一実施例
のブロック図が示されている。

上記のようにして入力されたデータに基づいて、コンピ
ュータシステムにおいて、先ず配線ルートの推定が自動
的に行われる０例えば、上記各セル１の端子名（信号名
）とそれに対応した配線ルートの信号名とから、同図に
点線で示したような推定配線形状５が決定される。この
ような配線形状の推定は、例えばスタイナー末法や最小
スバニング末法等の技術が利用される。なお、この推定
配線形状では、半導体集積回路におけるレイアウトルー
ル等要求される全ての電気的、物理的条件を満足するも
のではない。それ故、この配線形状の推定においては、
単に各セル間の配線ルートを推定するにすぎない。

上記のような配線４が推定されると、特性検証が開始さ
れる。すなわち、各配線ルートが上記のラフ配線ルート
と推定配線形状により決定されるから、それに基づいて
配線抵抗値、寄生容量の推定が成される。すなわち、第
３図の等価回路図に示すように、上記のように配線ルー
トが決定されるから、それぞれの長さが算出される。こ
の配線長と、別途与えられた単位長さ当たりの配線パタ
ーン抵抗値と容量値を用いて、各配線パターンにおける
抵抗値６、容量値７をそれぞれについて求める。

このようにして作成したデータを特性検証装置あるいは
そのコンピュータシステムにおける特性検証プログラム
に渡し、特性検証が行われる。

もしも、上記特性検証の結果、目標とする特性が得られ
ないと判定されると、上記第１図にもどって、セル１の
配置や大まかな配線ルートを変更して、同様な動作を繰
り返す。そして、特性検証により目標とする特性が得ら
れると判定されたなら、上記半導体集積回路におけるレ
イアウトルール等要求される全ての電気的、物理的条件
を満足するような詳細配線設計が行われる。

第４図は、上記のような設計工程のフローチャー・ト図
である。

すなわち、セル回路設計とセル配置設計が終わると、そ
れに大まかな配線イメージを作成するのみで、その後は
コンピュータシステムを利用した配線形状の推定及び特
性評価のための抵抗値や容量値を算出の後に特性予測が
行われる。目標とする特性が得られないと判定されると
、セル設計のやり直しやセル配置の変更又は大まかな配
線ルートの変更という比較的簡単な工程のみが追加され
る。そして、目標の特性が得られると判定された後に、
実際の半導体集積回路におけるレイアウトルール等（ス
ルーホールの検討等）要求される全ての電気的、物理的
条件を考慮してそれを満足する詳細配線設計が行われる
。この後に、図示しないが、必要なら前記詳細配線設計
が行われた後に再び確認のための特性検証が実施される
。

ちなみに、上記セル設計とセル配置設計及び大まかな配
線イメージを作成する工程において費やされる工数を５
とし、詳細配線設計に費やされる工数を５とすると、特
性検証において２回にわたって目標特性が達成されなか
ったとすると、本発明に係る設計方式では上記セル設計
とセル配置設計及び大まかな配線イメージを作成する工
程は、それぞれ３回行われることになる。それ故、半導
体集積回路の設計は、５　Ｘ　３　＋５−２０工数で済
むものとなる。

これに対して、従来技術にあっては上記同様に特性検証
において２回にわたって目標特性が達成されなかったと
すると、その都度詳細配線設計を行う必要があるから、
全工数は３Ｘ　（５＋５）＝３０工数のように大きくな
るものである。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）セル配置設計工程の後に各配線に信号名を付して
その大まかなルートのイメージを指定し、その指定され
た配線ルートを基にしてセル間の配線を自動的に推定し
てその特性検証を行うようにすることにより、特性検証
のための配線パターンの作成は、大まかなルートを指定
するだけでよく、その目標の特性が達成された後にレイ
アウトルール等要求される全ての電気的、物理的条件を
満足する配線パターンを作成すればよいから大幅な設計
工数を低減できるという効果が得られる。

（２）詳細な配線パターンを作成することなく、その特
性検証を行うものであるため、詳細な配線パターンの単
純な作成ミスによって、特性検証の結果が不合格になる
ことがない。これにより、効率的な特性検証が行われる
という効果が得られる、すなわち、詳細な配線バタ・−
ンば、前記のような種々の条件を満足するように作成さ
れなければならないから、そのミスが生じる確率が高く
なるからである。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、セル配置と大
まかな配線イメージから各セル間の配線形状を推定する
技術は、前記スタイナー末法や最小スパニング末法の他
、何であってもよい、また、セルの配置や大まかな配線
イメージを入力する方法は、使用するコンピュータシス
テムに従って種々の態様を探ることができるものである
。

この発明は、半導体集４Ｍ回路の設計方式として広く利
用できるものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわら、セル配置設計工程の後に各配線に信号名を
付してその大まかなルートのイメージを指定し、その指
定された配線ルートを基にしてセル間の配線を自動的に
推定してその特性検証を行うようにすることにより、特
性検証のための配線パターンの作成は、大まかなルート
を指定するだけでよく、その目標の特性が達成された後
にレイアウトルール等要求される全ての電気的、物理的
条件を満足する配線パターンを作成すればよいから大幅
な設計工数を低減できろ。

【図面の簡単な説明】

第１図は、この発明に係る設計方式における人手による
データ入力を図面化した概略一実施例のブロック図、 第２図は、この発明に係る設計方式におけるコンピュー
タシステムによる特性検証を図面化した概略一実施例の
ブロック図、 第３図は、その等価回路図、 第４図は、この発明に係る設計方式を説明するためのフ
ローチャート図である。 １・・セル、２・・入力又は出力端子、３・・ラフ配線
ルート、４・・ＬＳＩチップ、５・・推定配線形状、６
・・配線抵抗、７・・配線容量代理人弁理士　小川　勝
馬、′・　　１第１図 第２図 第３図 第　４　図

Claims (1)

1. 【特許請求の範囲】 １、セル配置設計工程と、各配線に信号名を付してその
   大まかなルートのイメージを指定する工程と、上記指定
   された配線ルートを基にしてセル間の配線を自動的に推
   定してそのデータから特性を予測する工程とを含むこと
   を特徴とする半導体集積回路の設計方式。 ２、上記特性を予測する工程において、目標の特性が得
   られると判定された後に詳細配線の設計工程が行われる
   ものであることを特徴とする特許請求の範囲第１項記載
   の半導体集積回路の設計方式。 ３、上記大まかなルートのイメージを指定する工程は、
   半導体集積回路におけるセルの配置が表示されたグラフ
   ィック画面上を用いてルートの指定が行われるものであ
   ることを特徴とする特許請求の範囲第１又は第２項記載
   の半導体集積回路の設計方式。