JPH01164077A - 発光ダイオードおよびその製造方法 - Google Patents
発光ダイオードおよびその製造方法Info
- Publication number
- JPH01164077A JPH01164077A JP63039208A JP3920888A JPH01164077A JP H01164077 A JPH01164077 A JP H01164077A JP 63039208 A JP63039208 A JP 63039208A JP 3920888 A JP3920888 A JP 3920888A JP H01164077 A JPH01164077 A JP H01164077A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- light emitting
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、発光ダイオードおよびその製造方法に関し、
特に、半導体基板のV溝にストライプ構造の発光領域を
有し、その発光領域の端面から光を出力する端面発光型
の発光ダイオードに関するものである。
特に、半導体基板のV溝にストライプ構造の発光領域を
有し、その発光領域の端面から光を出力する端面発光型
の発光ダイオードに関するものである。
発光ダイオードは光出力が小さいという特性を有するも
のの、半導体レーザに比べて温度安定性が勝っており、
広い温度範囲で信頼性の高い動作特性が得られる等の優
れた特長がある。
のの、半導体レーザに比べて温度安定性が勝っており、
広い温度範囲で信頼性の高い動作特性が得られる等の優
れた特長がある。
特に、ストライプ構造の発光領域を有する端面発光型の
発光ダイオードは、接合面に平行な横モードの制御が可
能なので、シングルモード光ファイバとの結合効率が高
く、光通信用光源として適したものとされている。
発光ダイオードは、接合面に平行な横モードの制御が可
能なので、シングルモード光ファイバとの結合効率が高
く、光通信用光源として適したものとされている。
第2図は従来の代表的なストライプm造の発光ダイオー
ドの構造を示す斜視図である。尚、第2図以外の図面の
説明においても、同一の構成には第2図で付した符号と
同一の符号を付し、その説明の重複を避けることとする
。
ドの構造を示す斜視図である。尚、第2図以外の図面の
説明においても、同一の構成には第2図で付した符号と
同一の符号を付し、その説明の重複を避けることとする
。
この従来例においては、p −1nP半導体基板2はそ
の下面に第1の電極1を備えている。また、半導体基板
2はその上面に、バッファ層であるp−InP層2aを
介して、第1のブロック層であるn−1nP層3を、さ
らにその上面に第2のブロック層であるp−1nP層4
を堆積させている。
の下面に第1の電極1を備えている。また、半導体基板
2はその上面に、バッファ層であるp−InP層2aを
介して、第1のブロック層であるn−1nP層3を、さ
らにその上面に第2のブロック層であるp−1nP層4
を堆積させている。
そして、これら堆積層を備えた半導体基板2上には第2
のブロック層4から第1のブロック層3とバッファ層2
aを横切って半導体基板2にまで達するV消5が形成さ
れている。
のブロック層4から第1のブロック層3とバッファ層2
aを横切って半導体基板2にまで達するV消5が形成さ
れている。
■消5の内面には、第1のクラッド層としてのp−1n
P層6が形成され、第1のクラッド層6上には、活性層
としてのp −1nGaAsP層7が形成されている。
P層6が形成され、第1のクラッド層6上には、活性層
としてのp −1nGaAsP層7が形成されている。
第2のブロック層4上面の■消5が蝕刻されない部分並
びに、V消5の内面に堆積された活性層7上には、第2
のクラッド層としてのn−1nP18が形成されている
。さらに、この第2のクラッド層8上には、キャップ層
としてのn −1nGaAsP層9が形成され、このキ
ャップ層9上には第2の電@10が形成されている。
びに、V消5の内面に堆積された活性層7上には、第2
のクラッド層としてのn−1nP18が形成されている
。さらに、この第2のクラッド層8上には、キャップ層
としてのn −1nGaAsP層9が形成され、このキ
ャップ層9上には第2の電@10が形成されている。
このようにV清5内において、第1のクラッド層6と第
2のクラッド層8の間に活性層7を介在さすることによ
り゛、ストライプ構造の発光領域が形成される。
2のクラッド層8の間に活性層7を介在さすることによ
り゛、ストライプ構造の発光領域が形成される。
上記構成によれば、発光ダイオードの駆動電流は、第1
の電極1から半導体基板2に供給され、第1のブロック
層3と第2のブロック層4とにより構成されるp−n接
合によって電流狭窄されて、V消5内で第1及び第2の
クラッド層5.8の間に挾まれた活性層7に注入され、
キャップ層9を通して第2の電極10に至る。そして、
この時、発光領域を構成する活性層7(図中斜線部分)
からは自然放出光が放出される。
の電極1から半導体基板2に供給され、第1のブロック
層3と第2のブロック層4とにより構成されるp−n接
合によって電流狭窄されて、V消5内で第1及び第2の
クラッド層5.8の間に挾まれた活性層7に注入され、
キャップ層9を通して第2の電極10に至る。そして、
この時、発光領域を構成する活性層7(図中斜線部分)
からは自然放出光が放出される。
ところで、■溝内にストライプ構造の発光領域が形成さ
れ、その発光領域の端面から自然放出光が外部に出力さ
れる発光ダイオードは、原理的にはvW1ストライプ構
造の半導体レーザーと異ならない、そのため、上記構成
のストライプ構造を有する端面発光型発光ダイオードで
は、動作温度が低い場合や、駆動電流を増加させて光出
力を高めた場合には、往々にして、発光領域で誘導放出
が生じてしまい、自然放出光を放出するべき発光ダイオ
ードが、いわゆるレーザー光を出力してしまうという欠
点がある。
れ、その発光領域の端面から自然放出光が外部に出力さ
れる発光ダイオードは、原理的にはvW1ストライプ構
造の半導体レーザーと異ならない、そのため、上記構成
のストライプ構造を有する端面発光型発光ダイオードで
は、動作温度が低い場合や、駆動電流を増加させて光出
力を高めた場合には、往々にして、発光領域で誘導放出
が生じてしまい、自然放出光を放出するべき発光ダイオ
ードが、いわゆるレーザー光を出力してしまうという欠
点がある。
従来の端面発光型発光ダイオードでは、発光領域の出射
端面となる半導体基板の端面上に、反射率が1%以下に
なるような窒化ケイ素の無反射コートを施し、これによ
り、誘導放出の発生を抑えて自然放出を得る試みが、例
えば、「1.3μm端面発光型発光ダイオードを用いた
シングルモードファイバにおけるアナログビデオ信号の
42kn伝送J(r42にm Analog vide
o Signal Transraission in
Single mode Fibers using
a 1.3 )t、m Edae−Ellittin
!II LEDJ M、 M^TSUUR^、etc
、 TIIE TRANSACTIONS OF
THE IECL OF JAPAN 、
VOL、 E 69゜No、4.^pril 1
986 PP349)や’ 1.5 μm’Frf@面
発光型ダイオード」 (電子情報通信学会総合全国大会
に発表、昭和62年、882、P 4−44 >等に提
案されている。
端面となる半導体基板の端面上に、反射率が1%以下に
なるような窒化ケイ素の無反射コートを施し、これによ
り、誘導放出の発生を抑えて自然放出を得る試みが、例
えば、「1.3μm端面発光型発光ダイオードを用いた
シングルモードファイバにおけるアナログビデオ信号の
42kn伝送J(r42にm Analog vide
o Signal Transraission in
Single mode Fibers using
a 1.3 )t、m Edae−Ellittin
!II LEDJ M、 M^TSUUR^、etc
、 TIIE TRANSACTIONS OF
THE IECL OF JAPAN 、
VOL、 E 69゜No、4.^pril 1
986 PP349)や’ 1.5 μm’Frf@面
発光型ダイオード」 (電子情報通信学会総合全国大会
に発表、昭和62年、882、P 4−44 >等に提
案されている。
しかしながら、上記従来例によれば、ストライプ構造を
有す°る発光領域の出射端面を無反射処理するにとどま
るので、これのみによっては発光ダイオードの動作温度
を下げた場合や高光出力を得ようとする場合には誘導放
出光の放出を抑止できず、種々の動作条件下では、安定
な自然放出光を外部に供給することができないという問
題があった。
有す°る発光領域の出射端面を無反射処理するにとどま
るので、これのみによっては発光ダイオードの動作温度
を下げた場合や高光出力を得ようとする場合には誘導放
出光の放出を抑止できず、種々の動作条件下では、安定
な自然放出光を外部に供給することができないという問
題があった。
そこで、本発明は上記したような従来技術の課題を解決
するためになされたもので、その目的とするところは、
広い動作範囲にわたって安定に自然放出光を出力するこ
とができる端面発光型の発光ダイオードおよびその製造
方法を提供することにある。
するためになされたもので、その目的とするところは、
広い動作範囲にわたって安定に自然放出光を出力するこ
とができる端面発光型の発光ダイオードおよびその製造
方法を提供することにある。
本発明の発光ダイオードは、第1導電型の半導体基板と
、上記半導体基板上に形成された第2導電型の第1のブ
ロック層と、上記第1のブロック層上に形成された第1
導電型の第2のプロ・ツク層と、上記第2のブロック層
から第1のブロック層を通して上記半導体基板まで達す
るV消と、上記V清白の上記半導体基板上に形成された
ストライプ構造の発光領域とを有し、上記両ブロック層
により狭窄され上記発光領域に流される電流により、こ
の発光領域の一方の端部から外部に光を出力する発光ダ
イオードにおいて、上記発光領域の他方の端面から出力
される光の光路上であって上記他方の端面から所定距離
だけ離隔した位置に形成された第2のV消と、上記第2
のV溝内における上記半導体基板上に形成され上記発光
領域の他方の端面から出力される光を吸収する吸収領域
とを有することを特徴としている。
、上記半導体基板上に形成された第2導電型の第1のブ
ロック層と、上記第1のブロック層上に形成された第1
導電型の第2のプロ・ツク層と、上記第2のブロック層
から第1のブロック層を通して上記半導体基板まで達す
るV消と、上記V清白の上記半導体基板上に形成された
ストライプ構造の発光領域とを有し、上記両ブロック層
により狭窄され上記発光領域に流される電流により、こ
の発光領域の一方の端部から外部に光を出力する発光ダ
イオードにおいて、上記発光領域の他方の端面から出力
される光の光路上であって上記他方の端面から所定距離
だけ離隔した位置に形成された第2のV消と、上記第2
のV溝内における上記半導体基板上に形成され上記発光
領域の他方の端面から出力される光を吸収する吸収領域
とを有することを特徴としている。
また、本発明の発光ダイオードの製造方法は、第1導電
型の半導体基板上に、第2導電型の第1のブロック層と
第1導電型の第2のブロック層とを形成するブロック層
形成工程と、上記第1及び第2のブロック層を備えた半
導体基板上に、第2のブロック層から第1のブロック層
を通して半導体基板まで達する深さの第1及び第2のV
溝を、同一線上に配列され且つ両方のV消の一方の端部
が所定距離だけ離隔して対向するように形成する■溝形
成工程と、上記第1及び第2のV溝上に第1導電型の第
1のクラッド層、第1導電型の活性層及び第2導電型の
第2のクラッド層を順に積層させ第1及び第2の活性領
域を形成する活性領域形成工程と、上記第2のクラッド
層上方であって上記第2の活性領域の上方位置に、絶縁
層を形成する絶縁層形成工程と、上記第2のクラッド層
上の上記第1の活性領域上方位置に電極層を形成する@
極層形成工程とを備えたことを特徴としている。
型の半導体基板上に、第2導電型の第1のブロック層と
第1導電型の第2のブロック層とを形成するブロック層
形成工程と、上記第1及び第2のブロック層を備えた半
導体基板上に、第2のブロック層から第1のブロック層
を通して半導体基板まで達する深さの第1及び第2のV
溝を、同一線上に配列され且つ両方のV消の一方の端部
が所定距離だけ離隔して対向するように形成する■溝形
成工程と、上記第1及び第2のV溝上に第1導電型の第
1のクラッド層、第1導電型の活性層及び第2導電型の
第2のクラッド層を順に積層させ第1及び第2の活性領
域を形成する活性領域形成工程と、上記第2のクラッド
層上方であって上記第2の活性領域の上方位置に、絶縁
層を形成する絶縁層形成工程と、上記第2のクラッド層
上の上記第1の活性領域上方位置に電極層を形成する@
極層形成工程とを備えたことを特徴としている。
本発明の発光ダイオードは以上のように構成したので、
第1の■消により形成される発光領域の一方の端面から
は自然放出光が出力され、発光領域の他方の端面から生
じる光は、その光路上に位置して第2のV消により形成
されるストライプ構造の吸収領域により吸収される。こ
れにより、発光領域ηの誘導放出が抑止され、発光領域
の一方の出射端面となる発光ダイオードの端面からは、
自然放出光が出力されるように作用する。
第1の■消により形成される発光領域の一方の端面から
は自然放出光が出力され、発光領域の他方の端面から生
じる光は、その光路上に位置して第2のV消により形成
されるストライプ構造の吸収領域により吸収される。こ
れにより、発光領域ηの誘導放出が抑止され、発光領域
の一方の出射端面となる発光ダイオードの端面からは、
自然放出光が出力されるように作用する。
また、本発明の製造方法においては、第1及び第2のV
消の内面にそれぞれ第1のクラッド層、活性層及び第2
のクラッド層が順次積層した第1及び第2の活性領域が
形成されている。そして、第1の活性領域の真上位置に
電極層を形成して、この活性領域を発光領域としている
。一方、第2の活性領域の真上位置に絶縁層を形成しこ
の活性領域を吸収領域として作用させている。また、第
1及び第2の活性領域の形成は同一の工程で行われ位置
合わせが容易なので、この製造方法は発光領域と吸収領
域とを光学的に高精度に結合させる作用を持つ。
消の内面にそれぞれ第1のクラッド層、活性層及び第2
のクラッド層が順次積層した第1及び第2の活性領域が
形成されている。そして、第1の活性領域の真上位置に
電極層を形成して、この活性領域を発光領域としている
。一方、第2の活性領域の真上位置に絶縁層を形成しこ
の活性領域を吸収領域として作用させている。また、第
1及び第2の活性領域の形成は同一の工程で行われ位置
合わせが容易なので、この製造方法は発光領域と吸収領
域とを光学的に高精度に結合させる作用を持つ。
以下に本発明を図示の実施例に基づいて説明する。
第1図は本発明に係るInGaAsP /InP系端面
発端面発光型ダイオードの第一実施例の構造を示すもの
で、同図(a)は概略斜視図、同図(b)は第2の電極
を除いた場合の平面図である。同図において、1は第1
の電極、2は半導体基板、2aはバッファ層、3は第1
のブロック層、4は第2のブロック層、5は■消(第1
のV消5a及び第2のV溝5bL 6 (6a及び6b
)は第一のクラッド層、7(7a及び7b)は活性層、
8は第2のクラッド層、9はキャップ層、10は第2の
電極である。また、20はキャップ層9上面の第2のV
消5bの真上位置に形成された絶縁層である。
発端面発光型ダイオードの第一実施例の構造を示すもの
で、同図(a)は概略斜視図、同図(b)は第2の電極
を除いた場合の平面図である。同図において、1は第1
の電極、2は半導体基板、2aはバッファ層、3は第1
のブロック層、4は第2のブロック層、5は■消(第1
のV消5a及び第2のV溝5bL 6 (6a及び6b
)は第一のクラッド層、7(7a及び7b)は活性層、
8は第2のクラッド層、9はキャップ層、10は第2の
電極である。また、20はキャップ層9上面の第2のV
消5bの真上位置に形成された絶縁層である。
上記構成において、半導体基板2は(100)面を有す
るp−1nP基板(キャリア濃度p24X1018a+
1−3、エッチビット密度EPO< 5 X 103a
n−2)であり、その下面には第1の電極1を構成する
Ti−Pt−Au層1aとALI −Au Zn層1b
とが設けられている。
るp−1nP基板(キャリア濃度p24X1018a+
1−3、エッチビット密度EPO< 5 X 103a
n−2)であり、その下面には第1の電極1を構成する
Ti−Pt−Au層1aとALI −Au Zn層1b
とが設けられている。
基板2上部には、znドープのp−1nP層(キャリア
濃度p〜7×1011017C、厚さ1μm)であるバ
ッファ層2aが形成され、このバッファ層2a上には、
311ドープのrL−1nP層(キャリア濃度nユ5X
1017c3+1−3、厚さ0.5μm>である第1の
ブロック層3とZnドープのp−1nP[(キャリア濃
度P25×1017a11−3、厚さ1.5μm)であ
る第2のブロック層4とが積層形成されている。
濃度p〜7×1011017C、厚さ1μm)であるバ
ッファ層2aが形成され、このバッファ層2a上には、
311ドープのrL−1nP層(キャリア濃度nユ5X
1017c3+1−3、厚さ0.5μm>である第1の
ブロック層3とZnドープのp−1nP[(キャリア濃
度P25×1017a11−3、厚さ1.5μm)であ
る第2のブロック層4とが積層形成されている。
第1及び第2のブロック層3.4を備えた基板2には、
第2のブロック層4から第1のブロック層3を通して基
板2まで達する深さの2つの■溝(第1のV消5aと第
2の■溝5b)が同一線上に、且つ互いの端面が所定距
離だけ離隔するように形成されている。また、これら■
溝5a、5bは溝の斜面の一面を(ili)面とし、他
の斜面を(111)面としている。
第2のブロック層4から第1のブロック層3を通して基
板2まで達する深さの2つの■溝(第1のV消5aと第
2の■溝5b)が同一線上に、且つ互いの端面が所定距
離だけ離隔するように形成されている。また、これら■
溝5a、5bは溝の斜面の一面を(ili)面とし、他
の斜面を(111)面としている。
そして、これらのV消5a、5bの各々の内面には、Z
nドープのp−InP層(キャリア濃度P〜6 X 1
017an−3)である第1のクラッド層6a。
nドープのp−InP層(キャリア濃度P〜6 X 1
017an−3)である第1のクラッド層6a。
6bが形成され、この第1のクラッド層6a、6b上に
はznドープのp −InGaAsP層(λg=1゜3
μm、活性層幅3μm、厚さ0.3μm)である活性層
7a、7bが積層形成されている。
はznドープのp −InGaAsP層(λg=1゜3
μm、活性層幅3μm、厚さ0.3μm)である活性層
7a、7bが積層形成されている。
そして、これらのVi5a、5bに形成された活性層7
a、7b上及び第2のブロック層4上には、snドープ
のn−1nP層(キャリア濃度nユ6×1017e11
1−3、厚さ0.7.um)である第2のクラッド層8
が形成されており、さらに、この第2のクラッド層8上
にはsnドープのn −InGaAsP層(λg=1.
2μm、厚さ0.5μm)であるキャップ層9が形成さ
れている。
a、7b上及び第2のブロック層4上には、snドープ
のn−1nP層(キャリア濃度nユ6×1017e11
1−3、厚さ0.7.um)である第2のクラッド層8
が形成されており、さらに、この第2のクラッド層8上
にはsnドープのn −InGaAsP層(λg=1.
2μm、厚さ0.5μm)であるキャップ層9が形成さ
れている。
しかして、基板2上の第1のV消5aと第2の■消5b
の各々には、第1のクラッド層6a、6bと第2のクラ
ッド層8とに挟まれたストライプ構造の活性層7a、7
bが形成されることとなる。
の各々には、第1のクラッド層6a、6bと第2のクラ
ッド層8とに挟まれたストライプ構造の活性層7a、7
bが形成されることとなる。
さらに、本実施例では、第2のV溝5bの位置する側の
キャップ層9上面(図ではキャップ層9上面の左半分)
に、SiO2膜よりなる絶縁層20が形成されている。
キャップ層9上面(図ではキャップ層9上面の左半分)
に、SiO2膜よりなる絶縁層20が形成されている。
そして、絶縁層20により覆われていない第1のV消5
aの上方のキャップ層9上と絶縁層20上には、共通ず
る第2の電極としてのAu −Ge−Ni層10が形成
されている。
aの上方のキャップ層9上と絶縁層20上には、共通ず
る第2の電極としてのAu −Ge−Ni層10が形成
されている。
上記構成によれば、第1のV消5a上に形成される活性
層7aは、クラッド層6aと8により挟まれてストライ
プ構造を有する発光領域(図中A側)として作用する。
層7aは、クラッド層6aと8により挟まれてストライ
プ構造を有する発光領域(図中A側)として作用する。
即ち、第1の電極1から流入された駆動電流は第1のブ
ロック層3と第2のブロック層4とにより狭窄されて発
光領域に供給され、その後駆動電流は活性層7aに接続
する第2のクラッド層8及びキャップ屑9を経由して第
2の電極10に流出する。この時、発光領域では、駆動
電流に応じた自然放出光を一方の端面(第1図(a)の
右側面の斜線部分)から外部に放出する。
ロック層3と第2のブロック層4とにより狭窄されて発
光領域に供給され、その後駆動電流は活性層7aに接続
する第2のクラッド層8及びキャップ屑9を経由して第
2の電極10に流出する。この時、発光領域では、駆動
電流に応じた自然放出光を一方の端面(第1図(a)の
右側面の斜線部分)から外部に放出する。
一方、第2の■溝5b上に形成される活性層7bは、ク
ラッド層6bと8により挟まれてストライプ構造を有し
、吸収領域(図中B側)として作用する。即ち、第1の
電極1から流入する駆動電流は絶縁層20により遮断さ
れて活性層7bには流入せず、この吸収領域では発光を
生じない。そして、この吸収領域は、発光領域の他方の
端面7aaが発する光の光路上に位置して発光領域から
生じる光を吸収し、発光領域には戻さない機能を持つ。
ラッド層6bと8により挟まれてストライプ構造を有し
、吸収領域(図中B側)として作用する。即ち、第1の
電極1から流入する駆動電流は絶縁層20により遮断さ
れて活性層7bには流入せず、この吸収領域では発光を
生じない。そして、この吸収領域は、発光領域の他方の
端面7aaが発する光の光路上に位置して発光領域から
生じる光を吸収し、発光領域には戻さない機能を持つ。
従って、発光領域が吸収領域から光を受けることはなく
なり、このため発光領域は誘導放出を起こさず、安定な
自然放出を維持でき、自然放出光を外部に安定に出力し
続けることができる。
なり、このため発光領域は誘導放出を起こさず、安定な
自然放出を維持でき、自然放出光を外部に安定に出力し
続けることができる。
次に、本発明の第二実施例について説明する。
第3図は本発明に係るの発光ダイオードの第二実施例を
示すもので、同図(a)は発光ダイオードを■消の底辺
に沿って切断した状態を示す斜視図、同図(b)は平面
図である。同図において、上記第一実施例と同一の構成
部分には同一の符号を付して説明すると、第二実施例に
おいては、絶縁層21の形状が第一実施例のものと相通
ずる。即ち、上記した第一実施例においてはキャップ層
9上面の略半分の領域に絶縁層を形成しているのに対し
、第二実施例においては、第1の■消5aの上部に対向
する部分を除く全面に絶縁層21を形成している。この
ようにキャップ層9上面の大部分に絶縁層21を形成し
た構成にすると、活性層7aに注入され電流は絶縁層2
1の存在しない第1のV消5a上方の部分を通過して第
2の電極(同図には示していない)に流出するので、活
性層7bに電流が注入される確率は第一実施例の場合よ
り小さくなり、このため吸収領域による光の吸収性能は
極めて良好となる。従って、発光fllt’Aが吸収領
域から光を受けることによる誘導放出光の発生を極めて
低く抑えることができ、外部に自然放出光を安定して出
力し続けることができる。
示すもので、同図(a)は発光ダイオードを■消の底辺
に沿って切断した状態を示す斜視図、同図(b)は平面
図である。同図において、上記第一実施例と同一の構成
部分には同一の符号を付して説明すると、第二実施例に
おいては、絶縁層21の形状が第一実施例のものと相通
ずる。即ち、上記した第一実施例においてはキャップ層
9上面の略半分の領域に絶縁層を形成しているのに対し
、第二実施例においては、第1の■消5aの上部に対向
する部分を除く全面に絶縁層21を形成している。この
ようにキャップ層9上面の大部分に絶縁層21を形成し
た構成にすると、活性層7aに注入され電流は絶縁層2
1の存在しない第1のV消5a上方の部分を通過して第
2の電極(同図には示していない)に流出するので、活
性層7bに電流が注入される確率は第一実施例の場合よ
り小さくなり、このため吸収領域による光の吸収性能は
極めて良好となる。従って、発光fllt’Aが吸収領
域から光を受けることによる誘導放出光の発生を極めて
低く抑えることができ、外部に自然放出光を安定して出
力し続けることができる。
次に、この第二実施例の特性について第4図乃至第6図
に基づいて説明する。
に基づいて説明する。
第4図は第二実施例の駆動電流対光出力特性曲線PO及
び駆動電流対ファイバ出力特性曲線Pfを示すグラフで
ある。ここでは、特性曲線Pfは発光ダイオードの駆動
電流を変化させ、発光ダイオードからの光出力を測定し
て求めた。特性曲線POは、コア径10μmのシングル
モードファイバに発光ダイオードを接続し、発光ダイオ
ードの駆動電流を変化させ、ファイバからの光出力を測
定して求めた。同図より、駆動電流Ifを100mAと
した時に、Pfが約60μW、POが約350μWとな
り結合効率Pf /Poは約17%となり、従来の5〜
10%に比べ非常に高い値が得られた。
び駆動電流対ファイバ出力特性曲線Pfを示すグラフで
ある。ここでは、特性曲線Pfは発光ダイオードの駆動
電流を変化させ、発光ダイオードからの光出力を測定し
て求めた。特性曲線POは、コア径10μmのシングル
モードファイバに発光ダイオードを接続し、発光ダイオ
ードの駆動電流を変化させ、ファイバからの光出力を測
定して求めた。同図より、駆動電流Ifを100mAと
した時に、Pfが約60μW、POが約350μWとな
り結合効率Pf /Poは約17%となり、従来の5〜
10%に比べ非常に高い値が得られた。
第5図は環境温度Taを25℃とした時の発光スペクト
ル特性を示すグラフである。同図は安定した自然光出力
特性を示すており、ピーク波長付近で共振器モードは観
測されていない。従って、放射光は自然発光成分のみと
なっていることがわかる。
ル特性を示すグラフである。同図は安定した自然光出力
特性を示すており、ピーク波長付近で共振器モードは観
測されていない。従って、放射光は自然発光成分のみと
なっていることがわかる。
第6図は駆動電流Ifを100mAとした時の光出力の
温度特性を示すグラフである。このグラフは25°Cの
時の光出力強度を1とした場合の相対光出力強度を示す
ものである。このグラフより、光出力強度の温度計数(
ΔP/Δ1゛・P25)は−20〜25℃の範囲で一3
%/℃、25〜80℃の範囲で−0,9%/℃となり、
温度に対して安定であることがわかった。尚、ΔPは光
出力強度の変化量、ΔTは温度変化量、P25は25℃
の時の光出力強度を示す。
温度特性を示すグラフである。このグラフは25°Cの
時の光出力強度を1とした場合の相対光出力強度を示す
ものである。このグラフより、光出力強度の温度計数(
ΔP/Δ1゛・P25)は−20〜25℃の範囲で一3
%/℃、25〜80℃の範囲で−0,9%/℃となり、
温度に対して安定であることがわかった。尚、ΔPは光
出力強度の変化量、ΔTは温度変化量、P25は25℃
の時の光出力強度を示す。
次に、製造方法の発明について説明する。
第7図(a)〜(g)は第1図に示した第一実施例の発
光ダイオードの製造工程を示す工程説明図である。同図
に基づいて説明すると、先ず最初の工程では、p−1n
P層からなるバッファ層2aを上層としたp−’InP
基板2上に、n −1nP層からなる第1のブロック層
3と、p−InP層からなる第2のブロック層4を液相
エピタキシャル法により形成する(同図(a)に図示)
。
光ダイオードの製造工程を示す工程説明図である。同図
に基づいて説明すると、先ず最初の工程では、p−1n
P層からなるバッファ層2aを上層としたp−’InP
基板2上に、n −1nP層からなる第1のブロック層
3と、p−InP層からなる第2のブロック層4を液相
エピタキシャル法により形成する(同図(a)に図示)
。
次に、同図(b)に示すように、第2のブロック層4上
にS i O2M 30を一様に形成し、この5in2
膜30の所定部分をホトリソグラフィ技術を用いて除去
してエツチングマスクを形成する。
にS i O2M 30を一様に形成し、この5in2
膜30の所定部分をホトリソグラフィ技術を用いて除去
してエツチングマスクを形成する。
この時のエツチングマスクの除去部分は図のように破線
状であり、その方向は結晶軸(011)方向に沿うよう
に形成する。これは、化学的エツチングでV溝を形成す
る場合、結晶軸の方向を無視すると■溝が得られないば
かりか、■溝内部に液相エピタキシャル法を用いて層を
成長させ難くなるためである。
状であり、その方向は結晶軸(011)方向に沿うよう
に形成する。これは、化学的エツチングでV溝を形成す
る場合、結晶軸の方向を無視すると■溝が得られないば
かりか、■溝内部に液相エピタキシャル法を用いて層を
成長させ難くなるためである。
この後、塩酸(HCj)とリン酸(H3PO4)とを容
積比3:1に混合した混合液からなるエッチャントによ
り、同図(C)に示すように、第1の■溝5aと第2の
■消5bを蝕刻する。尚、同図(C)〜(g)は同図(
b)の一部を示している。
積比3:1に混合した混合液からなるエッチャントによ
り、同図(C)に示すように、第1の■溝5aと第2の
■消5bを蝕刻する。尚、同図(C)〜(g)は同図(
b)の一部を示している。
その後、第1のV溝5aと第2の■溝5bの溝内にそれ
ぞれp−1nPJlからなる第1のクラッド層6aと6
bを堆積させ、引き続いて、その上面にP −1nGa
AsP層からなる活性層7aと7bを積層させ、さらに
、その上面にV溝5a、5bの溝上と第2のブロック層
4上とを覆うようにn−1nP層からなる第2のクラッ
ド層8を堆積させる。
ぞれp−1nPJlからなる第1のクラッド層6aと6
bを堆積させ、引き続いて、その上面にP −1nGa
AsP層からなる活性層7aと7bを積層させ、さらに
、その上面にV溝5a、5bの溝上と第2のブロック層
4上とを覆うようにn−1nP層からなる第2のクラッ
ド層8を堆積させる。
その後、その上面にn−1nGaAsP Mからなるキ
ャップ層9を形成する(同図(d)に図示)。これらの
第1のクラッド層6a、6bと活性層7a。
ャップ層9を形成する(同図(d)に図示)。これらの
第1のクラッド層6a、6bと活性層7a。
7b及び第2のクラッド層8、並びにキャップ層9の形
成には、液相エピタキシャル法が用いられる。液相エピ
タキシャル法によれば、各層の層成長速度は、下地の面
方位に大きく依存するので、V消5a、5bの斜面に対
しては各層の成長速度は速く、基板2の(100)表面
に対しては成長速度が遅い、その結果、上記の各層の堆
積にあたっては、■溝5 a + 5 bの各々の内面
にのみ集中して、第1のクラッド層6a、6b、活性層
7a、7bが形成されることになる。
成には、液相エピタキシャル法が用いられる。液相エピ
タキシャル法によれば、各層の層成長速度は、下地の面
方位に大きく依存するので、V消5a、5bの斜面に対
しては各層の成長速度は速く、基板2の(100)表面
に対しては成長速度が遅い、その結果、上記の各層の堆
積にあたっては、■溝5 a + 5 bの各々の内面
にのみ集中して、第1のクラッド層6a、6b、活性層
7a、7bが形成されることになる。
次いで、第1の■消5a上を除き、第2のV消5bを覆
うキャップ層9上には、5i02ryAからなる絶縁層
20を選択的に堆積させる(同図(e)に図示)。
うキャップ層9上には、5i02ryAからなる絶縁層
20を選択的に堆積させる(同図(e)に図示)。
引き続き、基板2の下面にAu −AtJ Zn層」a
を形成し、基板2の最上層に形成されている第1のV消
5aの上のキャップ層9及び第2の■消5b上の絶縁M
2O上にAU −ae−Ni層10aを抵抗加熱蒸着法
により形成する。これらの導電層1a、10aは、その
後、基板2ごと加熱されてオーミックコンタクト化処理
を行う(同図(f)に図示)。
を形成し、基板2の最上層に形成されている第1のV消
5aの上のキャップ層9及び第2の■消5b上の絶縁M
2O上にAU −ae−Ni層10aを抵抗加熱蒸着法
により形成する。これらの導電層1a、10aは、その
後、基板2ごと加熱されてオーミックコンタクト化処理
を行う(同図(f)に図示)。
その後、AU −AU Zn層la上及びAU −Ge
−Ni層10a上には、電子ビーム蒸着法によりTi
−Pt−Au層1b及び10bを形成し、ワイヤボンド
あるいはダイボンドのための電極部分を形成する(同図
(g)に図示)。
−Ni層10a上には、電子ビーム蒸着法によりTi
−Pt−Au層1b及び10bを形成し、ワイヤボンド
あるいはダイボンドのための電極部分を形成する(同図
(g)に図示)。
最後に、上記により積層形成された基板2は、所定の端
面を形成するべく壁間してチップ化され、通常のジャン
クションダウン法によりチップSiC型のヒートシンク
上にマウントされて金ワイヤによりワイヤボンドされ、
端面発光型の発光ダイオードが製造される。
面を形成するべく壁間してチップ化され、通常のジャン
クションダウン法によりチップSiC型のヒートシンク
上にマウントされて金ワイヤによりワイヤボンドされ、
端面発光型の発光ダイオードが製造される。
次に、本発明に係る製造方法の他の実施例について説明
する。
する。
第8図(a)〜(i)は本発明に係る製造方法の他の実
施例を示す工程説明図である。
施例を示す工程説明図である。
この実施例では、基板2にはZnドープのp −]nP
基板(キャリア濃度p25 X 1018)が用いられ
ている。基板2上には、上記第7図(a)に図示された
実施例と同様に、p−1nP層(厚さ約1μm)からな
るバッファ層2aを介して、(厚さ約0.5μm)から
なる第1のブロック層3とp−1nP層(厚さ約1.5
μm)からなる第2のブロツク層4が形成される。これ
らの各層2a、3.4はいずれも、液相エピタキシアル
法により600℃程度に加熱して形成される。さらに、
第2のブロック層4上には熱CVD法によりSiO2膜
(厚さ約15μm)からなるエツチングマスク層4aを
堆積し、その後、エツチングマスク層4aを覆ってポジ
系レジスト4bがコーティングされる(第8図(a)に
図示)。
基板(キャリア濃度p25 X 1018)が用いられ
ている。基板2上には、上記第7図(a)に図示された
実施例と同様に、p−1nP層(厚さ約1μm)からな
るバッファ層2aを介して、(厚さ約0.5μm)から
なる第1のブロック層3とp−1nP層(厚さ約1.5
μm)からなる第2のブロツク層4が形成される。これ
らの各層2a、3.4はいずれも、液相エピタキシアル
法により600℃程度に加熱して形成される。さらに、
第2のブロック層4上には熱CVD法によりSiO2膜
(厚さ約15μm)からなるエツチングマスク層4aを
堆積し、その後、エツチングマスク層4aを覆ってポジ
系レジスト4bがコーティングされる(第8図(a)に
図示)。
次に、ホトリソグラフィ工程により、ポジ系レジスト4
bにストライプ状の窓を2箇所形成し、この後、フッ化
水素酸(HF)水溶液を用いてエツチングマスク層4を
エツチングして幅2μmのストライプ状の窓を2箇所に
形成する。不要となったポジ系レジスト4bをアセトン
により除去した後、塩酸とリン酸との混合液を用いて基
板2には、■消5a、5bが蝕刻される。第8図(c)
は以上の工程を経た基板2の構成を示す平面図であり、
同図(d)は同図(C)のI−I線断面図である。そし
て、同図(d)より明らかなように、第1のV消5aと
第2のV溝5bとの間においては基板2の上面に、バッ
ファ層2a、第1のブロック層3及び第2のブロック層
4が下から順に堆積されている。
bにストライプ状の窓を2箇所形成し、この後、フッ化
水素酸(HF)水溶液を用いてエツチングマスク層4を
エツチングして幅2μmのストライプ状の窓を2箇所に
形成する。不要となったポジ系レジスト4bをアセトン
により除去した後、塩酸とリン酸との混合液を用いて基
板2には、■消5a、5bが蝕刻される。第8図(c)
は以上の工程を経た基板2の構成を示す平面図であり、
同図(d)は同図(C)のI−I線断面図である。そし
て、同図(d)より明らかなように、第1のV消5aと
第2のV溝5bとの間においては基板2の上面に、バッ
ファ層2a、第1のブロック層3及び第2のブロック層
4が下から順に堆積されている。
その後、エツチングマスクN4aがフッ化水素酸水溶液
により除去されたのち、約600℃に加熱しながら、p
−1np層(厚さ約1.5μm)からなる第1のクラッ
ド層(V溝内の6a、6bおよび平坦部の6 c )
、p −1nGaAsP層(厚さ約0.15μm)から
なる活性層(V溝内の7a、7bおよび平坦部の7c)
並びにn −InP層(厚さ約3μm)からなる第2の
クラッドM8が順次に堆積される。
により除去されたのち、約600℃に加熱しながら、p
−1np層(厚さ約1.5μm)からなる第1のクラッ
ド層(V溝内の6a、6bおよび平坦部の6 c )
、p −1nGaAsP層(厚さ約0.15μm)から
なる活性層(V溝内の7a、7bおよび平坦部の7c)
並びにn −InP層(厚さ約3μm)からなる第2の
クラッドM8が順次に堆積される。
その後、第2のクラッド層8の上面を覆って、CVD法
により、5102膜からエツチングマスク8aが形成さ
れる(同図(e)に図示)。
により、5102膜からエツチングマスク8aが形成さ
れる(同図(e)に図示)。
次いで、エツチングマスク層8aには、ポジ系レジスト
がコーティング(図示せず)され、その後、通常のホト
リソグラフィ工程により、第1のV消5aと第2のV消
5bの各溝上を除いてポジ系レジストが除去され、これ
らのV溝5a、5bの溝上を除いて、エツチングマスク
層8aが取除かれる。同図(f)は、上記工程を経た基
板2の構成を示す側面から見た断面図である。
がコーティング(図示せず)され、その後、通常のホト
リソグラフィ工程により、第1のV消5aと第2のV消
5bの各溝上を除いてポジ系レジストが除去され、これ
らのV溝5a、5bの溝上を除いて、エツチングマスク
層8aが取除かれる。同図(f)は、上記工程を経た基
板2の構成を示す側面から見た断面図である。
その後、第1のV消5aと第2のV消5bの消量の平坦
部に堆積された第1のクラッド層6C1と活性層7c、
及び第2のクラッド層8を除去する。即ち、塩酸()i
ce>を用いてn−InP層からなる第2のクラッド層
8が除去されたのち、硝酸(HNO3)とフッ化水素酸
(HF )と水(H2O)をHNO3:HF:H20=
3: 1 :2の比で混合した水溶液を用いてp −1
nGasP層からなる活性層7を除去する。その後、同
様にして塩酸を用いてp−InP層からなる第1のクラ
ッド層6を除去する(同図(g)に図示)。
部に堆積された第1のクラッド層6C1と活性層7c、
及び第2のクラッド層8を除去する。即ち、塩酸()i
ce>を用いてn−InP層からなる第2のクラッド層
8が除去されたのち、硝酸(HNO3)とフッ化水素酸
(HF )と水(H2O)をHNO3:HF:H20=
3: 1 :2の比で混合した水溶液を用いてp −1
nGasP層からなる活性層7を除去する。その後、同
様にして塩酸を用いてp−InP層からなる第1のクラ
ッド層6を除去する(同図(g)に図示)。
次いで、エツチング[8aを除去したのち、CVD法に
より、基板2上には5O2JIiからなる絶縁層20が
形成され、ポジ系レジスト20aを用いて第1の■消5
aの溝上の絶縁層20は除去される(同図(h)に図示
)。
より、基板2上には5O2JIiからなる絶縁層20が
形成され、ポジ系レジスト20aを用いて第1の■消5
aの溝上の絶縁層20は除去される(同図(h)に図示
)。
その後、ポジ系レジスト20aを除去した後、基板2の
最上面には真空蒸着法によりAll −Ge−Ni @
からなる第2の電極10を形成し、さらに、基板2の下
面にはAtJ Zn Mからなる第1の電極lを形成す
る。次いで、基板2全体を約420℃で加熱し、電極部
分のオーミックコンタクト化処理を行う(同図(i)に
図示)。
最上面には真空蒸着法によりAll −Ge−Ni @
からなる第2の電極10を形成し、さらに、基板2の下
面にはAtJ Zn Mからなる第1の電極lを形成す
る。次いで、基板2全体を約420℃で加熱し、電極部
分のオーミックコンタクト化処理を行う(同図(i)に
図示)。
この実施例によれば、第1のV溝5aと第2のV消5b
との間に延びるクラッド層60.8および活性層7cは
、エツチングにより除去されるので、第2の■消5b上
に形成された活性層7bからなる吸収領域には発光領域
に駆動電流が流れ込まないように両者を完全に隔離させ
ることができる。
との間に延びるクラッド層60.8および活性層7cは
、エツチングにより除去されるので、第2の■消5b上
に形成された活性層7bからなる吸収領域には発光領域
に駆動電流が流れ込まないように両者を完全に隔離させ
ることができる。
尚、以上に説明したいくつかの実施例では、基板をIn
PとするInGaAsP/ InP系の端面発光型発光
ダイオードについて述べたが、本発明はそれに限定され
ず、基板をGaASとする^lGaAs/GaAs系の
発光ダイオードについても適用可能である。
PとするInGaAsP/ InP系の端面発光型発光
ダイオードについて述べたが、本発明はそれに限定され
ず、基板をGaASとする^lGaAs/GaAs系の
発光ダイオードについても適用可能である。
以上説明したように、本発明の発光ダイオードによれば
、基板上に第1のV消と第2のV溝とを設け、第1の■
溝によりストライプ構造の発光領域を形成して発光領域
の一方の端面から自然放出光を外部に出力させ、第2の
■消によりストライプ構造の吸収領域を形成して発光領
域の他方の端面から生じる光を吸収させるようにしたの
で、高出力の光を外部に出力させる場合、或いは、低温
で動作させる場合にあっても、発光領域からは常に安定
な自然放出光を外部に出力させることのできる優れた特
性の発光ダイオードを提供できるという効果を有する。
、基板上に第1のV消と第2のV溝とを設け、第1の■
溝によりストライプ構造の発光領域を形成して発光領域
の一方の端面から自然放出光を外部に出力させ、第2の
■消によりストライプ構造の吸収領域を形成して発光領
域の他方の端面から生じる光を吸収させるようにしたの
で、高出力の光を外部に出力させる場合、或いは、低温
で動作させる場合にあっても、発光領域からは常に安定
な自然放出光を外部に出力させることのできる優れた特
性の発光ダイオードを提供できるという効果を有する。
また、本発明の発光ダイオードの製造方法では、基板上
に第1の■消と第2のV消とを同一の工程で形成し、両
V溝上にクラッド層に狭まれた活性層を形成し、その後
、第1のV溝上には電極層を形成し、第2の■溝上には
絶縁層を形成するようにしたので、発光領域と吸収領域
とを極めて高精度に位置合せでき、このため発光領域と
吸収領域との光学的な結合を極めて良好にできる。また
、本発明の製造方法は、従来の製造工程を大幅に変更す
ることなく行え、発光ダイオードを簡便に製造できると
いう効果を有する。
に第1の■消と第2のV消とを同一の工程で形成し、両
V溝上にクラッド層に狭まれた活性層を形成し、その後
、第1のV溝上には電極層を形成し、第2の■溝上には
絶縁層を形成するようにしたので、発光領域と吸収領域
とを極めて高精度に位置合せでき、このため発光領域と
吸収領域との光学的な結合を極めて良好にできる。また
、本発明の製造方法は、従来の製造工程を大幅に変更す
ることなく行え、発光ダイオードを簡便に製造できると
いう効果を有する。
第1図(a)、(b)は本発明に係る発光ダイオードの
第一実施例の概略斜視図と平面図、第2図は従来の発光
ダイオードの概略斜視図、第3図(a)、(b)は本発
明に係る発光ダイオードの第二実施例の概略斜視図と平
面図、第4図は第二実施例の駆動電流対光出力特性曲線
のグラフ、 第5図は第二実施例の光スペクトルのグラフ、第6図は
第二実施例の温度に対する相対光出力強度特性のグラフ
、 第7図(a)〜(g)は本発明に係る発光ダイオードの
製造方法に関するもので、第1図に示すされた第一実施
例の製造工程を示す工程説明図、第8図(a)〜(i)
は本発明の製造方法の他の実施例の工程説明図である。 1・・・第1の電極、 2・・・基板、 3・・・第1
のブロック層、 4・・・第2のブロック層、 5a・
・・第1の■消、 5b・・・第2のV消、 6a、6
b。 6c・・・第1のクラッド層、 7a、7b、7c・・
・活性層、8・・・第2のクラッド層、 9・・・キャ
ップ層、10・・・第2の電極、 20.21・・・絶
縁層。 特許出願人 沖電気工業株式会社 代理人 弁理士 前 1) 実 左ト電シi If(mA) ル勧電瘉灯りゑ折仁 第4図 Lスtz’ ? F +し 第5図 流 水 (0C) 橿崖、fT澗灯より強7を析・臨 第6図 恨立方狂。ilh相 笛 7rXi
第一実施例の概略斜視図と平面図、第2図は従来の発光
ダイオードの概略斜視図、第3図(a)、(b)は本発
明に係る発光ダイオードの第二実施例の概略斜視図と平
面図、第4図は第二実施例の駆動電流対光出力特性曲線
のグラフ、 第5図は第二実施例の光スペクトルのグラフ、第6図は
第二実施例の温度に対する相対光出力強度特性のグラフ
、 第7図(a)〜(g)は本発明に係る発光ダイオードの
製造方法に関するもので、第1図に示すされた第一実施
例の製造工程を示す工程説明図、第8図(a)〜(i)
は本発明の製造方法の他の実施例の工程説明図である。 1・・・第1の電極、 2・・・基板、 3・・・第1
のブロック層、 4・・・第2のブロック層、 5a・
・・第1の■消、 5b・・・第2のV消、 6a、6
b。 6c・・・第1のクラッド層、 7a、7b、7c・・
・活性層、8・・・第2のクラッド層、 9・・・キャ
ップ層、10・・・第2の電極、 20.21・・・絶
縁層。 特許出願人 沖電気工業株式会社 代理人 弁理士 前 1) 実 左ト電シi If(mA) ル勧電瘉灯りゑ折仁 第4図 Lスtz’ ? F +し 第5図 流 水 (0C) 橿崖、fT澗灯より強7を析・臨 第6図 恨立方狂。ilh相 笛 7rXi
Claims (1)
- 【特許請求の範囲】 1、第1導電型の半導体基板と、 上記半導体基板上に形成された第2導電型の第1のブロ
ック層と、 上記第1のブロック層上に形成された第1導電型の第2
のブロック層と、 上記第2のブロック層から第1のブロック層を通して上
記半導体基板まで達するV溝と、 上記V溝内における上記半導体基板上に形成されたスト
ライプ構造の発光領域と を有し、上記両ブロック層により狭窄され上記発光領域
に流される電流により、この発光領域の一方の端面から
外部に光を出力する発光ダイオードにおいて、 上記発光領域の他方の端面から出力される光の光路上で
あって上記他方の端面から所定距離だけ離隔した位置に
形成された第2のV溝と、 上記第2のV溝内の上記半導体基板上に形成され上記発
光領域の他方の端面から出力される光を吸収する吸収領
域と を有することを特徴とする発光ダイオード。 2、上記第2のV溝内に形成された上記吸収領域の直上
に、絶縁層を有することを特徴とする請求項1記載の発
光ダイオード。 3、第1導電型の半導体基板上に、第2導電型の第1の
ブロック層と第1導電型の第2のブロック層とを形成す
るブロック層形成工程と、 上記第1及び第2のブロック層を備えた半導体基板上に
、第2のブロック層から第1のブロック層を通して半導
体基板まで達する深さの第1及び第2のV溝を、同一線
上に配列され且つ両方のV溝の一方の端部が所定距離だ
け離隔して対向するように形成するV溝形成工程と、 上記第1及び第2のV溝上に第1導電型の第1のクラッ
ド層、第1導電型の活性層及び第2導電型の第2のクラ
ッド層を順に積層させ第1及び第2の活性領域を形成す
る活性領域形成工程と、上記第2のクラッド層上方であ
って上記第2の活性領域の上方位置に絶縁層を形成する
絶縁層形成工程と、 上記第2のクラッド層上の上記第1の活性領域上方位置
に電極層を形成する電極層形成工程とを有することを特
徴とする発光ダイオードの製造方法。 4、上記電極層形成工程では、電極層の形成に先がけて
、上記第1及び第2のV溝以外の上記半導体基板上に堆
積した上記第1のクラッド層、活性層及び第2のクラッ
ド層を除去する除去工程を含むことを特徴とする請求項
3記載の発光ダイオードの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3920888A JPH0797661B2 (ja) | 1987-09-29 | 1988-02-22 | 発光ダイオードおよびその製造方法 |
DE88115965T DE3881996T2 (de) | 1987-09-29 | 1988-09-28 | Lichtemittierende Diode und Herstellungsverfahren. |
EP88115965A EP0310019B1 (en) | 1987-09-29 | 1988-09-28 | Light-emitting diode and method for fabricating the same |
US07/250,849 US4975752A (en) | 1987-09-29 | 1988-09-28 | Light-emitting diode |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-246748 | 1987-09-29 | ||
JP24674887 | 1987-09-29 | ||
JP3920888A JPH0797661B2 (ja) | 1987-09-29 | 1988-02-22 | 発光ダイオードおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01164077A true JPH01164077A (ja) | 1989-06-28 |
JPH0797661B2 JPH0797661B2 (ja) | 1995-10-18 |
Family
ID=26378531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3920888A Expired - Lifetime JPH0797661B2 (ja) | 1987-09-29 | 1988-02-22 | 発光ダイオードおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4975752A (ja) |
EP (1) | EP0310019B1 (ja) |
JP (1) | JPH0797661B2 (ja) |
DE (1) | DE3881996T2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5362973A (en) * | 1990-06-25 | 1994-11-08 | Xerox Corporation | Quantum fabricated via photo induced evaporation enhancement during in situ epitaxial growth |
US5252839A (en) * | 1992-06-10 | 1993-10-12 | Hewlett-Packard Company | Superluminescent light-emitting diode with reverse biased absorber |
US5574304A (en) * | 1992-09-14 | 1996-11-12 | Rohm Co., Ltd. | Superluminescent diode with offset current injection regions |
US5608234A (en) * | 1994-11-14 | 1997-03-04 | The Whitaker Corporation | Semi-insulating edge emitting light emitting diode |
EP0712169A1 (en) * | 1994-11-14 | 1996-05-15 | The Whitaker Corporation | Semi-insulating edge emitting light emitting diode |
US6008066A (en) * | 1996-08-08 | 1999-12-28 | Oki Electric Industry Co., Ltd. | Method of manufacturing a light emitting diode to vary band gap energy of active layer |
JPH1056200A (ja) * | 1996-08-08 | 1998-02-24 | Oki Electric Ind Co Ltd | 発光ダイオードおよびその製造方法 |
JP2000252520A (ja) * | 1999-03-03 | 2000-09-14 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
AU2003304112A1 (en) * | 2003-04-29 | 2004-11-26 | Midwest Research Institute | Ultra-high current density thin-film si diode |
JP2011124521A (ja) * | 2009-12-14 | 2011-06-23 | Sony Corp | 半導体レーザおよびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55121684A (en) * | 1979-03-13 | 1980-09-18 | Fujitsu Ltd | Light semiconductor device |
JPS5897888A (ja) * | 1981-12-08 | 1983-06-10 | Nec Corp | 半導体レ−ザ |
JPS59219959A (ja) * | 1983-05-30 | 1984-12-11 | Mitsubishi Electric Corp | 半導体発光受光装置 |
JPS60187080A (ja) * | 1984-03-07 | 1985-09-24 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ |
JPS60235484A (ja) * | 1984-05-09 | 1985-11-22 | Fujitsu Ltd | 半導体発光装置 |
JPS6214479A (ja) * | 1985-07-12 | 1987-01-23 | Oki Electric Ind Co Ltd | 発光・受光装置 |
JPS6289389A (ja) * | 1985-10-16 | 1987-04-23 | Nec Corp | 半導体レ−ザ |
JPS62152185A (ja) * | 1985-12-26 | 1987-07-07 | Fujitsu Ltd | 発光素子 |
-
1988
- 1988-02-22 JP JP3920888A patent/JPH0797661B2/ja not_active Expired - Lifetime
- 1988-09-28 EP EP88115965A patent/EP0310019B1/en not_active Expired - Lifetime
- 1988-09-28 US US07/250,849 patent/US4975752A/en not_active Expired - Lifetime
- 1988-09-28 DE DE88115965T patent/DE3881996T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0310019A3 (en) | 1990-08-16 |
EP0310019B1 (en) | 1993-06-23 |
DE3881996T2 (de) | 1993-10-14 |
EP0310019A2 (en) | 1989-04-05 |
JPH0797661B2 (ja) | 1995-10-18 |
DE3881996D1 (de) | 1993-07-29 |
US4975752A (en) | 1990-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4633476A (en) | Semiconductor laser with internal reflectors and vertical output | |
JP4445292B2 (ja) | 半導体発光素子 | |
JPH01164077A (ja) | 発光ダイオードおよびその製造方法 | |
JPS6343908B2 (ja) | ||
JP2000501571A (ja) | メサ部を有するオプトエレクトロニク半導体装置の製造方法 | |
CN113644550B (zh) | 半导体发光器件及其制造方法 | |
JP3683416B2 (ja) | スーパールミネッセントダイオード | |
JP3266728B2 (ja) | 導波路型光素子の製造方法 | |
JPH0724324B2 (ja) | 半導体レーザ・チップおよびその製造方法 | |
JPH1056200A (ja) | 発光ダイオードおよびその製造方法 | |
US5027368A (en) | Semiconductor laser device | |
JPH0671121B2 (ja) | 半導体レーザ装置 | |
JP4984514B2 (ja) | 半導体発光素子および該半導体発光素子の製造方法 | |
JPS61242091A (ja) | 半導体発光素子 | |
JP2783163B2 (ja) | 分布帰還型半導体レーザおよびその製造方法 | |
JPH0437598B2 (ja) | ||
US20010053166A1 (en) | Semiconductor laser and fabricating method of the same | |
JP2002204030A (ja) | 導波路型光素子 | |
JP3172558B2 (ja) | 半導体能動素子 | |
JPH0277174A (ja) | 端面放射型発光ダイオード | |
JPS5880887A (ja) | 半導体レ−ザ・フオトダイオ−ド光集積化素子 | |
JPH07312462A (ja) | 面発光レーザダイオードの製造方法,及び面発光レーザダイオード | |
JPH0377675B2 (ja) | ||
KR20030073206A (ko) | 반도체 레이저 다이오드 어레이 제조 방법 | |
JPH10144996A (ja) | 半導体レーザ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 13 |