JPH01161933A - Pn code acquisition device - Google Patents
Pn code acquisition deviceInfo
- Publication number
- JPH01161933A JPH01161933A JP62320366A JP32036687A JPH01161933A JP H01161933 A JPH01161933 A JP H01161933A JP 62320366 A JP62320366 A JP 62320366A JP 32036687 A JP32036687 A JP 32036687A JP H01161933 A JPH01161933 A JP H01161933A
- Authority
- JP
- Japan
- Prior art keywords
- output
- correlator
- code
- comparator
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000005070 sampling Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、固定パターンからなるビット列を捕捉する
PN符号捕捉装置、特にスペクトル拡散通信装置で用い
られる初期捕捉を行なうPN符号捕捉装置に関するもの
である。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a PN code capture device that captures a bit string consisting of a fixed pattern, and particularly to a PN code capture device that performs initial capture used in a spread spectrum communication device. be.
第3図は、例°えば文献rGLOBEcOM 83.1
315〜1319頁に示されている従来のPNN符号捕
捉装置示すもので、図中、(1)は受信信号の入力端子
、(2)は基!!搬送波発振器、(3)、(4)は上記
受信信号と基準搬送波とを掛け合わせるミクサ1および
ミクサ2、(5)は基準搬送波の穆相をπ/2 (ra
d)変化させるπ/2位相器、(6)、 (7)は上記
各ミクサ1(3)、 ミクサ2(4)の出力から高周波
成分を取り除<LPF(以下ローパスフィルタ)l、
LPF2、(8)、(9)は上記各LPFI(6) 、
LPF2(7)の出力をサンプルするS/H(以下サン
プルホールド回路)11S/H2、(lO)、(11)
はPN符号の相関をとる相関器1、相関器2、(12)
、 (13)は上記各相関器1(lO)、相関器2 (
11)の出力を2乗する2束量!、2束量2、(14)
は上記両2乗器1 (12)、2束量2(13)の出力
を加算する加算器、(15)は上記加算器(14)の出
力レベルと予め設定されたスレッショルドレベルとを比
較する比較器、(16)は上記比較器(15)の出力を
外部に出力する捕捉回路出力端子である。Figure 3 shows, for example, the document rGLOBEcOM 83.1.
This shows the conventional PNN code acquisition device shown on pages 315 to 1319. In the figure, (1) is the input terminal for the received signal, and (2) is the base! ! A carrier wave oscillator, (3) and (4) are mixers 1 and 2 that multiply the received signal and the reference carrier wave, and (5) is a multiplier for multiplying the reference carrier wave by π/2 (ra
d) The changing π/2 phase shifters (6) and (7) remove high frequency components from the outputs of each of the above mixers 1 (3) and 2 (4).
LPF2, (8), (9) are each of the above LPFIs (6),
S/H (hereinafter referred to as sample hold circuit) 11S/H2, (lO), (11) that samples the output of LPF2 (7)
are correlator 1 and correlator 2 that take the correlation of PN codes, (12)
, (13) is each of the above correlator 1 (lO), correlator 2 (
11) The amount of two bundles that squares the output! , 2 bundle amount 2, (14)
is an adder that adds the outputs of the double squarer 1 (12) and the two bundle quantity 2 (13), and (15) compares the output level of the adder (14) with a preset threshold level. The comparator (16) is a capture circuit output terminal for outputting the output of the comparator (15) to the outside.
第4図は上記各相関器1 (10)、相関器2 (11
)の構成を示すもので、図中、(17)は受信PN符号
を格納するシフトレジスタ、(18)は受信しようとす
るPN符号が格納されているシフトレジスタ、(19)
は受信PN符号とシフトレジスタ(18)内に予め用意
されているPN符号と掛け合わせる掛算器、(20)は
上記掛算器(19)からの結果を加算する加算器である
。Figure 4 shows each of the above correlators 1 (10) and 2 (11).
), in which (17) is a shift register that stores the received PN code, (18) is a shift register that stores the PN code to be received, and (19) is a shift register that stores the PN code to be received.
is a multiplier that multiplies the received PN code by a PN code prepared in advance in the shift register (18), and (20) is an adder that adds the results from the multiplier (19).
従来のPN符号捕捉装置は上記のように構成され、−入
力端子(1)に人力された受信信号は分岐され、一方は
ミクサ1(3)にまた他方はミクサ2(4)に人力され
る。ミクサ1(3)に入力された信号は、基準搬送波発
振器(2)の出力と掛算されてベースバンド信号に変換
される。一方ミクサ2(4)に入力された信号は、π/
2位相器(5)によってπ/2 (rad)位相がずら
された基準搬送波と掛算されてベースバンド信号に変換
される。A conventional PN code acquisition device is constructed as described above, - The received signal inputted to the input terminal (1) is branched, and one is inputted to mixer 1 (3) and the other to mixer 2 (4). . The signal input to the mixer 1 (3) is multiplied by the output of the reference carrier wave oscillator (2) and converted into a baseband signal. On the other hand, the signal input to mixer 2 (4) is π/
It is multiplied by a reference carrier wave whose phase is shifted by π/2 (rad) by a two-phase shifter (5) and converted into a baseband signal.
上記各ミクサ1(3)、ミクサ2(4)からの出力信号
は、LPFI(6)、LPF2 (7)で不要な高周波
成分が除去された後、S/)II (8)、S/H2(
9)でサンプルされて相関器1 (10)、相関器2
(11)に入力される。各相関器1 (10)、相関器
2 (11)では、予め受信しようとするPN符号が用
意されていて受信されたPN符号と相関がとられる。After unnecessary high frequency components are removed from the output signals from mixer 1 (3) and mixer 2 (4), S/)II (8) and S/H2 (
9) and correlator 1 (10), correlator 2
(11) is input. In each correlator 1 (10) and correlator 2 (11), a PN code to be received is prepared in advance and correlated with the received PN code.
すなわち、受信PN符号はシフトレジスタ(17)に格
納され、また受信しようとするPN符号は予めシフトレ
ジスタ(18)に用意されている。これら両PN符号は
、掛算器(19)により掛算され、その出力はシフトレ
ジスタ(17)、(18)の段数にわたって加算器(2
0)で加算される。そしてこの加算器(20)の出力が
相関器出力となる。That is, the received PN code is stored in the shift register (17), and the PN code to be received is prepared in advance in the shift register (18). Both of these PN codes are multiplied by a multiplier (19), and the output is multiplied by an adder (2) over the number of stages of shift registers (17) and (18).
0) is added. The output of this adder (20) becomes the correlator output.
次いで、各相関器1 (10)、相関器2 (11)の
出力は、2乗置1 (12)、2束量2 (13)で2
乗され、それらの結果は加算器(14)て加算される。Next, the outputs of each correlator 1 (10) and correlator 2 (11) are expressed as
The results are multiplied by an adder (14).
加算器(14)の出力は、比較器(15)に入力される
。The output of the adder (14) is input to the comparator (15).
次に、以上までの動作を具体的に説明する。Next, the operations described above will be specifically explained.
いま、入力端子(1)に人力される受信信号を仮に(1
)式で表現する。Now, let's assume that the received signal input to the input terminal (1) is (1
) expression.
r (t) = A−d (t) −PN (t) −
cos (Wot十〇) ・(1)なお、基準搬送
波発振器(2)の出力がCO5Wotであるとする。ま
た、(1)式において、Aは振幅、d(tLpN(t)
はデータおよびPN符号で、それぞれ±1の値をとる。r (t) = A-d (t) −PN (t) −
cos (Wot 10) (1) It is assumed that the output of the reference carrier wave oscillator (2) is CO5Wot. In addition, in equation (1), A is the amplitude, d(tLpN(t)
are data and PN code, each taking a value of ±1.
またWOは搬送波角周波数、θは受信信号の搬送波と基
準搬送波との位相差である。Further, WO is the carrier wave angular frequency, and θ is the phase difference between the carrier wave of the received signal and the reference carrier wave.
上記(1)式より、LPFI(8)、LPF2 (7)
の出力をそれぞれWl(t)、 Wo (t) とす
ると、w、(t) = P N (t)cosθ
・(2)Wo(L) = −P N (t)s
inθ ・(3)となる。ただし、データd(t
)の存在は動作の説明を複雑にするだけなので、ここで
は1としており、また出力L(t)、 Wo (t)の
振幅は簡単のため1としている。出力L(t)、 Wo
(t)は、それぞれS/)It(8)、S/H2(9
)でサンプルされ、相関器1(10)、相関器2 (1
1)に入力されてシフトレジスタ(18)のPN符号と
゛相関がとられる。From the above formula (1), LPFI (8), LPF2 (7)
Let the outputs of be Wl(t) and Wo(t) respectively, then w,(t) = P N (t)cosθ
・(2) Wo(L) = −P N (t)s
inθ ・(3). However, data d(t
) only complicates the explanation of the operation, so it is set to 1 here, and the amplitudes of the outputs L(t) and Wo(t) are set to 1 for simplicity. Output L(t), Wo
(t) are S/)It(8) and S/H2(9), respectively.
), correlator 1 (10), correlator 2 (1
1) and is correlated with the PN code of the shift register (18).
ここで、シフトレジスタ(17)の1段目にあるPN信
号をWl(t)、Wo (t)とし、シフトレジスタ(
17)、 (18)の段数をM、PN符号の1ビツトの
幅(チップ幅)をT。とすると、
L (t) = P N (t −1T() ・cos
θ ・(4)W、(t) = −P N (t −
1Tc) ・sinθ −(5)となる。相関器1
(10)および相関器2 (11)の出力をXI(t)
、Xo(t)トすルト、
L (t) = ’%:′oP N (t−1Tc)
・PN (ζTc−1Tc)・cosθ
・・・(6)Xo(t) ” −’2:、: P
N (t −1Tc) ・PN(ζTc−1T(、)
・5ino ・・・(7)となる。Here, the PN signals in the first stage of the shift register (17) are assumed to be Wl(t) and Wo(t), and the shift register (
17), (18), the number of stages is M, and the width of 1 bit of the PN code (chip width) is T. Then, L (t) = P N (t −1T() ・cos
θ ・(4)W, (t) = −P N (t −
1Tc) ・sin θ −(5). Correlator 1
(10) and the output of correlator 2 (11) as XI(t)
, Xo(t)tort, L(t) = '%:'oP N (t-1Tc)
・PN (ζTc-1Tc)・cosθ
...(6)Xo(t)"-'2:,: P
N (t −1Tc) ・PN(ζTc−1T(,)
・5ino...(7).
ただし、ζTcは受信PN符号と予め用意されたPN符
号との初期位相差を表わしている。However, ζTc represents the initial phase difference between the received PN code and the PN code prepared in advance.
したがって、上記各出力X+(t)、Xo(t)は、t
=ζ丁、+ nLTc ea+ (
8)で最大相関出力値(ただしn:整数、L:PN符号
長)となり、このときの出力X+、Xoは、XI(ζT
c+ nLTc) = M−cosθ −(9)
XO(ζTc+ nLTc) =−M−cosθ ・
(10)となる。Therefore, each of the above outputs X+(t) and Xo(t) are t
= ζ ding, + nLTc ea+ (
8) becomes the maximum correlation output value (where n: integer, L: PN code length), and the outputs X+ and Xo at this time are XI(ζT
c+nLTc) = M-cosθ-(9)
XO(ζTc+nLTc) = -M-cosθ ・
(10).
これら各出力X、、X0は2束量1 (12)、2束量
2(13)で2乗され、これら゛の出力は加算器(14
)で加算される。したがって、加算器(14)の出力を
y(t)とすると、
y(t)=X+(t)2+Xo(t)2= (%:二
P N (t −1Tc) ・PN(ζ Tc−
1Tc))2・・・(11)
となる。そして、PN符号が一致したときにy (t)
は最大値をとる。このときのy (t)は、上記(9)
式、(10)式より次式のようになる。Each of these outputs X, ,
) is added. Therefore, if the output of the adder (14) is y(t), then y(t)=X+(t)2+Xo(t)2= (%:2 P N (t −1Tc) ・PN(ζ Tc−
1Tc))2...(11) It becomes. Then, when the PN codes match, y (t)
takes the maximum value. At this time, y (t) is given in (9) above.
From equation (10), the following equation is obtained.
y(ζT(+ nLT□ = M2”・(12)上記加
算器(14)の出力y (t)は比較器(15)に入力
され、予め設定されたレベル(いまこれを仮にRTHと
する) RTHと比較され、y (t)がRT□を超え
たときに比較器(15)は例えば“1”を出力し、y
(t)がRTHに達しないときに“0”を出力する。y(ζT(+ nLT□ = M2”・(12) The output y (t) of the adder (14) is input to the comparator (15) and is set at a preset level (temporarily assume this is RTH). When y (t) exceeds RT□, the comparator (15) outputs “1”, for example, and y
When (t) does not reach RTH, it outputs "0".
したがって、比較器(15)の出力を2 (1)とする
と、で表わされる。Therefore, if the output of the comparator (15) is 2 (1), then it is expressed as 2 (1).
比較器(15)の出力Z (t)は出力端子(16)か
ら出力され、この出力が°゛1°°のときにPN符号が
捕捉されたものと判断する。The output Z (t) of the comparator (15) is output from the output terminal (16), and it is determined that the PN code has been captured when this output is 0.1°.
上記のような従来のPN符号捕捉装置では、仮にθ=0
の状態でPN符号が一致している場合を考えると、相関
器1’(10)(7)出力X+(t)、相関器2(11
)ノ出力Xo(t)は、上記(9)式、(lO)式より
以下のようになる。In the conventional PN code acquisition device as described above, if θ=0
Considering the case where the PN codes match in the state, correlator 1' (10) (7) output
) output Xo(t) is obtained from the above equations (9) and (lO) as follows.
XI (t) = M at θ=0、t=ζ7(
、+ nLTc・・・(14)
Xo(t)=Oat θ = 0 、 t =
ζ 7c+nL丁c・・・(15)
すなわち、相関器1 (10)の出力X+(t)にすべ
ての相関情報が含まれ、相関器2 (11)の出力Xo
(t)には、相関情報が全く現われない。入力端子(
1)に入力される受信信号に雑音が付随している場合、
相関器2 (11)の出力X、 (t)には雑音成分し
か含まれていないことになる。したがって、加算器(1
4)において、相関情報を全く含まない雑音成分が余分
に加えられることになり、比較器(15)での比較結果
が誤り易くなり、PN符号の捕捉に失敗し易いという問
題がある。XI (t) = M at θ=0, t=ζ7(
, + nLTc...(14) Xo(t)=Oat θ = 0, t =
ζ7c+nLdc...(15) That is, all the correlation information is included in the output X+(t) of correlator 1 (10), and the output Xo of correlator 2 (11)
No correlation information appears in (t). Input terminal (
If the received signal input to 1) is accompanied by noise,
The output X, (t) of correlator 2 (11) contains only noise components. Therefore, the adder (1
In 4), there is a problem in that an extra noise component that does not include any correlation information is added, and the comparison result in the comparator (15) is likely to be erroneous, making it easy to fail in capturing the PN code.
この発明は、かかる問題点を解決するためになされたも
ので、PN符号の捕捉を確実に行なうことができるPN
符号捕捉装置を得ることを目的とする。This invention was made to solve this problem, and is a PN code that can reliably capture the PN code.
The purpose is to obtain a code capture device.
この発明に係るPN符号捕捉装置は、受信信号と基準搬
送波とを掛け合わせる第1のミクサと、上記基′!J−
搬送波の位相をずらせる移相器と、位相のずれた基準搬
送波と受信信号とを掛け合わせる第2のミクサと、上記
第1のミクサからの信号に基づきPN符号の相関をとる
第1の相関器と、上記第2のミクサからの信号に基づき
PN符号の相関をとる第2の相関器と、上記第1の相関
器の出力に基づきPN符号捕捉の判定を行なう手段と、
上記第2の相関器の出力に基づき制御信号を発生させる
制御手段と、この制御信号に基づき制御電圧を発生させ
る制御電圧発生器と、この制御電圧に基づぎ上記基準搬
送波の発振周波数を制御する電圧制御発振器とを設ける
ようにしたものである。The PN code acquisition device according to the present invention includes a first mixer that multiplies a received signal and a reference carrier wave, and the base '! J-
a phase shifter that shifts the phase of the carrier wave, a second mixer that multiplies the phase-shifted reference carrier wave and the received signal, and a first correlation that correlates the PN code based on the signal from the first mixer. a second correlator that correlates the PN code based on the signal from the second mixer; and means for determining PN code acquisition based on the output of the first correlator;
a control means that generates a control signal based on the output of the second correlator; a control voltage generator that generates a control voltage based on the control signal; and a control voltage generator that controls the oscillation frequency of the reference carrier based on the control voltage. A voltage controlled oscillator is provided.
この発明においては、第2の相関器の出力に基づき制御
信号が発生しこの制御信号に基づき基準搬送波の発振周
波数が制御され、受信信号の受信搬送波との移相差がな
くされる。そして、第1の相関器の出力を用いてPN符
号の捕捉の判定がなされる。このため、PN符号の捕捉
確率を高めることが可能となる。In this invention, a control signal is generated based on the output of the second correlator, and the oscillation frequency of the reference carrier is controlled based on this control signal, thereby eliminating the phase shift difference between the received signal and the received carrier. Then, the output of the first correlator is used to determine whether the PN code is captured. Therefore, it is possible to increase the probability of capturing the PN code.
第1図はこの発明の一実施例を示すもので、図中、第3
図および第4図と同一符号は同−又は相当部分を示す。FIG. 1 shows an embodiment of the present invention.
The same reference numerals as those in the figures and FIG. 4 indicate the same or corresponding parts.
(21)は2束量2 (13)のレベルをサンプルする
S/H3、(22)はS/H3(21)の出力を軟判定
する軟判定回路、(23)は上記軟判定回路(22)の
出力に基づき制御電圧を発生させる制御電圧発生器、(
24)はこの制御電圧に基づき発振周波数を制御する電
圧制御発振器、(25)は第3図の比較器(15)より
もスレッショルドレベルが低い比較器、(26)は2束
量1 (12)の出力と予め設定されているスレッショ
ルドレベルとを比較する比較器1、(27)はこの比較
器1 (26)の出力を外部に出力する。(21) is the S/H3 that samples the level of the two-bundle quantity 2 (13), (22) is a soft decision circuit that makes a soft decision on the output of S/H3 (21), and (23) is the soft decision circuit (22) ), a control voltage generator that generates a control voltage based on the output of (
24) is a voltage controlled oscillator that controls the oscillation frequency based on this control voltage, (25) is a comparator with a lower threshold level than the comparator (15) in Figure 3, and (26) is a two-bundle quantity 1 (12) A comparator 1 (27) that compares the output of the comparator 1 (27) with a preset threshold level outputs the output of the comparator 1 (26) to the outside.
捕捉回路の出力端子である。This is the output terminal of the capture circuit.
上記のように構成されたPN符号捕捉装置においては、
PN符号が一致したときに比較器(25)の出力が“1
”となる。したがって、この出力を用いて2束量2 (
13)の出力をS/H3(21)にてサンプルすること
により、2つある相関器のうちの一方、具体的には相関
器2 (11)の出力レベルをモニタすることができる
。S/83(21)にてサンプルされたパルスは、軟判
定回路(22)にて軟判定され、制御電圧発生器(23
)に送られる。制御電圧発生器(23)では、このパル
スレベルが常にOになるように電圧制御発振器(24)
に電圧を供給する。In the PN code acquisition device configured as above,
When the PN codes match, the output of the comparator (25) becomes “1”.
”. Therefore, using this output, the amount of two bundles 2 (
By sampling the output of 13) at S/H3 (21), it is possible to monitor the output level of one of the two correlators, specifically, correlator 2 (11). The pulse sampled by the S/83 (21) is soft-determined by the soft-decision circuit (22), and then sent to the control voltage generator (23).
) will be sent to. The control voltage generator (23) uses a voltage controlled oscillator (24) so that this pulse level is always O.
supply voltage to.
相関器2 (11)の出力には、(10)式に示すよう
に搬送波穆相差θに応じて相関情報のsinθ倍が現わ
れる。したがって、この出力を常に0になるように制御
するということは、この位相差θを0(rad)または
π(rad)にすることである。θが0又はπになると
、(9)式に示すように相関情報はすべてもう一方の相
関器1 (10)の出力に現われるので、PN符号を捕
捉したかどうかの判定を、雑音成分しか含まれていない
相関器2 (11)の出力を加えることなく、相関器1
(10)の出力のみを用いて行なうことができる。In the output of the correlator 2 (11), the correlation information multiplied by sin θ appears in accordance with the carrier wave phase difference θ, as shown in equation (10). Therefore, controlling this output so that it is always 0 means setting this phase difference θ to 0 (rad) or π (rad). When θ becomes 0 or π, all the correlation information appears in the output of the other correlator 1 (10) as shown in equation (9), so it is difficult to judge whether the PN code has been captured or not. Correlator 1 without adding the output of Correlator 2 (11)
This can be done using only the output of (10).
なお、第1図における比較器(25)のスレッショルド
レベルは、第3図に示す比較器(15)のスレッショル
ドレベルよりも低く設定されているため、雑音を誤って
捕捉する確率が高くなる。ところが、比較器(25)の
役割は、相関器2 (11)の出力のレベルをモニタす
るタイミングを得ることであり、従来の比較器(15)
のような最終的な捕捉回路の判定器ではない。そして、
比較器(25)のスレッショルドレベルを下げることに
より、はぼPNフレーム毎に位相差θの制御が可能とな
る。Note that since the threshold level of the comparator (25) in FIG. 1 is set lower than the threshold level of the comparator (15) shown in FIG. 3, the probability of erroneously capturing noise increases. However, the role of the comparator (25) is to obtain the timing to monitor the level of the output of the correlator 2 (11), and the role of the comparator (25)
It is not a final acquisition circuit judge like . and,
By lowering the threshold level of the comparator (25), it becomes possible to control the phase difference θ for each PN frame.
第2図はこの廃明の他の実施例を示すもので、図中、第
1図と同一符号は同−又は相当部分を示す。(28)は
PN符号の1周期を積分し放電する積分放電回路、(2
9)は相関器1 (10)の出力と予め設定されている
スレッショルドレベルとを比較する比較器2であり、制
御電圧として相関器2 (11)の出力の積分放電電圧
が用いられるようになっている。FIG. 2 shows another embodiment of this invention, in which the same reference numerals as in FIG. 1 indicate the same or corresponding parts. (28) is an integral discharge circuit that integrates and discharges one cycle of the PN code, (2
9) is a comparator 2 that compares the output of the correlator 1 (10) with a preset threshold level, and the integrated discharge voltage of the output of the correlator 2 (11) is used as the control voltage. ing.
このように構成することにより、第1図に示す2束量1
(12)、2束量2 (13)、加算器(14)、比
較器(25)、S/)13(21)の各回路が不要とな
るので、構造を簡略化できる。By configuring in this way, the amount of two bundles 1 shown in FIG.
(12), the two-bundle quantity 2 (13), the adder (14), the comparator (25), and the S/) 13 (21) circuits are not required, so the structure can be simplified.
なお、上記各実施例においては、いずれも相関器2 (
11)の出力を制御用として用いる場合を示したが、逆
に相関器1 (10)の出力を制御用とし、相関器2
(11)の出力から相関パルスを得るようにしてもよい
。In addition, in each of the above embodiments, the correlator 2 (
11) is used for control, but conversely, the output of correlator 1 (10) is used for control, and the output of correlator 2 is used for control.
A correlation pulse may be obtained from the output of (11).
この発明は以上説明したとおり、基準搬送波の位相を受
信信号の搬送波の位相にそろえることができるので、P
N符号の検出確率を向上させることができる等の効果が
ある。As explained above, this invention allows the phase of the reference carrier wave to be aligned with the phase of the carrier wave of the received signal.
This has effects such as being able to improve the detection probability of N codes.
第1図はこの発明の一実施例を示すPN符号捕捉装置の
ブロック図、第2図はこの発明の他の実施例を示す第1
図相当図、第3図は従来のPN符号捕捉装置を示す第1
図相当図、第4図は相関器の構成を示すブロック図であ
゛る。
(3)・・・ミクサ1、 (4)・・・ミクサ2
、(5)・・・π/2移相器、 (lO)・・・相
関器1、(11)・・・相関器2、 (12)・
・・2乗置1、(13)・・・2乗置2、 (14
)・・・加算器、(21)・・・S/H3、(22)・
・・軟判定回路、(23)・・・制御電圧発生器、
(24)・・・電圧制御発振器、(25)・・・比較、
器、(26)・・・比較器1、 (28)・・・積
分放電回路、(29)・・・比較器2゜
なお、各図°中、同一符号は同−又は相当部分を示す。FIG. 1 is a block diagram of a PN code acquisition device showing one embodiment of the present invention, and FIG. 2 is a block diagram of a PN code acquisition device showing another embodiment of the invention.
Fig. 3 is a first diagram showing a conventional PN code acquisition device.
FIG. 4 is a block diagram showing the configuration of the correlator. (3)...Mixer 1, (4)...Mixer 2
, (5)...π/2 phase shifter, (lO)...correlator 1, (11)...correlator 2, (12)...
...squared 1, (13)...squared 2, (14
)...Adder, (21)...S/H3, (22)...
... Soft decision circuit, (23) ... Control voltage generator, (24) ... Voltage control oscillator, (25) ... Comparison,
(26)...Comparator 1, (28)...Integrator discharge circuit, (29)...Comparator 2. In each figure, the same reference numerals indicate the same or equivalent parts.
Claims (3)
クサと、上記基準搬送波の位相をずらせる移相器と、受
信信号と移相器からの基準搬送波とを掛け合わせる第2
のミクサと、上記第1のミクサからの信号に基づきPN
符号の相関をとる第1の相関器と、上記第2のミクサか
らの信号に基づきPN符号の相関をとる第2の相関器と
、上記第1の相関器の出力に基づきPN符号捕捉の判定
を行なう手段と、上記第2の相関器の出力に基づき制御
信号を発生させる制御手段と、この制御信号に基づき制
御電圧を発生させる制御電圧発生器と、この制御電圧に
基づき上記基準搬送波の発振周波数を制御する電圧制御
発振器とを具備することを特徴とするPN符号捕捉装置
。(1) A first mixer that multiplies the received signal and a reference carrier wave, a phase shifter that shifts the phase of the reference carrier wave, and a second mixer that multiplies the received signal and the reference carrier wave from the phase shifter.
mixer, and PN based on the signal from the first mixer.
a first correlator that correlates the codes; a second correlator that correlates the PN codes based on the signal from the second mixer; and a determination of PN code capture based on the output of the first correlator. a control means for generating a control signal based on the output of the second correlator, a control voltage generator for generating a control voltage based on the control signal, and oscillation of the reference carrier wave based on the control voltage. 1. A PN code acquisition device comprising: a voltage controlled oscillator that controls frequency.
ミングを検出する比較器と、そのタイミングで第2の相
関器の出力をサンプルするサンプルホールド回路と、こ
のサンプルホールド回路の出力を軟判定して制御信号を
出力する軟判定回路とを有していることを特徴とする特
許請求の範囲第1項記載のPN符号捕捉装置。(2) The control means includes a comparator that detects timing based on the sum of the squares of both correlators, a sample hold circuit that samples the output of the second correlator at that timing, and an output of this sample hold circuit. 2. The PN code acquisition device according to claim 1, further comprising a soft decision circuit that makes a soft decision and outputs a control signal.
して制御信号を出力する積分放電回路を有していること
を特徴とする特許請求の範囲第1項記載のPN符号捕捉
装置。(3) The PN code acquisition according to claim 1, wherein the control means has an integral discharge circuit that integrates and discharges the output of the second correlator and outputs a control signal. Device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62320366A JPH01161933A (en) | 1987-12-18 | 1987-12-18 | Pn code acquisition device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62320366A JPH01161933A (en) | 1987-12-18 | 1987-12-18 | Pn code acquisition device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01161933A true JPH01161933A (en) | 1989-06-26 |
Family
ID=18120674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62320366A Pending JPH01161933A (en) | 1987-12-18 | 1987-12-18 | Pn code acquisition device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01161933A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621914A (en) * | 1992-06-29 | 1994-01-28 | Mitsubishi Electric Corp | Spectrum diffusion receiver |
-
1987
- 1987-12-18 JP JP62320366A patent/JPH01161933A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621914A (en) * | 1992-06-29 | 1994-01-28 | Mitsubishi Electric Corp | Spectrum diffusion receiver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6452959B1 (en) | Method of and apparatus for generating data sequences for use in communications | |
US4485477A (en) | Fast frequency/code search | |
JPH05145515A (en) | Spread spectrum communication equipment | |
CA2385116A1 (en) | Matched filter and spread spectrum receiver | |
JPH11168516A (en) | Dc offset canceller, receiver provided with it, communication system and dc offset cancelling method | |
JPH01161933A (en) | Pn code acquisition device | |
US5077754A (en) | Tau-dither circuit | |
US6731675B2 (en) | Receiving device for spread spectrum communication system | |
US6516020B1 (en) | Correlator and despreading code switching method | |
JPH0269033A (en) | Spread spectrum receiver | |
JP4698446B2 (en) | Spread spectrum signal receiver | |
JPH1070520A (en) | Acquisition method of receiver | |
JPH01161934A (en) | Pn code acquisition circuit | |
JP2000165295A (en) | Synchronization acquisition determination method, synchronization acquisition determination circuit, and synchronization acquisition circuit for spread spectrum communication system | |
KR20010028099A (en) | Method and apparatus for tracking synchronization in a reciever using CDMA | |
JPS609237A (en) | Receiver of spread spectrum signal | |
JPH05268190A (en) | Spread spectrum communication equipment | |
JPH0247911A (en) | Digital matched filter | |
JP2601206B2 (en) | Spread spectrum communication system and receiving apparatus | |
SU1327307A2 (en) | Phase synchronization digital device | |
Gui et al. | Noncoherent delay-lock tracking loop for chip-interleaving DS SS system | |
JPH033530A (en) | Correlation demodulator | |
JP2848724B2 (en) | Synchronization judgment circuit | |
JP4093991B2 (en) | Oscillator | |
JPH06120930A (en) | Receiver |