[go: up one dir, main page]

JPH01156681A - Circuit board inspecting method - Google Patents

Circuit board inspecting method

Info

Publication number
JPH01156681A
JPH01156681A JP62316875A JP31687587A JPH01156681A JP H01156681 A JPH01156681 A JP H01156681A JP 62316875 A JP62316875 A JP 62316875A JP 31687587 A JP31687587 A JP 31687587A JP H01156681 A JPH01156681 A JP H01156681A
Authority
JP
Japan
Prior art keywords
circuit board
measurement
signal
probe
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62316875A
Other languages
Japanese (ja)
Other versions
JPH0697254B2 (en
Inventor
Hideaki Minami
秀明 南
Hideaki Wakamatsu
英彰 若松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP62316875A priority Critical patent/JPH0697254B2/en
Publication of JPH01156681A publication Critical patent/JPH01156681A/en
Publication of JPH0697254B2 publication Critical patent/JPH0697254B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

PURPOSE:To obtain a circuit board inspecting device capable of detecting inferior pars with a simple program by measuring impedances on each measuring point in the manner of connecting a measuring signal wave to N-1 pieces of a probe and connecting the remaining one piece to a signal detecting part. CONSTITUTION:The probes 1-4 corresponding to respective measuring points A-D are connected to a power source 5 for the measurement and the signal detector 6 through switches 1a-4a and 1b-4b respectively. The output of the signal detector 6 is connected to a CPU 9 through an amplifier 7 and an A/D converter 8. When the inspection is made, three pieces among the probes 1-4 are connected to the power source 5 for the measurement and the remaining one is connected to the signal detector 6 by the operation of the switches, then the measured value in this instance is compared with an expected value keeping in a memory 10 by CPU 9. With this arrangement, the inspection can be performed by the simple program without specifying probe numbers corresponding to the packing parts and/or a guard pin.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は回路基板の検査方法に関し、さらに詳しく言
えば、インサーキットテスタにおける新規な検査方法に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for testing a circuit board, and more specifically, to a novel testing method for an in-circuit tester.

〔従 来 例〕[Conventional example]

インサーキットテスタによる回路基板の検査においては
、フィクスチャーと呼ばれる基板固定装置が用いられる
。このフィクスチャーには被検査回路基板の測定ポイン
トに対応するプローブが多数植設されており、同プロー
ブを介して測定信号を与えるとともに、その応答信号を
検出し、例えば良品基板から予め吸収した良品データと
その検出信号とを比較することにより、回路基板の良否
を判別するようにしている。すなわち基本的には。
When testing a circuit board using an in-circuit tester, a board fixing device called a fixture is used. This fixture is equipped with a large number of probes that correspond to the measurement points on the circuit board to be inspected, and it provides measurement signals through the probes and detects the response signals. By comparing the data and its detection signal, it is determined whether the circuit board is good or bad. Basically.

特定のプローブを測定信号源に接続し、それに対応する
所定のプローブから検出信号を得るということになるが
、これにはいくつかの方法がある。
There are several ways to connect a specific probe to a measurement signal source and obtain a detection signal from a corresponding predetermined probe.

■総当り方式:これは各プローブ間をすべてテストする
もので、第2図に示されているような例えば4つの抵抗
R1〜R4の回路網をテストする場合には、A−B、A
−C,A−D、B−C,B−D、C−Dの各テストステ
ップを踏むことになる。
■Brute force method: This is a method that tests everything between each probe. For example, when testing a circuit network of four resistors R1 to R4 as shown in Figure 2, A-B, A-B,
-C, A-D, B-C, B-D, and CD test steps will be performed.

■ショートグループ、オープングループによるテスト:
良品基板より良品データを吸収する際、特定のプローブ
に対しである一定レベル以下のプローブのグループ(シ
ョートグループ)をつくり、検査時にそのグループ内の
プローブがある一定レベル以下で、かつ、他のグループ
との間ではオープンである時に良品と判断する。
■Short group and open group tests:
When absorbing non-defective data from a non-defective board, a group (short group) of probes below a certain level is created for a specific probe, and during inspection, if the probes in that group are below a certain level and other groups A product is judged to be of good quality if it is open between the two.

■ビン間テスト:特にり、C,Rなど単品が存在する場
合、そのプローブピン間を測定する。第2図の例につい
て言えば、A−B、B−C,C−D、D−A間のテスト
を行う。
■Bin-to-bin test: If there are single products such as R, C, and R, measure between the probe pins. In the example of FIG. 2, tests are performed between AB, BC, CD, and DA.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記■の総当り方式はプログラム的には比較的単純であ
るが、測定ポイントが多くなると測定ステップが大幅に
増大し、高速性に欠ける。これに対し、■のショート、
オープンはある程度高速ではあるが、不良と判定された
場合、その不良部品の所在が掴み難くリペアを行う上で
不便である。
The brute-force method (2) above is relatively simple in terms of programming, but as the number of measurement points increases, the number of measurement steps increases significantly, resulting in a lack of high speed. On the other hand, the short of ■
Opening is relatively fast, but if it is determined to be defective, it is difficult to locate the defective part, which is inconvenient for repair.

その点■のピン間テストによれば、精度がよく不良部品
の位置を適確に掴むことができ、リペアを行う上で便利
ではあるが、プログラムが複雑でその設計にかなりの手
間がかる。その場合なによりもまず問題なのは、プログ
ラム作成者が測定方法はもとより被測定対象である部品
の性質、特性等を知っていることが前提であり、このよ
うな総合的な知識がなければプログラムをつくることが
できないということである。
According to point (2), pin-to-pin testing has good accuracy and can accurately locate defective parts, making it convenient for repair, but the program is complex and requires considerable effort to design. In this case, the first problem is that it is assumed that the program creator knows not only the measurement method but also the properties and characteristics of the parts being measured, and without such comprehensive knowledge, it is impossible to write the program. This means that it cannot be created.

この発明は上記した従来の事情に鑑みなされたもので、
その目的は、複雑なプログラム設計が不要であり、しか
も多数の測定ポイントを高速に検査することができるよ
うにした回路基板検査方法を提供することにある。
This invention was made in view of the above-mentioned conventional circumstances,
The purpose is to provide a circuit board testing method that does not require complicated program design and can test a large number of measurement points at high speed.

〔問題点を解決するための手段〕[Means for solving problems]

上記した目的を達成するため、この発明においては、被
測定回路基板の測定ポイントに接触する複数(N本)の
プローブと、該プローブを介して被検査回路基板に測定
信号を供給する測定信号源およびその被検査回路基板側
から出力される応答信号を同じくプローブを介して検出
する信号検出部と、上記プローブを上記測定信号源もし
くは信号検出部のいずれかに接続する切替え手段とを含
み。
In order to achieve the above object, the present invention includes a plurality of (N) probes that contact measurement points on a circuit board under test, and a measurement signal source that supplies measurement signals to the circuit board under test via the probes. and a signal detection unit that detects a response signal output from the circuit board to be tested via the probe, and a switching unit that connects the probe to either the measurement signal source or the signal detection unit.

上記信号検出部から出力される検出信号を予定された基
準信号と比較することにより、上記被検査回路基板の良
否を判定する回路基板検査方法において、上記プローブ
の内、N−1本を上記測定信号源に接続するとともに、
残りの1本を上記信号検出部に接続し、これを各プロー
ブについて行うことにより各測定ポイントのインピーダ
ンスを測定し、該インピーダンスの値をもって良否を判
定することを特徴としている。
In the circuit board testing method for determining the quality of the circuit board to be tested by comparing the detection signal output from the signal detection section with a predetermined reference signal, N-1 of the probes are used for the measurement. Connect to the signal source and
The remaining one is connected to the signal detection section, and this is done for each probe to measure the impedance of each measurement point, and the quality is determined based on the impedance value.

〔作   用〕[For production]

検査に先立って、良品基板から判定基準となる良品デー
タ(基準データ)の取込みが行われる。このデータ取込
み作業は、上記の如くプローブを切替えることにより、
各測定ポイントの個々につぃてそのインピーダンスが測
定され、その値はメモリに記憶される。このようにして
、好ましくは複数の良品基板からデータを吸収し、それ
を平均化して判定基準となる良品データが決められる。
Prior to the inspection, non-defective data (reference data) serving as a judgment standard is captured from a non-defective board. This data acquisition work can be done by switching the probe as described above.
The impedance of each measurement point is measured individually and the value is stored in memory. In this way, data is preferably absorbed from a plurality of non-defective boards, and the data is averaged to determine non-defective data that serves as a criterion.

しかるのち、実際の基板検査に移行する。すなわち、被
検査回路基板の各測定ポイントにプローブを当て、上記
良品データ吸収時と同一の順序および条件でプローブが
切替えられて、各測定ポイントのインピーダンスが測定
される。そして、この測定インピーダンス値と良品デー
タとが比較され、許容範囲内かが判定される。
After that, the actual board inspection begins. That is, a probe is applied to each measurement point of the circuit board to be inspected, and the probes are switched in the same order and under the same conditions as when absorbing the non-defective product data, and the impedance of each measurement point is measured. Then, this measured impedance value is compared with non-defective product data, and it is determined whether it is within the allowable range.

〔実 施 例〕〔Example〕

以下、この発明を第1図に示されている模式図を参照し
ながら詳細に説明する。
Hereinafter, the present invention will be explained in detail with reference to the schematic diagram shown in FIG.

同図には第2図の回路網の各測定ポイントA〜Dに対応
する4つのプローブ1〜4が示されている6すなわち、
プローブ1は測定ポイントAに。
The figure shows four probes 1-4 corresponding to each measurement point A-D of the network of FIG.
Probe 1 is at measurement point A.

2はBに、3はCにそして4はDにそれぞれ対応するよ
うに図示しないフィクスチャーのピンボードに植設され
ている。各プローブ1〜4には、それぞれ2つの切替え
スイッチla、lb;2a。
2 corresponds to B, 3 corresponds to C, and 4 corresponds to D, respectively, on a pin board of a fixture (not shown). Each probe 1 to 4 has two changeover switches la, lb; 2a.

2b ; 3a、3b ;4a、4bが並列的に接続さ
れている。各プローブ1〜4はその一方のスイッチla
、2a、3a、4aを介して測定信号源である例えば交
流電源5に接続されている。また、各プローブ1〜4は
他方のスイッチlb、2b。
2b; 3a, 3b; 4a, 4b are connected in parallel. Each probe 1-4 has one switch la
, 2a, 3a, and 4a to a measurement signal source, for example, an AC power source 5. Further, each probe 1 to 4 is connected to the other switch lb, 2b.

3b、4bを介して信号検出部6に接続されている。こ
の実施例において同信号検出部6は電流−電圧変換器か
らなる。この信号検出部6の出力側には、増幅器7を介
してA/D変換器8が接続されており、その変換データ
はCPU(中央処理手段)9にて処理され、また、スイ
ッチ1a〜4bもこのCPU9により制御されるように
なっている。
It is connected to the signal detection section 6 via 3b and 4b. In this embodiment, the signal detection section 6 consists of a current-voltage converter. An A/D converter 8 is connected to the output side of the signal detection section 6 via an amplifier 7, and the converted data is processed by a CPU (central processing means) 9. is also controlled by this CPU 9.

この発明によれば1次のようにして基板検査が行われる
。まず、良品基板から判定基準に使用される良品データ
を得る。すなわち、良品基板を図示しないフィクスチャ
ーにセットし、同じく図示しないプレス装置を動作させ
て各プローブ1〜4を良品基板の測定ポイントA−Dに
接触させる。
According to this invention, board inspection is performed in the first order. First, non-defective data used as a criterion is obtained from a non-defective board. That is, a non-defective substrate is set in a fixture (not shown), and a press device (also not shown) is operated to bring each of the probes 1 to 4 into contact with measurement points A to D of the non-defective substrate.

そして、交流電源5側のスイッチ1a〜4aの内、スイ
ッチ1aを「開」、その他のスイッチ2a〜4aを「閉
」とするとともに、信号検出器6側のスイッチ1b〜4
bの内、スイッチ1bを「閉」。
Then, among the switches 1a to 4a on the side of the AC power source 5, the switch 1a is set to "open" and the other switches 2a to 4a are set to "closed", and the switches 1b to 4 on the side of the signal detector 6 are set to "open".
In step b, switch 1b is "closed".

その他のスイッチ2b〜4bを「開」とする。これによ
り、測定ポイントB、C,Dは同電位で。
The other switches 2b to 4b are set to "open". As a result, measurement points B, C, and D are at the same potential.

測定ポイントAのみがそれらに対して低電位となるため
、この例の場合測定ポイントBとDから測定ポイントA
に向けて電流が流れ込むことになる。
In this example from measurement points B and D to measurement point A, since only measurement point A has a low potential with respect to them.
Current will flow towards.

この電流は信号検出器6にて例えば電圧に変換され、増
幅器7で所定に増幅されたのち、A/D変換器8にてデ
ジタルのデータに変換される。このデータは良品基板の
測定ポイントAにおけるインピーダンスであり、CPU
9はこの良品データを測定ポイントAの基準データとし
てメモリ10に格納する。次に、交流電源5側のスイッ
チ18〜4aの内、スイッチ2aを「開」、その他のス
イッチla、3a、4aを「閉」とするとともに、信号
検出器6側のスイッチ1b〜1dの内、スイッチ2bを
「閉」、その他のスイッチlb、3b。
This current is converted into, for example, a voltage by a signal detector 6, amplified to a predetermined value by an amplifier 7, and then converted into digital data by an A/D converter 8. This data is the impedance at measurement point A of the good board, and is
9 stores this non-defective data in the memory 10 as reference data for the measurement point A. Next, among the switches 18 to 4a on the AC power supply 5 side, the switch 2a is set to "open" and the other switches la, 3a, and 4a are set to "closed", and the switches 1b to 1d on the signal detector 6 side are set to "open". , switch 2b is "closed", and the other switches lb and 3b.

4bを「開」とする。これにより、測定ポイントBのイ
ンピーダンスが検出され、そのデータが同ポイントBに
おける基準データとしてメモリ10に格納される。以後
同様にして測定ポイントC,Dのインピーダンスが求め
られ、そのデータは同ポイントC,Dにおける基準デー
タとしてメモリ10に格納される。このようにして、良
品基板から判定基準としての良品(基準)データを吸収
するのであるが、好ましくは複数の良品基板からデータ
を得て、その平均値を使用するとよい。
4b is set to "open". As a result, the impedance at the measurement point B is detected, and the data is stored in the memory 10 as reference data at the measurement point B. Thereafter, the impedances at measurement points C and D are obtained in the same manner, and the data is stored in the memory 10 as reference data at the same points C and D. In this way, non-defective (reference) data as a determination criterion is absorbed from non-defective boards, but it is preferable to obtain data from a plurality of non-defective boards and use the average value.

しかるのち、被検査回路基板をフイクスチャーにセット
してその基板検査が行われる。すなわち。
Thereafter, the circuit board to be tested is set in a fixture and the board is tested. Namely.

上記のスイッチ切替え順序と同じ順序にしたがって交流
電源5側のスイッチ1a〜4aと、信号検出器6側のス
イッチ1b〜4bが切替えられて。
The switches 1a to 4a on the AC power source 5 side and the switches 1b to 4b on the signal detector 6 side are switched in the same order as the switch switching order described above.

被検査回路基板の各測定ポイントA−Dについてのイン
ピーダンスが測定され、CPU9において′その測定デ
ータとメモリ10に格納されている基準データとが比較
される。この場合、基準データは所定の範囲を有し、測
定データがその範囲内であればCRT等の表示装置11
に検査合格を示す「GO」が表示され、その範囲を逸脱
していれば不良品の表示1例えば[i’NGJlと表示
される。
The impedance at each measurement point A to D of the circuit board to be inspected is measured, and the CPU 9 compares the measured data with reference data stored in the memory 10. In this case, the reference data has a predetermined range, and if the measured data is within that range, the display device 11 such as a CRT
"GO" indicating that the product has passed the inspection is displayed, and if the product is out of the range, a defective product display 1, for example, [i'NGJl] is displayed.

なお、上記実施例では測定電源として交流電源を使用し
ているが、直流電源であってもよい。また、比較基準値
を良品基板から得ているが、場合によっては例えば設計
時のデータや仕様書に記載されているデータ等を使用し
てもよい。
In addition, in the above embodiment, an AC power source is used as the measurement power source, but a DC power source may be used. Further, although the comparison reference value is obtained from a non-defective board, in some cases, for example, data at the time of design or data written in specifications may be used.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明によれば、N本のプロー
ブの内、(N−1)本を測定電源側に接続し、残された
1本のプローブを信号検出器側に切替える操作をN回繰
返して各測定ポイントにおけるインピーダンスを検出し
、その値で良否を判定するものであるため、従来のよう
に実装部品の個々についてそれに対応するプローブのピ
ン番号を指定したり、場合によってはどれをガードピン
とするか等の複雑なプログラムを組む必要がなく、特に
各部品の測定方法について余り知識がない者でも基板検
査を行うことができる。また、各測定ポイントについて
判定を行うため、不良箇所の所在をも適確に知ることが
できる等、その効果は顕著である。
As explained above, according to the present invention, the operation of connecting (N-1) out of N probes to the measurement power supply side and switching the remaining one probe to the signal detector side is performed by N The impedance at each measurement point is detected repeatedly, and pass/fail is determined based on that value. There is no need to create complicated programs such as determining whether to use guard pins, etc., and even those who have little knowledge of how to measure each component can perform board inspections. Moreover, since the determination is made for each measurement point, the location of the defective part can be accurately known, and the effect is remarkable.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明を説明するための模式図、第2図は検
査対象となる回路の一例を示した回路図である。 図中、1〜4はプローブ、5は測定電源、6は信号検出
器、8はA/D変換器、9はCPU、10はメモリであ
る。
FIG. 1 is a schematic diagram for explaining the present invention, and FIG. 2 is a circuit diagram showing an example of a circuit to be inspected. In the figure, 1 to 4 are probes, 5 is a measurement power source, 6 is a signal detector, 8 is an A/D converter, 9 is a CPU, and 10 is a memory.

Claims (1)

【特許請求の範囲】 被測定回路基板の測定ポイントに接触する複数(N本)
のプローブと、該プローブを介して被検査回路基板に測
定信号を供給する測定信号源およびその被検査回路基板
側から出力される応答信号を同じくプローブを介して検
出する信号検出部と、上記プローブを上記測定信号源も
しくは信号検出部のいずれかに接続する切替え手段とを
含み、上記信号検出部から出力される検出信号を予定さ
れた基準信号と比較することにより、上記被検査回路基
板の良否を判定する回路基板検査方法において、 上記プローブの内、N−1本を上記測定信号源に接続す
るとともに、残りの1本を上記信号検出部に接続し、こ
れを各プローブについて行うことにより各測定ポイント
のインピーダンスを測定し、該インピーダンスの値をも
って良否を判定することを特徴とする回路基板検査方法
[Claims] A plurality of (N) contacting measurement points on the circuit board to be measured.
a measurement signal source that supplies a measurement signal to the circuit board to be tested via the probe, a signal detection section that detects a response signal output from the circuit board to be tested via the probe, and the probe. and a switching means for connecting the circuit board to either the measurement signal source or the signal detection section, and by comparing the detection signal output from the signal detection section with a predetermined reference signal, the quality of the circuit board to be inspected can be determined. In the circuit board inspection method for determining the A circuit board inspection method characterized by measuring impedance at a measurement point and determining pass/fail based on the impedance value.
JP62316875A 1987-12-15 1987-12-15 Circuit board inspection method Expired - Fee Related JPH0697254B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62316875A JPH0697254B2 (en) 1987-12-15 1987-12-15 Circuit board inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62316875A JPH0697254B2 (en) 1987-12-15 1987-12-15 Circuit board inspection method

Publications (2)

Publication Number Publication Date
JPH01156681A true JPH01156681A (en) 1989-06-20
JPH0697254B2 JPH0697254B2 (en) 1994-11-30

Family

ID=18081887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62316875A Expired - Fee Related JPH0697254B2 (en) 1987-12-15 1987-12-15 Circuit board inspection method

Country Status (1)

Country Link
JP (1) JPH0697254B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006200946A (en) * 2005-01-18 2006-08-03 Nidec-Read Corp Substrate inspection apparatus, substrate inspection program, and substrate inspection method
JP2010243204A (en) * 2009-04-01 2010-10-28 Hioki Ee Corp Inspection apparatus and pass / fail range setting method for measurement sample
JP2012237622A (en) * 2011-05-11 2012-12-06 Nidec-Read Corp Measuring apparatus and measuring method
JP2013213787A (en) * 2012-04-04 2013-10-17 Hioki Ee Corp Inspection data creation device and circuit substrate inspection device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006200946A (en) * 2005-01-18 2006-08-03 Nidec-Read Corp Substrate inspection apparatus, substrate inspection program, and substrate inspection method
JP2010243204A (en) * 2009-04-01 2010-10-28 Hioki Ee Corp Inspection apparatus and pass / fail range setting method for measurement sample
JP2012237622A (en) * 2011-05-11 2012-12-06 Nidec-Read Corp Measuring apparatus and measuring method
JP2013213787A (en) * 2012-04-04 2013-10-17 Hioki Ee Corp Inspection data creation device and circuit substrate inspection device

Also Published As

Publication number Publication date
JPH0697254B2 (en) 1994-11-30

Similar Documents

Publication Publication Date Title
JPH04213079A (en) Inspecting system for arbitrary waveform
JP2011112408A (en) Device and method for inspecting insulation
JPH01156681A (en) Circuit board inspecting method
JP2962283B2 (en) Fault detection method and fault detection device for integrated circuit
JP3784479B2 (en) Circuit board inspection method
JP4314096B2 (en) Semiconductor integrated circuit inspection apparatus and semiconductor integrated circuit inspection method
KR0177987B1 (en) Multiple semiconductor chip test method
JP3398755B2 (en) IC tester current measuring device
KR100355716B1 (en) Test method of low resistor for in-circuit tester
JPH01172767A (en) Preparation of reference data in printed circuit board inspection apparatus
JPH04205899A (en) Semiconductor manufacturing device
JPS62294984A (en) Semiconductor inspecting device
JP3598643B2 (en) Semiconductor integrated circuit measuring device and semiconductor integrated circuit device
JPH0627773B2 (en) Method of creating reference data in circuit board inspection device
JPH03197880A (en) Output display method for defective data by in-circuit tester
JPH0574024B2 (en)
JP2004085469A (en) Semiconductor device inspection method and system
KR0148723B1 (en) Integrated circuit parallel test system & method using test machine having single module structure
JPS63256872A (en) Two-point measurement type continuity tester
JPH04177855A (en) Method for inspecting integrated circuit device
JPH01100474A (en) Circuit board inspector
JPH0266955A (en) Wafer testing apparatus
JPS6159211A (en) Automatic measuring and judging apparatus
JPS63305265A (en) Fault analyzing apparatus for semiconductor integrated circuit
JPH01212369A (en) Inspection of signal waveform

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees