JPH01155395A - グラフイックデイスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、グラフィックディスプレイ装置に関する。

〔従来の技術〕

従来、グラフィックディスプレイ装置では、グラフィッ
ク文字を描画する際、ＣＰＵから指定される描画パター
ンを、−旦、パターンＲＡＭと称される記憶装置に格納
し、その後前記ＣＰＵから、パターンのフレームメモリ
への展開を指定されることにより、該パターンの描画を
実行するようになっている。

この際の描画の方法は、あらかじめ始点として指定さ九
たドラ１−から、指定された方向にＭ番に。

指定されたドツトをフレームメモリ上のどの位置に描画
すべきかを計算し、処理を実行するという方法による。

なお、この際、フレームメモリ上の指定された領域には
、描画パターンにより直接内容を指定されないドツトも
複数個存在するため、このようなドツトに対しては、Ｃ
ＰＵの指定に従い、旧情報をベースにした演算処理によ
り、適切なパターンを埋める処理を実行している。

このような実行を第２図（ａ）、（ｂ）、（ｃ）を用い
て説明する。同図は、同図（ａ）に示す具体的パターン
を、同・図（ｂ）に示すパターン展開を行なう場合を示
している。

まず、ＣＰＵから指定される第２図（ａ）のパターンは
このままの形でパターンＲＡＭに格納される。

このパターンＲＡＭに格納されたパターンをもとにフレ
ームメモリへのパターン描画を実行するわけであるが、
同図（ｂ）の方向にパターンを展開する場合には、原パ
ターンのほかに原パターンと同数の補間すべきドツトが
存在する。すなわち、フレームメモリ上に描画しなけれ
ばならないドツト数は原パターンのドツト数の２倍であ
る。

これらの各ドツトに対し、１ドツト毎に判別して、フレ
ームメモリのどの位置に描画すべきか、描画位置を計算
し、複数ドツトで構成されるフレームメモリのアクセス
単位ごとに、フレームメモリ内に格納されているデータ
との間で修飾演算を行った後、当該エリアに書込むとい
う方式で、該当ドツトのデータを決定する。

〔発明が解決しようとする問題点〕

前記のような従来のグラフィックディスプレイ装置制御
回路においては、ｎＸｎドツトのグラフインク文字を描
画するのにｎ２以上の描画サイクルを必要とするため、
キャラクタジェネレータ方式の文字表示装置に比べて２
桁近くの描画速度の差を生ずる。

キャラクタジェネレータ方式の文字表示装置はデイスプ
レィ装置の表示領域を小ドツトのマトリックスに分割し
て、コード対応でパターンを割当てる方式であり１表示
の高速性を問うシステムでは非常に有効な制御方法であ
るが、グラフィック文字描画の方式に比べると、角度や
傾斜を持たせた文字の制御や１文字の始点を自由に選べ
ないなどの欠点を有している。

本発明は、このような事情に基づいてなされたものであ
り、その目的は、描画速度を高速化したグラフィックデ
ィスプレイ装置を提供するにある。

〔問題点を解決するための手段〕

このような目的を達成するために、本発明は、指定され
た矩形パターンを４５°単位で分割の８方向のパターン
描画する機能を備えるグラフィックディスプレイ装置に
おいて、前記指定された矩形パターンを指定された方向
のパターンに展開するパターンレジスタを備えるととも
に、前記パターンレジスタを用いて、複数ドツトから構
成されるフレームメモリのアクセス単位で、フレームメ
モリへのパターン描画を実行する手段を設けるようにし
たものである。

〔作用〕

このように、前記パターンレジスタを設けることによっ
て、このパターンレジスタデータを、フレームアクセス
単位ごとに分割、読出し、この単位ごとにフレームメモ
リへの書き込みを実行することができるようになる。

したがって、フレームメモリへのパターン描画判定が、
従来のようにドツト単位ではなく、複数ドツトでまとめ
て描画することができ、描画速度を高速化することがで
きるようになる。

〔実施例〕

第１図は、本発明によるグラフィックディスプレイ装置
の一実施例を示す概略ブロック図である。

まず、グラフィック文字を描画する際の８×８のドツト
からなる描画指定パターン９と、該パターンの描画方向
、および描画すべき先頭ドツトが、図示しないＣＰＵに
より指定される。前記描画方向の指定は、第４図（ａ）
に示すように、パターン展開命令１４と描画方向指定部
１５とで構成される。描画方向指定部１５はたとえば３
ビツトからなり、これにより４５°間隔で８方向のいず
れかを指定することができる。

前記描画方向が指定された描画方向指定部１５のデータ
は描画方向選択回路４に格納されるようになっている。

そして、前記描画方向選択回路４内のデータはパターン
展開読出制御回路２を介して、パターンレジスタ１に出
力されるようになっている。また、この際、展開始点選
択回路６からのデータも前記パターンレジスタ１に出力
されるようになっている。この展開始点選択回路６のデ
ータは、上述の描画方向データ等とともに前記パターン
レジスタ１上の展開領域を計算するためのデータである
。

前記パターン展開読出制御回路２からパターンレジスタ
１への出力は、パターン書込制御回路３からのタイミン
グ信号によって行なわれる。また。

このパターン書込制御回路３からは補間データをも、場
合によって出力される。この補間データは、後述するよ
うに、前記パターンレジスタ１は、ドツト数の異なる２
個のレジスタ選択系から構成されていることにより前記
描画指定パターン９のドツト数以上のドツトを有するレ
ジスタ系への出方データとなる。

前記パターンレジスタ１は、展開領域１１内に描画デー
タ１０が記憶されるように構成されている。前記描画デ
ータ１０は縦１６ドツト、横１５ドツトの菱形をなす領
域に記憶されるようになっている。これにより、第３図
（ｂ）に示すように、描画指定パターン９の横８ビツト
の各パターンが、第３図（ｃ）に示すように、前記描画
パターン１０の傾め８ドツトの各パターンに対応づけら
れるようになっている。

前記描画データ１０は、第４図（ｃ）に示すように、指
定された描画指定パターン９をそのままの形で埋め込む
展開領域１７と、前記描画指定バタ・−ン９を傾斜させ
て埋込む展開領域１７とを有する２つのレジスタ系内に
格納されるようになっている。

そして、この各展開領域１７．１８では、各々の方向で
展開の出発点となる始点１６を有している。この始点１
６に対応するデータは前記始点選択回路６に格納されて
いるものである。この始点１６を基準として、描画方向
データ、展開を指定されたパターンの大きさのデータに
よって、パターンレジスタ１上の展開領域を計算するよ
うになっている。

そして、前記パターンレジスタ１に格納された描画デー
タ１０は、描画読出アドレス制御回路７によって、描画
データ選択回路８に基づくフレームメモリアクセス単位
毎に切り出して読み出される。前記描画データ選択回路
８の読み出し制御は、パターン展開読出制御回路２の指
示を受けて実行されるようになっている。

前記フレームメモリアクセスは、第３図（ｄ）に示すよ
うに、フレームメモリの描画始点指定によって、分割ブ
ロック１２および１３の各分割ブロックに分割されるよ
うになり、各分割ブロック内におけるフレーム毎に順次
アクセスされるようになっている。

このような構成において、パターンレジスタ１への具体
的なパターン展開の一実施例を以下説明する。

グラフィック文字を描画する際の描画方向はＣＰＵによ
り指定されるが、この指定は第４図（ａ）に示すパター
ン展開命令１４に含まれる。

４５°方向に分割した８方向を指定するためには、第４
図（ａ）に示すように、描画方向指定部１５は３ビツト
あればよい。この３ビツトにより、同図（ｂ）に例示し
た、８方向を指定できる。なお、この描画方向指定部１
５のデータは第１図における描画方向選択回路４内部に
格納されるものである。

パターンレジスタ１のパターン展開領域は、同図（Ｑ）
に示すように、＃２．４，６．８の展開領域１７の９０
°度方向の展開領域と、それがら４５°ずれた＃１，３
，５．７の展開領域１８の２種８方向の展開領域に分け
られる。

各展開領域１７．１８は、各々の方向で展開の始点１６
を有する。この始点はハードウェアで各描画方向ごとに
固定データを決定しておき、第１図の始点選択回路６内
部に格納されているものである。

パターンレジスタ１にパターン展開を実行する際に必要
となる領域は、９０°方向に対しては、指定されたパタ
ーンのドツト数に等しい領域であり、この方向から４５
°ずれた方向に対しては。

指定されたパターンのドツト数の２倍に等しい領域であ
る。

９０″方向すなワチ、第４図（ｂ）（７）＃０，２゜４
．６の方向に対しては、指定されたパターンをそのまま
の形で埋込む方式となり、＃１，３，５゜７の方向に対
しては、パターンを埋込むと同時に間に位置するドツト
を補間する必要がある。

本実施例においては、第５図に示すように、Ｓｏ、２，
４．６マトリツクス選択系と＃１，３゜５，７マトリツ
クス選択系の２つのレジスタ選択系を用いてこれを実現
する。

まず、９０６方向の８０．２，４．６マトリツクス選択
系を考えると、パターンの方向が、＃０と＃４．＃２と
＃６で制御が分けられる。

すなわち、＃０と＃４方向はＸ　Ｏ−Ｘ　ｎにデータを
供給し”ＪＯ”””ｉｎに書込制御信号を供給すること
によりパターンの展開制御が実行でき、＃２と＃６方向
では逆にｙｏ−ｙｎにデータを供給しｘ。

〜ｘ０に書込制御信号を供給することにより、パターン
の展開制御が実行できる。

これから判るように、＃０と＃４方向または＃２と＃６
方向の違いは、展開始点が対角点となると同時に指定さ
れたパターンのドツト展開位置が逆転することにある。

９０°方向から４５°ずれた、＃１，３，５゜７の各方
向においても＃１と＃５方向、＃３と＃７方向に分けら
れ、前記の方向同様の制御が必要である。加えてこの方
向に対しては、実パターンを展開すべきドツト位置の間
に空きドツトが存在するため、これを補間しなければな
らない。このようなドツトに対しては、たとえば、ｙｏ
とｙｌの中間に位置するドツトは、ｙｏ位置に展開する
パターンを押込むという方式で、補間する。したがって
、ｙｏに供給する書込制御信号とＸＱ−Ｘｎのデータを
この補間すべきドツトに対するレジスタビットにも供給
し、レジスタデータを一意的に定める方式をとる。

第６図は、前記パターン展開の方式を制御するためのパ
ターンレジスタ１の各レジスタビットの基本構成である
。

ｄｄｏ、ｄｄｚ、ｄｄａ、ｄｄｅ　（ｄｄｘ、ｄｄａ。

ｄｄｓ、ｄｄ７）は、描画方向指定部で指示された方向
制御信号であり、ｄ　Ｉｙ　ｄｎ−１１ｄＪ＋　ｄｎ−
Ｊは。

各方向に対し書込むべきデータである。ＷＹＩ及びＷＸ
Ｊ、各々、描画方向から制御される書込制御信号である
。

この回路構成では、＃０の方向に対する方向制御信号は
ｄｄｏであり、このときのデータ信号はｄ、がアクティ
ブとなり、書込制御信号はＷＹｌがアクティブとなる。

同様＃２の方向に対する方向制御信号はｄ　ｄ’ｚであ
り、データはｄノ、書込制御信号はＷＸＪさらに、＃４
に対しては、ｄｄ４゜ｄｎ−Ｊ、ＷＹｔ、＃６に対して
は、ｄ　ｄｅ、　ｄｎ−ＪＩＷ　Ｘ　Ｊの組合せとなる
。

＃１，３，５．７に対しても同様の回路構成で制御を実
行する。ただしこの方向に対しては、補間ビットの制御
も実行する。

各レジスタビットは、第６図（ｂ）の基本構成の組合せ
で、＃０，２，４．６の方向、＃１．３゜５．７の方向
、及び補間ビットとしての制御の３つの制御を行う回路
の組合せで実現する。

次に、フレームメモリへのパターン描画命令を受けたと
きの、パターンレジスタ１からのレジスタデータの読み
出しと、フレームメモリへの書き込みの一実施例を以下
説明する。

フレームメモリにアクセスする際は、複数ドツト構成の
単位で実行される。これは、画面構成より決まり、ＣＰ
Ｕから初期データとしてグラフィックディスプレイ制御
回路に指定される。

一方、パターンレジスタ１に展開されたパターンはすべ
て展開の始点１６を有しており、この展開の始点のデー
タと、描画方向データ及び展開を指定されたパターンの
大きさにより、パターンレジスタ上の展開領域が計算で
きる。

この計算された展開領域は、第７図に示すように、Ｘ　
ｔ　＋ｉ−Ｘ　ｔ”Ｌ＋−１１Ｙ　ｋ−Ｙ　ｋ”ｎ　（
７）領域として与えられる。

これに対し、ＣＰＵからは、フレームメモリ上の描画始
点が与えられるわけであるが、これは、展開の始点１６
を、フレームメモリ上のどの位置に描画するかを指定す
るものであり、描画始点が。

フレームメモリアクセス単位とどのような関係にあるか
によって、パターンレジスタをフレームメモリアクセス
単位によってどのように分割すべきかが一意的に決定さ
れる。

フレームメモリアクセス単位がｊドツトより構成され−
（Ｘｌ＋Ｊ、　Ｙｂ）の展開の始点に対し、描画始点が
フレームメモリアクセス単位の左端の位盾として与えら
れれば、与えられたパターンレジスタ内のデータは、Ｘ
ＩからＸ１＋Ｊ−１及びＸｔ＋、からＸｌ＋２Ｊ−１の
２つのフレームメモリアクセス単位による領域に分割さ
れる。

また、　　（Ｘ１＋Ｊ、　Ｙｈ）に対し、描画始点がフ
レームメモリアクセス単位の右端の点であれば、パター
ンレジスタ内のデータは、Ｘ　１＋１からＸ１÷Ｊ。

Ｘ１＋Ｊ＋１からＸｌ＋２Ｊの２つの領域に分割される
。

（Ｘ　Ｉ＋　Ｊ　、　Ｙ　ｈ　）に対し描画始点がフレ
ームメモリアクセス単位の両端の点ではなく、中間の点
であれば領域は３分割される。

このようにパターンレジスタ内データをフレームメモリ
アクセス単位に分割し、読出す制御を。

描画データ選択回路８がパターン展開読出制御回路２の
指示を受けて実行する。

以上説明したように、まずハードウェア構成により、Ｃ
ＰＵからのパターン展開命令に従い、その後与えられる
パターンデータを、−語ずつ、パターンデータが与えら
れる毎に、パターンレジスタに展開する１次に、フレー
ムメモリへのパターン描画指令に基づき、パターンレジ
スタデータを、フレームメモリアクセス単位ごとに分割
・読出し、この単位ごとにフレームメモリへの書き込み
を実行している。

したがって、フレームメモリへのパターン描画判定が、
ドツト単位ではなく複数ドツトをまとめて描画でき、描
画速度を高速化することができるようになる。

〔発明の効果〕

以」二説明したことから明らかなように、本発明による
グラフィックディスプレイ装置によれば、描画速度を高
速化することができるようになる。

【図面の簡単な説明】

第１図は、本発明によるグラフィックディスプレイ装置
の一実施例を示す概略構成図、第２図は、従来のグラフ
ィックディスプレイ装置の一例を示す概念説明図、第３
図ないし第７図はそれぞれ本発明によるグラフィックデ
ィスプレイ装置の各部の一実施例の詳細を示す構成図で
、第３図はパターン展開の方式を示す図、第４図は描画
方向の指定とパターン展開領域を示す図、第５図はパタ
ーン展開におけるマトリックス選択系を示す図、第６図
はパターンレジスタのレジスタビット構成を示す図、第
７図はパターンレジスタ読出のフレームメモリアクセス
単位の分割方式を示す図である。 １・・・パターンレジスタ、２・・・パターン展開読出
制御回路、３・・・パターンレジスタ書込制御回路、４
・・・描画方向選択回路、５・・・描画始点選択回路、
６・・・展開始点選択回路、７・・・描画読出アドレス
制御回路、８・・・描画データ選択回路、９・・・描画
指定パターン（例）、１０・・・描画データ（例）、１
１・・・展開領域、１２・・・分割ブロック１２．１３
・・・分割ブロック１３．１４・・・パターン展開命令
、１５・・・描画方向指定部、１６・・・展開の始点、
１７・・・＃０゜２．４．６展開領域、１８・・・＃１
，３，５．７展開領域、１９・・・Ｓｏ、２，４，６方
向制御回路、２０・・・＃１，３，５，７方向制御回路
、２１・・・補間ビット制御回路、２２・・・レジスタ
ビット、２３・・・フレームメモリアクセス単位。

Claims (1)

【特許請求の範囲】
1. １、指定された矩形パターンを４５°単位で分割の８方
   向のパターン描画する機能を備えるグラフィックディス
   プレイ装置において、前記指定された矩形パターンを指
   定された方向のパターンに展開するパターンレジスタを
   備えるとともに、前記パターンレジスタを用いて、複数
   ドットから構成されるフレームメモリのアクセス単位で
   、フレームメモリへのパターン描画を実行する手段を設
   けるようにしたことを特徴とするグラフィックディスプ
   レイ装置。