JPH01134541A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、動作解析及び評価を行なうに十分なトレー
ス情報を得ることができる情報処理装置に関する。

（従来の技術） 近年の半導体技術の発展により、種々の目的、用途に応
じて、様々な機能モジュールが１つのチップに大規模に
集積化された超ＬＳＩが各種開発されている。このよう
な大規模に集積化された超ＬＳＩには、例えば一つの半
導体基板上に、ＣＰＵを中心にして、記憶装置及び周辺
制御コントローラ等の機能モジュールをデータバス、ア
ドレスバス等により接続して集積化したものがある。

このような超ＬＳＩを用いて構築されたシステムの開発
にあっては、超ＬＳＩを構成する機能モジュール間を接
続するデータバスやアドレスバス及び入出力端子の信号
を実時間で一定周期ごと（例えばクロックごと）にサン
プリングし、その情報は専用の記憶装置に格納され、格
納された情報にしたがって命令実行の追跡（トレース）
を行ない、システムの動作を解析して評価を行なってい
た。

（発明が解決しようとする問題点） しかしながら、超ＬＳＩを用いて構築されたシステムに
あっては、ｌｌ能能モジュール間結ぶ内部信号や入出力
端子数の増加及び信号の高速化等により、観測すべき信
号ｍが増大して、トレース情報がぼう大になり、かつ外
部に出力できない信号線が多くなっていた。

これにより、内部信号をトレースするにはトレース情報
を格納する記憶装置を内部に集積することが求められる
が、ぼう大な情報の記憶のためには大容量のものが必要
となり、システムの大型化を招くことになる。

一方、トレース情報を格納する記憶装置の容量を小さく
すると、トレース情報量は記憶装置の容量によって制限
されて、トレースする時間が短くなり、十分な動作解析
を行なうことが困難であった。

したがって、従来にあっては、内部に十分な大きさの記
憶装置が集積できないため、超ＬＳＩに集積されたキャ
ッシュメモリのアクセスを禁止して外部メモリをアクセ
スするようにして信号を外部に、観測すべき信号を制限
したり、高速な信号を観測するために動作クロックの周
期を低下させたりしていた。しかしながら、このような
対応では、十分なトレース情報を得ることができず、シ
テスムが実際に稼動している状況に応じた詳細な動作解
析、評価が困難になるという問題があった。

この発明は、上記に鑑みてなされたものであり、その目
的とするところは、トレース情報の格納領域の増大化を
招くことなく、システムの詳細な動作解析、評価を行な
うに十分なトレース情報を得ることができる情報処理装
置を提供することにある。

［発明の構成］ （問題点を解決するための手段） 上記目的を達成するために、この発明は、収集された人
出が情報あるいは内部情報にしたがって動作解析がなさ
れる閤能モジュールと、前記機能モジュールの入出力情
報あるいは内部情報を収集して、それぞれの情報の特性
に応じた手法によってそれぞれの情報を圧縮する収集圧
縮手段と、前記収集圧縮手段に収集すべき情報、収集期
間及び圧縮手法を指令する収集圧縮制御手段と、前記収
集圧縮手段によつ圧縮された情報を格納する記憶手段と
、前記記憶手段に格納された情報を前記記憶手段から出
力させる出力手段とから構成されている。

（作用） 上記構成において、この発明は、機能モジュール間を入
出力する情報あるいは機能モジュールの内部の情報を収
集して１．収集されたトレース情報を、それぞれのトレ
ース情報の特性に応じて圧縮した後、これらの圧縮情報
を一時的に格納保持し、格納保持された圧縮情報にした
がって動作解析、評価を行なうようにしている。

（実施例） 以下、図面を用いてこの発明の一実施例を説明する。

第１図はこの発明の一実施例に係る情報処理装置の構成
を示す図である。同図に示す情報処理装置は、ＣＰＵ　
１　、キャッシュメモリ３０周辺制御モジュール５等の
機能モジュールが、同一チップ内に集積化された超ＬＳ
Ｉであり、テストモード時にそれぞれのＩＩ能モモジュ
ール信号を収集して、所定の処理を行ない出力するトレ
ース部７を備えたものである。

トレース部７は、収集圧縮部９．トレースメモリ１１．
出力部１３．トレース制御部１５から構成されている。

収集圧縮部９は、それぞれの機能モジュール間を接続し
ているアドレスバス、データバス等の内部バス１７及び
、ｃｐｕｉ、キャッシュメモリ３゜周辺制御モジュール
５の内部信号ノード１９から引き出された信号線が接続
されており、内部バスの情報及びそれぞれの機能モジュ
ールの内部信号が与えられている。収集圧縮部９は、内
部バスの情報及び内部信号の中からトレースｌ（ｌ　’
ＫＡ部１５から与えられる指令にしたがってトレースす
べき情報を選択して、選択された情報の圧縮を行ない、
圧縮した情報をトレースメモリ１１に出力する。

次に、収集圧縮部９で行なわれる情報圧縮の手法につい
て説明する。

まず、第１の圧縮手法としては、機能モジュール内の制
御信号にあって、その値が変化する時間間隔が長い場合
に、値が変化したときにのみ、（信号名、変化後の経過
時間、信号線の値）を１組として情報を圧縮する手法で
ある。

例えば、信号Ａ及び信号Ｂが、第２図に示すようなタイ
ミングで値が変化する場合に、トレース情報は、信号Ａ
についてはクロック０．２．５の３ケ所、信号Ｂについ
てはクロック０．４の２ケ所だけであるので （Ａ、Ｏ，ａ　１）、（Ｂ、Ｏ，ｂ　１）、（Ａ、＋２
．ａ　２）、（Ｂ、＋４．ｂ　２）、（Ａ、＋３．ａ　
３） の計５個のデータに圧縮されることになる。但し、経過
時間に０をスタート時点での信号値を示すために用いる
。ここで、信号線が８ビツトの幅をもっているとすると
信号名に３ビツト、経過時間に５ビツト、値に８ビツト
の計１６ビツトを要することになり、圧縮される前の信
号Ａ及び信号Ｂのデー夕は、 （８ビツト＋８ビツト）×１０クロック＝１６０ビット であるのに対して、圧縮後は、圧縮情報１個当り（３＋
５＋８）ビットであるので （３＋５＋８）ビット×５個−８０ビットとなる。これ
により、信号Ａ及び信号Ｂは、上記の手法により圧縮さ
れることによって、５０（％）縮小されることになる。

次に、第２の圧縮手法は、命令フェッチアドレスのよう
に連続した値である確率が高い情報、あるいは分岐先ア
ドレスのように比較的近傍の命令に分岐して下位ビット
だけが変化するような情報の場合に用いられる手法であ
る。

このような情報は、例えばアドレス上位２４ビツトと下
位８ビツト等に分割し、上位ビットの変化がない時には
、下位ビットだけをトレースしたことを示す信号名とし
て例えば信号名１を用い、短縮型として以下に示すよう
に圧縮する。

（信号名１．変化後の経過時間、アドレス下位ビットの
値） 一方、上位ビットが変化した時には、すべてのアドレス
をトレースしたことを示す信号名とじで例えば信号名２
を用い、全データ型として以下に示すように記憶させる
。

（信号名２．変化後の経過時間、アドレス全ビットの値
） 例えば、信号名に３ビツト、経過時間に５ビツト、アド
レス下位ビットを８ビツト、アドレス全ビットを３２ビ
ツトにしたときには、短縮型は１６ビツト、全データ型
は４０ビツトの情報となる。

したがって、例えば命令フェッチが平均４クロツク毎に
発生し、１０命令毎に上位ビットの変化が発生したとす
ると、１０命令の実行時間４りＯツク×１０命令＝４０
クロックに対して圧縮を行なわなかった場合は、アドレ
ス３２ビツト×４０クロツク＝１２８０ビツト となるのに対して、圧縮を行なった場合には、（全ｌデ
ータ、×１＋短縮型×９） ＝４０＋１６Ｘ９鯰１８４ビット 全データ型　１回Ｘ４０ビツト 短縮型　　　４回Ｘ１６ビツト 計　　　　　　１８４ビツト となり、情報は圧縮を行なうことによって、約１４（％
）程度に縮小されることになる。

また、装置内の内部バスには、命令フェッチアドレスと
オペランド・アクセス・アドレスとが時分割に出力され
ているため、単純にアドレスの比較をすると全く異なっ
たアドレスであるため全データ型で記憶することが多く
なり圧縮が期待できない。このため命令フェッチ用の比
較アドレスとオペランド・アクセス用の比較アドレスを
別々に保持し、アドレス比較を独立して行なうようにす
る。このようにすれば、命令フェッチとオペランド・ア
クセスが全く異なったアドレスであっても、命令フェッ
チについて第２の手法と同様な短縮型を用いて圧縮する
ことができる。さらに、オペランド・アクセスにあって
も、比較的近傍の７ドレスが頻繁にアクセスされるため
、第２の手法を用いて圧縮することができる。

なお、収集圧縮部９で用いられる圧縮手法は、上記に示
し−たちのに限定されるものではなく、圧縮しようとす
る情報の特性に応じて、上記以外の多種多様な圧縮手法
を用いてもよいことは勿論である。

トレースメモリ１１は、収集圧縮部９から出力される圧
縮情報を受けて、トレース制御部１５から与えられる指
令にしたがって、圧縮情報を格納蓄積するものである。

格納蓄積された圧縮情報は、トレース制御部１５から与
えられる指令にしたがって、出力部１３に与えられる。

出力部１３は、トレースメモリ１１から与えられる圧縮
情報を受けて、情報処理装置の外部に設けられた解析部
（図示せず）にトレースデータとして与える。解析部に
与えられたトレースデータは、解析部によって伸長され
て、動作解析が行なわれる。

トレース制御部１５は、装置外部から与えられる制御情
報にしたがって、収集圧縮部９で圧縮する情報及び圧縮
手法を指定して収集圧縮部９に指令するとともに、トレ
ースの開始及び終了タイミングを収集圧縮部９及びトレ
ースメモリ１１に指令するものである。

また、トレース制御部１５及び出力部１３は、装置のテ
スト端子にテストモードの指令が与えられると、本来デ
ータ端子、アドレス端子あるいは制御信号端子として用
いられていた端子に接続され、これらの端子を介して外
部から動作条件が設定されるとともに、トレースデータ
が出力される。

以上説明したように、この発明の一実施例は構成されて
おり、次に、この実施例の作用を説明する。

まずはじめに、テスト端子にテストモードの指令が与え
られると、情報処理装置はその動作が停止されてテスト
モード状態となる。このような状態において、トレース
すべき情報及び圧縮の手法、トレースの開始条件及び終
了条件が、外部からトレース１ｉｌＪｔ［１部１５に与
えられる制御情報によって設定される。

設定が終了すると、テスト端子に通常モードの指令を与
え、情報処理装置の本来の動作を開始させる。

情報処理装置の動作が開始されて、トレースの開始条件
が成立すると、収集圧縮部９及びトレースメモリ１１が
起動され、それぞれの機能モジュールから出力されて収
集圧縮部９に与えられた情報の中からトレースすべき情
報が選択される。選択された情報は、それぞれの情報の
特性に応じて、前述したような圧縮手法によって圧縮さ
れる。圧縮された情報は、トレースメモリ１１に与えら
れて、格納蓄積される。

そして、トレースの終了条件が成立すると、収集圧縮１
１１９とトレースメモリ１１の動作は、トレース制御部
１５から与えられる指令にしたがって停止されて、トレ
ースが終了する。

トレースが終了すると、テスト端子に再度テストモード
の指令を与えて、装置をテストモード状態として、動作
を停止させる。このような状態において、トレースメモ
リ１１に格納された圧縮情報は、トレース制御部１５か
ら与えられる指令にしたがって、出力部１３に与えられ
、この出力部１３を介して外部の解析部にトレースデー
タとして与えられる。解析部に与えられたトレースデー
タは、解析部によって伸張されて、動作解析が行なわれ
る。

このように、機能モジュールの内部信号及び内部バスの
情報を、動作解析を十分に行なうことができる程度に圧
縮して、トレースメモリに格納するようにしているので
、単位時間当り格納すべき情報口を削減することが可能
となる。これにより、従来と同等の情報をトレースして
格納する場合には、トレースメモリの容量を少なくする
ことができるようになる。

一方、従来と同一容量のトレースメモリであれば、トレ
ースする情報量が増加するとともに、トレースできる時
間が長くなり、より詳細な動作解析を行なうことができ
るようになる。

なお、この実施例にあっては、トレース制御部１５にお
ける動作設定を外部から与えられる制御情報にしたがっ
て行なうようにしているが、ＣＰＵ１がこれを行なうよ
うにしても良く、このようにすれば、制御情報をトレー
ス制御部１５に与える構成を情報処理装置の外部に設け
る必要はなくなり、システムの構成を簡略化することが
できる。

また、ＣＰＬＪｌがトレースデータの伸張と動作解析を
行なうようにしても良く、このようにすることによって
、外部に設けられた解析部が不要となり、システムの構
成を簡略化することができる。

さらに、ＣＰＬＪｌが上記した両方の機能を備えること
により、自己評価システムを構築することも可能となる
。

また、トレースメモリ１１をＣＰＵＩのアドレス空間に
配置して、トレースメモリ１１に格納された情報をＣＰ
Ｕ１の制御によって外部に出力するようにしても良く、
このようにすれば、出力部が不要となり、構成を小型に
することができる。

さらに、トレースメモリ１１を、先入れ先だし方式（Ｆ
ＩＦＯ，Ｆｉｒｓｔ−ｉｎ　　−Ｆｉｒｓｔ−ｏｕｔ方
式）のメモリとして、トレースメモリ１１が満杯になる
前に格納された情報を順次外部に出力するようにしても
良い。さらにまた、トレースメモリ１１がトレースを行
なっていない状態にあっては、通常のメモリとして使用
するようにしても良い。

［発明の効果］ 以上説明したように、この発明によれば、機能モジュー
ルから収集されたトレース情報を、それぞれのトレース
情報の特性に応じて圧縮して、トレース情報の削減を図
るようにしたので、トレース情報の格納領域の増大化を
招くことなく詳細な動作解析、評価を行なうに十分なト
レース情報を得ることができるようになる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る情報処理装置の構成
を示す図、第２図は第１図に示す情報処理装置の動作説
明図である。 １・・・ＣＰＵ ３・・・キャッシュメモリ ５・・・周辺制御モジュール

Claims (1)

1. 【特許請求の範囲】 収集された入出力情報あるいは内部情報にしたがって動
   作解析がなされる機能モジュールと、前記機能モジュー
   ルの入出力情報あるいは内部情報を収集し、それぞれの
   情報の特性に応じた手法によってそれぞれの情報を圧縮
   する収集圧縮手段と、 前記収集圧縮手段に収集すべき情報、収集期間及び圧縮
   手法を指令する収集圧縮制御手段と、前記収集圧縮手段
   によっ圧縮された情報を格納する記憶手段と、 前記記憶手段に格納された情報を前記記憶手段から出力
   させる出力手段と を有することを特徴とする情報処理装置。