JPH01125652A - デ−タバスにおけるデ−タ調停及び衝突検知方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明の目的はマイクロプロセッサ及び／又はマイクロ
コンピュータ間にパラメトリックデータの通信を提供す
るためのデータ通信ネットワークを提供することである
。記載した特定態様は自動車環境で生じたものであるが
、例えばバスは様々の自動車以外の用途でも利用出来る
。開発されたインターフェイス集積回路はさまざまの種
類の高度通信プロトコル例えばマスタースレーブ又はト
ーケン通過の維持に耐えられ、衝突検知ネットワークで
特に有用である。

〈従来の技術〉 さまざまのスタンドアローｙ装置中のマイクロプロセッ
サ及びマイクロコンピュータに包含される単離インテリ
ジェンスをリンクする要求はよく知られている。

マイクロプロセッサ及びマイクロコンピュータの単離イ
ンテリジェンスをリンクする屏決策にはローカルエリア
ネットワーク（ＬＡＮ）が含まれる。ＬＡＮはそれぞれ
がシリアルなデータチャンネルの制御を行いかつ別の装
置にデータを伝送できる数個のマイクロプロセッサ又は
マイクロコンピュータをリンクする。ＬＡＮの問題のあ
るものは複雑なプロトコル、コントローラ及びソフトタ
エア、及びよシ大きなシステムでのより複雑性を要する
ことである。

比較的小さな領域内で数個のマイクロプロセッサ又はマ
イクロコンピュータをリンクするより小さな用途では、
典型的なＬＡＮによって与えられるよりも少ない数のマ
イクロプロセッサ又はマイクロコンピュータ制御装置の
全体を取扱うのにより複雑性の少い実用性能が要求され
ている。

上述のレベルの性能を取扱う設計のディジタルデータバ
スは当業者に知られている。かかるディジタルデータバ
ス系は米国特許第４，４２９，３８４号の“Ｃａｍｍ５
＊１ａａ−１ｉｏｎ　　Ｓｙｓｔｅｍ　　Ｈａｖｉｎｇ
　　Ａｓ　　Ｉ爲ｆｏｒｔｎａｔｉｏ５　ＢｓｍＡ％ｄ
　Ｃｉデａｓｉｔａ　Ｔｈ−デげ（ＨＰ”に記載されて
いる。

上述の先行技術と本発明の間の主要な差異は先行技術が
スピード・シフトを使用し、本発明は一定スピードで操
作している点である。第二の差異は先行技術は受信ステ
ーションからの肯定（アクノーレッジ）ビットを利用し
、本発明はそうではない点である。そうすると、本発明
は伝送ステーションの間にタイトなリンクを必要とぜず
、これは受信ステーションがメツセージ伝送中に応答す
るのに必要でらったものである。

先行技術Ｋまさる本発明の核心はメツセージ送信器とメ
ツセージ受信器との間の通信リンクの簡易化である。

本発明のシリアルなデータバスに先行技術を越えて付加
する第二の物はシリアルな通信インターフェイス（ＳＣ
Ｉ）ポート、との相互接続である。

〈発明の構成〉 本発明の通信バスはバスインターフェイスＩＣを介して
並列に数回のユーザマイクロプロセッサがバスに接続さ
れている２本のワイヤ差分信号系である。バスに接続さ
れたすべてのユーザマイクロプロセッサはネットワーク
に送られたすべてのメツセージを受信できる。送信した
いメツセージを有するユーザマイクロプロセッサはバス
の使用者を調停する量率な一群の規則に従う。

すべてのユーザマイクロプロセッサは相互に独立して操
作される。ユーザマイクロプロセッサは受信用だけ、送
信用だけ、又はメツセージの受信と送信の両用に設定で
きる。

杢糸（システム）は可撓性で容易に拡張できる。ユーザ
マイクロプロセッサはバス又はバス上の他のマイクロプ
ロセッサ操作に、メツセージ容量又はメツセージプロト
コル以外に僅かの又はなんの衝撃無しで追加又は除去で
きる。

バスは予め定められたポー速度で作動し、バスインター
フェイスＩＣは外部から供給されるクロック信号に従う
。

ピン選択可能なりロックデイバイト付加装置が利用でき
る。

バス上のすべてのメツセージは次のフォーマットを使用
する： メ、ツセージＩＤバイト１：メッセージＩＤバイト２；
・−・・・・メツセージＩＤバイトＮ；データバイト１
：データバイト２・・・・・・データバイトＮ０ メツセージＩＤバイトはメツセージ同定用の独特の値で
あり、伝送されるメツセージの最初のバイトである。少
なくとも１個のメツセージＩＤバイトが必要である。バ
ス調停（ａｒｂｉｔデａｔｉｏ％）中に数基のユーザマ
イクロプロセツサからメツセージＩＤバイトの同時伝送
が起こる、そして独特のメツセージＩＤ値が下達の衝突
検知システムが数台の伝送ユーザ中の一つを勝者として
調停でき、従ってこれが現在のバスの使用者である。

与えられたメツセージは所定のバス上の１台のユーザマ
イクロプロセッサでだけ通常は伝送される。

メツセージは通常バス上のすべてのユーザマイクロプロ
セッサで受信され、そして−台又はそれ以上のユーザマ
イクロプロセッサによって処理することが可能である。

ユーザマイクロプロセッサハ、メツセージのメツセージ
ＩＤバイトを受信して後、その操作にそのメツセージが
必要でないことをきめられる。ユーザマイクロプロセッ
サは次のメツセージＩＤバイトを待つために次に選ばれ
ることが可能で、そして従って現在の、不要なメツセー
ジの伝送に用いられる可能性あるデータバイトを受信す
るのに必要な時間をとらない。

データバイト及び／又はメツセージパリティバイトは任
意的でありそして伝送される所定のメツセージに依存し
ている。

メツセージパリティバイトはメツセージのデータバイト
部分時に伝送されるバイトであり、メツセージＩＤバイ
ト及びメツセージ中の池のデータバイトの正しさをチエ
ツクするのに使用される。バス上を伝送されるメッセー
ジ長に固有の制限は無い、然し自動車通信用にバスを分
割使用するにはメツセージＩＤバイトと任意的なメツセ
ージパリティバイトを含めて１乃至６個の合討バイトの
メツセージを要する、殆んどのメツセージは２個又は３
個のバイトの長さを有する。

すべてのバイトはバス上を非同期フォーマットで伝送さ
れるニスタートビット第１）８データビツト（顕著性の
少いビットが第１）及びストップビットが最後で非同期
非ゼロ帰還（ＮＲ２）コーディングを用いる。スタート
ビットは論理上のゼロであシストツブビットは論理上の
１である。

バス２６は十及び−源の間の差の値の約半分のレベルに
プルアップ抵抗器３８とプルダウン抵抗器５９でバイア
スされている。図３の外部バイアス回路か照。

衝突検仰バスインターフェイスＩＣはユーザマイクロプ
ロセッサのさまざまの態様のインターフェイスをサポー
ト出来る。ここに記載する態様はシリアルな通信インタ
ーフェイス（ＳＣＩ）のそれである。

ＳＣＩ態様（モード）はマイクロプロセッサ中で通常利
用できるＳＣＩファシリティ（即ち２本ワイヤ、フルダ
フレックス、非同期、バイト／キャラクタ−オリエンテ
ーション、中速度）にバスをインターフェイスする構造
である。

一般に、メツセージ伝送時、バイトがバスに伝送されて
いる間に反射（ｒｇ／Ｊｇｃｔｇｄ）バイトが同期に受
信される。

スタートビット・ザ・アート・シリアルデータバスの点
からの点の（ｐｏｉｎｔ　　ｔｏ　ｐｏｔ％ｔ）メツ七
−ジフォーマットヲ、放送メツセージフォーマットに変
えることによって、簡易化することが本発明の目的であ
る。これは簡易化の核心がメツセージの発信者同定用の
言葉とメツセージの宛先同定用の他の言葉を無くするこ
とである。点から点のフォーマットの代シに伝送される
べきデータ又は通信される清報の同定にメツセージＩＤ
バイトが使用される。ある場合には、メツセージはメツ
セージＩＤだけから成る。他の場合、メッセージＩＤは
メツセージＩＤに続くデータを同定する。必要なら点か
ら点フォーマットも同伴できる。

シリアルなデータインターフェイスＩＣの一部としてＳ
ＣＩポートを提供するのが本発明の第二の目的である。

本発明の他の目的、特徴及び長所は添付図面及び特許請
求の範囲を参照して好ましい９ｍの以下の詳細な説明か
ら明らかとなろう。

く好ましい朝様の詳細な記載〉 前述の米国特許第４，４２９，３８４号を参照としてこ
こに包含させる。またＡｎｔｈｏｎｙ　Ｊ、Ｂｏｔｚｉ
＊ｉ　ａｎｄ　ＡｌａｚＧｏｌｄｂｔｒｒｇａｒによる
ＳＡＥ　　Ｔｅａｈｎｉｅａｌ　Ｐａｐｅｒ　＆８３０
５３６　＠５ｅｒｉａｌ　　Ｂｓｔｓ　　５ｔｒｓｃｔ
ｘｒａａ　　ＦｏｒＡｕｔｏｍｏｔｉｖａ　　Ａｐｐｌ
ｉｃａｔｉｏｓｓ−（Ｆ”ｅｂｒｍａｒｌ　　２８＋１
９８３）も参考として包含する。最後に１９８６年２月
２６日の１９８６　５ｏｃｉｅｔｙ　　ｏｆ　Ａｕｔｏ
ｍｏｂｉｌｍＥｎｇｉｎｇｍｒａ　Ｃｏ％ｆｅｒｅｎｃ
ｅで発表されたＦｒａｄｍｒｔｃｋＯ，Ｒ，Ａｆｉｍａ
ｔａｒｆａｌｄ　の！ｉＡＥ　　Ｔｅａｈｎｉｅａｌ　
　Ｐａｐｅｒ″Ｃｈｒｙｓｌａｒ　　Ｃｏ１１ｉｓｉｏ
ｎ　　Ｄｅｔｅｃｔｉｏｎ　　（Ｃ”Ｄ）ＡＲｅｖｏｌ
ｕｔｉｏ％ａｒｙ　　Ｖｅｈｉｃｌｅ　　Ｎｅｔｗｏｒ
ｋ’″　（５ＡＥＴｅｃｈｎｉｃａｌ　Ｐａｐｅｒ　／
１６８６０３８９　）を参考としてここに包含させる。

さて図１を説明するとシリアルバスネットワーク２ｏが
示されている。多数のユーザマイクロプロセッサ２２は
シリアルバスインターフェイスＩＣ２４を介してバスに
接続できる。図２ではバスインターフェイスＩＣ２４が
内部機能の若干を示すために分割されている。ＩＣ２４
はバスドライバ２８及びバス受信器３ｏを介してなおバ
ス２６に接続されている。

バスドライバ２８で規足される差動出力回路はバスイン
ターフェイスＩＣ２４中でデータをバス２６に伝送し且
つ１ビツトよりも０ビツトに優先ｎＩヲ与えるために使
用される。

バス２６上の公称（ノミナル″″％ｏｍｉ％ａｌ“）又
はあき（アイドル”　１ｄｌ−”）１？（号は論理上の
１ビツトである。

バスがアイドルである力）又はユーザマイクロプロセッ
サ２２が論理上の１ビツトを送っている場合には、論理
上の１がバス２６上にあられれてバス受信器３０に与え
られ且つ結晶ユーザマイクロプロセッサ２２へのプレゼ
ンテーション用にライン５３上に与えられる。少なくと
も１個のバスインターフェイスＩＣ２４が論理上の０ビ
ツトを送った時のみ、論理上の０ビツトがバス２６上に
現われる。

１個又はそれ以上のバスインターフェイスＩＣ２４がバ
ス２６上に論理上のＯビットを出力し且つ少なくとも１
個のバスインターフェイスＩＣ２４が同時に論理上のＯ
ビットを出力していると、次に論理上００ビツトがバス
２６上に現われる。１個のＩＣ２４が論理上のＯビット
を出力した時は、論理上の１ビツトを同時に出力してい
るすべての他のモジュールに勝つ。

多重のバスインターフェイスＩＣ２４がメツセー’）ｔ
ｔ４ス２６上に同時に送ろうとしていると、調停に入り
、これは少なくともイビット時間（１ビツト時間は入力
クロック周波数÷１２Ｒに等しい）アイドルライン５１
上の論理上の低信号（バスのアイドル条件）が起って後
スタートする。

図２の内容は後に詳述する。

さて図３を説明すると、外部バイアス回路５６が示され
ているＯ電圧源Ｖｅａがプルダウン抵抗器５９とプルア
ップ抵抗器５８（これは回路のアースを完了する）によ
ってバス２６に接続されている。バス２６はバス＋２５
側をプルアップ抵抗器５８に接続し、バス−２７側をプ
ルダウン抵抗器５９に接続しである２本のワイヤのよっ
た対から成る。

バス２６の（ト）及び（０ｇ４１１に接続されてバスイ
ンターフェイスＩＣ２４に接続している２本のワイヤが
ある。インターフェイスＩＣ２４は次に図示とおシュー
ザマイクロプロセッサ２２に接続されている。

２個の成端（ｔｅｒｍ＜５ａｔｔｏり抵抗器ＲＴが２個
のインターフェイスＩＣ間にネットワークの物理的末端
で接続されている、他のインターフェイスＩＣ２４は主
よシ線対から引かれておシ成端抵抗器を必要としない。

通信理論はハードウェアに関するもので、通常２又は３
層のメツセージプロトコルが伝送中に担持されたメツセ
ージ情報に下りてくる。本発明では、通信は、ラジオ周
波数妨害を最小にするために、２本のワイヤを介して行
なわれる。

情報伝送に信号をつくり出すのに本発明で使用される原
理は電流でバスの１本のワイヤをプルアップし且つ等し
い逆の電流でバスの他方のワイヤをプルダワンして正味
のＡＣＣ未来ゼロにすることに関する。

バス２６の末端でバス−２７及びバス＋２８に接続され
た成端抵抗器８丁がバス２６の固有インピーダンスにマ
ツチさせるために使用され、他の信号発生装置によって
発生する雑音からのバス２６への影響を最小にする。

この理論のデータバスへの影響は図３に示した回路から
及び図４に示したバスインターフェイスＩＣのブロック
図から見取れる。図３及び４で２個の数字がバス端でマ
ツチしている場所を示しているバス＋２５とバス−２７
に注目されよ。図４に示したＴＲＡＮＳＭＩＴ、ＲＥＣ
ＥＩＶＥ。

ＣＬＯＣＫ及びＩＤＬＥラインは図３に示す様にユーザ
マイクロプロセッサ２２に接続されている。従ってバス
２６からのライン２５及びライン２７をバスインターフ
ェイスＩＣ２４に接続した時に、バス２６の末端で抵抗
器Ｒ〒３８と接続した時と実際上同一のポテンシャルを
有していることは明らかであろう、この条件は詭埋上σ
月と規定することができる。同時にライン２５及び２７
が図４に示した差動トランシーバ３２かもの等しい逆の
電流で分離又は駆動された時は、この条件を論理上００
と規定できる。

図示したシステム（装置）は２本のワイヤ又はライ／と
並列に接続した数個のロードを持ったデータバス２６で
あることに留意されたい。２個のロードであると仮定す
ると、ワイヤ又はラインの両端に１個宛ある。２本のワ
イヤ又はラインは撚った対に起因する固有インピーダン
スのある撚った対である。インピーダンスＢＴがバス２
６の各端で包含されバス２６の固有インピーダンスにマ
ツチさせられる。

Ｒ丁は成端抵抗器で図３に３８で示されている。

図２を説明すると衝突検知器４４を介してバスドライバ
２８に接続されている調停検知器４２に注目されたい。

調停検知器４２がバス２６上のスタートビットの開始を
検知する後又は前の予め定められた時間内に、調停検知
器４２はユーザマイクロプロセッサ２２からのスタート
ビットの開始の受信をチエツクする。バス受信器３０の
出力をモニターすることでバス２６からのスタートビッ
トの検知を行なう。調停検知器４２がバス２６からスタ
ートビットの検知後又は前のイビット時間内に、ユーザ
マイクロプロセッサ２２からのスタートビットの開始を
検知したい時は、バス２６上の又はユーザマイクロプロ
セッサ２２かもの次のスタートビットの開始迄、ユーザ
マイクロプロセッサ２２のバス２６のアクセスをブロッ
クする。

衝突検知器４４は、調停検知器４２を介してユーザマイ
クロプロセッサ２２かもバス２６に送られたビットと、
バス２６からバス受信器３０によって受信されたビット
とを比較する。衝突検知器はユーザマイクロプロセッサ
２２とバスとの間の接続な、ユーザマイクロプロセッサ
２２のＴＲＡＮＳＭＩＴライン上の信号ビットをバス２
６に到達させるか又はビットをバスに到達させぬかして
、制御する。

衝突検知器４４は、ユーザマイクロプロセッサ２２がバ
ス２６上に送信する電流ビットとバス９．信器３ｏがバ
ス２６から受信する電流ビットの間の差が検知されるや
否やデータがバス２６に到達するのをブロックし始める
。

−再設定されると、衝突検知器は、バスアイドル条件で
再設定される迄、データを送信したユーザマイクロプロ
セッサ２２がバス２６に到達するのをブロックし続ける
。

衝突検知器４４は、それ４４がすべてのビットを、送信
又は受信されたバイトのビット毎に、スタートビットか
らストップビットまでを含めて比較し、ビット間隔の中
央又は中央又は近傍で比較しないことが、調停検知器４
２と異なっている。

調停検知器４２は毎バイトのスタートビットだけをとっ
て、そしてスタートビットの開始後の所定時間側（Ｋビ
ット時間）を比較する。

調停検知器４２及び衝突検知器４４はライン５ｏを介し
て再設定されユーザマイクロプロセッサ２２が再び、バ
スアイドルが起って後、バス２６について調停できる様
になる。

調停権を失なったユーザマイクロプロセッサ２２は一度
調停権を失なうと、通常追加のメツセージを送信しよう
としない。然しこれが行なわれると、バスドライバ２８
を介してバス２６に送信しようとされたメツセージバイ
トのすべてが調停検知器４２と衝突検知器４４によって
バス２６に到達するのをブロックされる。

ユーザマイクロプロセッサ２２がバス２６上にメツセー
ジを送信する時、ライン５１上のアイドル信号の値を先
ずチエツクすべきである。ライン５１上のアイドル旧号
が低い１［であるか又は高い論理上レベルから低い論理
上レベルに丁度行った時は、ユーザマイクロプロセッサ
２２は２イン４８上のＴＲＡＮＳＭＩＴ償号を介してバ
スインターフェイスＩＣ２４に送信すべきメツセージの
第１メツセージＩＤバイトを送り始めることができる。

ＴＲＡＮＳＭＩＴ接Ｉｉ！ｉｃを介してバスインターフ
ェイスＩＣ２４で受信された信号は調停検知器４２に送
られる。調停検知器４２は、アイドル検知器５４からの
ライン５０上の再設定（リセット）信号を受信して後、
ライン４８上のＴＲＡＮＳＭＩＴ信号を介してユーザマ
イクロプロセッサ２２から受信した各バイトのスタート
ビットの開始が、スタートビットの開始がバス２６上に
現われるのと同時かその前かにゼット時間以内の後に、
調停検知器４２にすでに到達しているかチエツクする。

調停検知器４２はバス受信器を介してバス２６上のデー
タを受信する。バス受信器３０の出力はライン５３上の
信号でらる。調停検知器４２がライン５０上のリセット
信号を受信後、ＴＲＡＮＳＭＩＴ＠号ライン４８にスタ
ライン４８の開始が、バス２６上のスタートビットの開
始を調停検知器が検知する前か、同時かイビット時間以
内後に、現われると、調停検知器４２はライン４８上の
ＴＲＡＮＳＭＩＴ借号から受信している信号を変化させ
ずにその出力４９に渡し、ストップビットが正確にバス
２６から受信されるか又はライン５０からリセット官号
を再び受信する迄は、これを続行し、この時点でライ／
４８上のＴＲＡＭ；ＨＩＴ信号からの及び／又はバス受
信器を介してのバス２６から９次のスタートビットの開
始のチエツクを再開する。調停検知器４２がストップビ
ットが正しく受信されたρ）又はリセット信号５０を受
信したと判断した後、ライン４８上のＴＲＡＮＳＭＩＴ
　信号はスタートビットの開始が、調停検知器４２がバ
ス２６上のスタートビットの開始を検知してからにビッ
ト時間以上後に、現われた場合、調停検知器４２はその
出力４９を介して一定の高レベル論理信号を送り始め、
ストップビットが正確に受信されたか又はライ／５０上
次のリセット旧号を受信する迄は、高レベル論理信号を
送り続けてスタートビットの開始をモニターしない。

調停検知′ａ４２の出力、信号４９は衝突検知器４４に
送られる。

ライ１５０上のリセット信号が受信されて後、衝突検知
器４４は、各ビット間隔の中央で、調停検知器４２から
受信した信号、信号４９を、バス受信５３０の出力信号
、ライン５３上の信号と比較する。ライン５０上のリセ
ット信号受信後、調停検知器４２からの信号、ライン４
９の信号の論理レベルはバス受信器３０かもの信号出力
、ライン５３上の信号の論理レベルと等しくなる、久に
衝突検知器４４は調停検知器４２から受信した信号、ラ
イン４９上の信号をバスドライバ２８に渡し続ける。ラ
イン５０上のリセット信号を受１！！後の第１の時間、
ライン４９上の信号の論理レベルが論理レベル１であり
ライン５３上の信号は論理レベル０である、衝突検知器
４４はバスドライバ２８に一定の高論理レベル１号を出
力し、２８はバス２６上への伝送’ｋＴＲＡＮｓＭＩＴ
ライン４８から受信したデータをブロックし、別のライ
ン５ｏ上のリセット信号を受信する迄はそうし続ける作
用を有している。

ライン５０上のリセット信号は、検知器５４がアイドル
条件の開始を検知した時はアイドル制御検知器５４によ
って発せられる。検知器５４はライン５３上のスタート
ビットを検知して８ビット時間以上後のストップピット
１キ号レベルを検知して後１０連続ビット時間連続アイ
ドル信号レベル？検知して、アイドル条件の開始を検知
する。ライン５３上のスタートビット検知後８ビット時
間後、ストップビット信号レベルが受信されない時はア
イドル制御検知器５４はストップビットレベル信号が検
知される迄、バスアイドル信号の連続１０ビット長期間
をカヮントダウンし始める前に待つ。この作用はフレー
ミングエラーとして分類され、衝突検知器４４は更にア
イドル制御検知器５４が１０連続バスアイドル信号を検
知する迄、スタートビットのサンプリングをブロックす
る。

１０ビツトバスアイドル時期中に、非アイドルレベル信
号がアイドル制御検知器５４で検知され、ｚビット時間
以下続くと、１０ビツトアイドル時期が再スタートされ
る。

非アイドル信号レベルかにビット時より長く続くと、信
号はスタートビットの開始に分類され、アイドル制御検
知器５４はスタートビット後８ビット時間再びカワント
ダワンし始める。この作用は正常なデータ伝送に分類さ
れ、ライン５０上のリセット信号は発生させられぬ。

ライン５０上のリセット信号が発生するのと同時に、ア
イドル制御検知器５４は又、ライン５１上のアイドル信
号を高論理レベルから低レベルに変える。アイドル制御
検知器５４はライン５１上のアイドル信号を高論理レベ
ルは、バスアイドル条件の検知によって低論理レベルに
リセットして後、ライン５３上の非アイドル信号レベル
を検知した時は常に、スイッチする、非アイドル信号か
にビット時間以下続く時は、ライン５１上のアイドル信
号は、非アイドル信号がアイドルレベルにもどるや否や
、低論理レベルにもどる。非アイドル信号が×ビット時
間よシ長く続くと、信号はスタートビットの開始と解釈
されて、ライン５１上のアイドル信号は、ＩＤＬＥ条件
が検知され、ライン５１上のリセット信号が再び発せら
れる迄は高論理レベルにとどまる。

図４を説明すると、バスドライバ２８とバス受傷器３０
０組合わせは差動トランシーバＣｄ１ｆｆａｒ−％ｔｔ
ａｌｔｒａ％ｓｃａｔｇｅｒ）３２と呼ばれる。バスド
ライバ２８は電流源３４と電流シンク３６から成る。電
流源は３４であり電流タンク３６は図３に示した外部バ
イアス回路に接続されている。電流源３４及び電流シン
ク３６は成端抵抗器３８でバイアスの末四で相互接続さ
れ、これはバス２６の固有インピーダンスになるものに
マツチしている。これは図３に示されている。バス２６
はプラスワイヤ２５とマイナスワイヤ２７から成る。抵
抗器３８は、バス２６の各末端でバスインターフェイス
２４０両端をよぎり２本のワイヤ又はライン２５及び２
７にかけて接続されている。

ＴＲＡＮＳＭＩＴ接点４８で受信した信号は調停検知器
４２と衝突検知器４８を通シそして、ユーザマイクロプ
ロセッサ２２から伝送された場合にはバスドライバ２８
上を通る。

衝突検知器４４かものコード化洒号はラインＢ上のイン
バータに与えられる。

インバータ４０に与えられたラインＢ上の論理上の０は
実質的にバスドライバ２８をオンにする。インバータ４
゜への入力での調理上のｏＦｉラインＡ上のインバータ
からの高出力を生ずる。この高出力が電流源３４及び電
流シンク３６を点弧する。この作用はバス＋２５及びバ
ス−２７ラインを等しく反対の電流で引離すようにする
。これはバス受信器３０からの論理上の０出力を生じる
。これはリラックス又はアイドル状態の論理上の１に卓
越する。

ラインＡ上のインバータ４０かもの低出力が電流源３４
及び電流シンク３６シヤツトオフし、それでバス＋２５
及びバス−２７ラインが、他のバスインターフェイスＩ
ｃ２４が同時にバス２６を論理上の０レベルに駆動して
いなければ、リラック又はアイドル状態にもどさせる。

ここに示す回路と方法はユーザマイクロプロセッサの５
ｅｒｉａｌ　Ｃｏｍｍ５ｎｉａａｔｉｏｓ　ｌ５ｔａｒ
ｆａｃｅ（Ｓ　ＣＩ　）を用いる。これがバスインター
フェイスＩＣ２４の操作の基本である。

スタートビット検昶器２００がワードフィリップフロッ
プ２０３を介して有効なスタートビットを検知した時は
、ワードカウンタ２０２に受信したデータワードのタイ
ミングと同期化させる。ワードカウンタ２０２は調停検
知器４２のにビット時間プラス及び衝突検知器４４のイ
ビット時間プラスの発生に用いられる。これはユーザマ
イクロプロセッサ２２及びクロックデイバイダ２０１か
らのクロック信号を介して達成される。

ワードカウンタ２０２はストップビット時間で７レーミ
ングエラー検知器２０４をトリガーする。ストップビッ
トが検知されないと、アイドルカワンタ２０６がストッ
プビットレベル信号が検知される迄７レーミングエラー
検知器２０４によって拡張される。

衝突検知器４４は伝送入力及び受信出力をサンプルする
。

衝突検知器４４の機能はバス操作を中断する伝送をブロ
ックすることである。機能的には、バス２６が空いてい
る時にだけ伝送をスタートさせることでこれが達成され
る。

２個以上の装置が殆んど同時に伝送を求めている時は、
衝突検知器４４は最初に来た方の伝送を優先順で許す。

これらの装置が同期化して時間の調停窓内で、伝送しよ
うとしている時、即ちイビット衝突検知器４４は最高の
優先メツセージＩＤバイトラ有する一つだけに伝送の継
続を許す。

バス２６に接続されたユーザマイクロプロセッサ２２が
伝送を始めようとする時は、次の方法を利用する。

先ず、ユーザマイクロプロセッサ２２はＩＤＬＥライン
を見てアイドルフィリップ２０ツブ１０７を介して調理
上のゼロに行きバス２６がおいていることを示している
迄待つ。

次に、ユーザマイクロプロセッサ２２は伝送すべきデー
タは付随する第１メツセージＩＤバイトの発信を試みる
。

ユーザマイクロプロセッサ２２が最初に送信を開始する
か又は最高の優先メツセージＩＤバイトを有している時
は、衝突検知器４４は送信を許す。

ユーザマイクロプロセッサ２２ｔｌｉ受信メツセー’）
ＩＤｔ４イトを読みこれをユーザマイクロプロセッサが
送信しようとするメツセージＩＤバイトと比較すること
で送信を確認する。同一のメツセージＩＤバイトが伝え
られると、メツセージの残りを送信できる。さもない時
は、ユーザマイクロプロセッサ２２は受信したメツセー
ジＩＤバイトとデータが自分自身用に必要であるものか
を見るためにチエツクする必要がある。

単独のデータストリングが伝送された時の外側の干渉又
は調停の要請によってデータ衝突が起こシ得る。データ
を伝送しているユーザマイクロプロセッサ２２は伝送（
送信）データを受信データとこのタイプのデータ衝突の
ために比較できる。次に適切な動作がユーザマイクロプ
ロセッサ２２によってとられる必要がある。

よシ特には調停検知器４２の操作は図４ａのフローチャ
ートと関連して説明される。衝突検知器４４の操作は図
４ｂに示したフローチャートに関してより完全に示され
る。

図４ａを説明すると、ハードウェアリセット信号が調停
検知器にブロック３００で送られ、調停検知器４２をオ
ンにする。調停検知器中でライン４８上の入力とライン
４９上の出力の開に接続ができる。これはブロック３０
２で行なわれる。

判定ブロック３０４で、調停検知器４２はデータバス２
６上にスタートビットがあるか否か決定する。なければ
調停検知器が待機する。スタートビット信号がデータバ
ス２６上にあると、調停検知器４２はブロック３０６で
ワードカ９ンタ２０２をスタートさせる。

次に調停検知器はスタートビットレベルがデータバス２
６上であるか否かをきめる。そうでないと装置はブロッ
ク３０４にもどりデースバス２６上のスタートビット信
号を再チエツクする。スタートビットレベルがデータバ
ス２６上の時はスタートビット検知器２０２がスタート
ビット検知器時間が既にアップしたかみるためにポール
される。

さもないと調停検知器はブロック３０８にもどりバス２
６上のスタートビットレベルを再チエツクする。ブロッ
ク３１０でチエツクした様にスタートビット検知器時間
がアップしている時は、調停検知器はブロック３０４．
３０６．３０８及び３１０中でスタートビット検知器２
００によって実行機能の便用を完了さぜられる。

次に調停検知器４２はブロック３１２でその人力ライン
４８上の信号がスタートビットレベルであるかを見るた
めにチエツクする。さもない時は、調停検知器４２０入
力と出力間の接続が切れて、調停検知器はその出力ライ
ン４９上の信号をアイドルレベルに等しくセットされる
。これはブロック３１４で行なわれる。ブロック３１２
でチエツクした様に、調停検知器４２の入力上の信号レ
ベルがスタートビットレベルの時は、調停検知器はブロ
ック３１６に分岐して、ブロック３１６と３１８中で７
レーミングエラー検知器２０４とインターフェイスする
。ブロック３１６で調停検知器４２はストップビット時
期が既にアップしたかを見るためにチエツクする。さも
ない時Ｆｉ、調停検知器が待機する。ストップビット時
間がアップしていると、調停検知器はフレーミングエラ
ー検知器２０４を用いてストップビットレベルがデータ
バス２６上であるかを見るのにチエツクされる。これは
ブロック３１８で実行される。ストップビットがバス２
６上の時は、調停検知器はブロック３０４にもどシその
点から前方にスタートビット信号を再チエツクすること
によって、それがバス２６上にあるかを見るための方法
が始まる。

ストップビットレベルがブロック３１８でチエツクした
様にバス２６上の時は、調停検知器４２はアイドルフリ
ップフロップ２０７により供給された情報をみる。調停
検知器はこの場合はアイドルフリップフロップ２０７の
場合であるアイドル検知器から受信したりセッ１号を受
信したかを見るためにチエツクする。リセット信号が受
信されぬ場合、調停検知器は待機している。リセット信
号を受信した時は、調停検知器はブロック３０２にもど
り再び調停を開始する。

衝突検知器４４ｔ−説明すると、図４ｂのフローチャー
トの説明が与えられる。ハード９エアリセツト信号が衝
突検知器４４で受信されると、４４はブロック４００か
らブロック４０２に進み４４の入力と出力との間の接続
を行なう。

これに入力ライン４９を出カラインＥＶｃ結ぶ。

次に％衝突検知器４４はブロック４０４でバス２６上の
スタートビットバスをチエツクする。スタートビット信
号がバス２６上にないと衝突検知器は待機する。スター
トビット信号がバス２６上にあると、衝突検知器はブロ
ック４０６からワードカワ／り２０２のスタートに移る
。ワードカウンタ２０２のスタートに続いて、衝突検知
器はスタートビットレベルがデータバス２６上であるか
を見るためにチエツクする。スタートビットレベルがバ
ス２６上にない時は、衝突検知器はブロック４０４に帰
りスタートビット信号がデータバス２６上にあるかを見
るために再チエツクする。スタートビットレベルがデー
タバス２６上にある時は、衝突検知器はブロック４１０
に進みスタートビット時間が既にアップしたかを見るた
めにはチエツクする。こレバスタートビット検知器２０
００条件のチエツクである。

スタートビット検出器時間がまたアップしていないと、
衝突検知器４４＃ｓｉブロツク４０８に帰りスタートビ
ットレベルがデータバス２６上にあるかどうか見るため
に再チエツクする。スタートビット検出器時間がアップ
すると、衝突検知器４４はブロック４０４．４０６．４
０８及び４１０からのスタートビット検知器２００との
その相互作用を完了する。

衝突検知器４４ｔｉ次にブロック４１２に進みワードカ
ラン夕２０２とインターフェイスしミツトビットタイマ
、ワートカワンタ２０２内にある、が既にアップしたか
を見るためにチエツクする。そうなっていないと４４は
待機している。ミツトピットタイマがアップしていると
、衝突検知器４４はブロック４１４を通って入力ライン
４９上の信号がバス２６上の信号に等しいかを見てチエ
ツクするために下降する。入力ライン上の信号がバス２
６上の１号に等しい場合は、衝突検知器４４はブロック
４１６に分岐し、ブロック４１６及び４１８でフレーミ
ングエラー検知器２０４とインターフェイスし始める。

衝突検知器４４はブロック４１６甲でストップビット時
間が既にアップしているかを見るのにチエツクする。そ
うでないと衝突検知器はブロック４１２に帰る。ストッ
プビット時間がアップしていると衝突検知器４４はブロ
ック４１８ｆｔ通って下シ、ストップビットレベルがバ
ス２６上にあるかを見るのにチエツクする。ストップビ
ットレベルがバス２６上にあると、衝突検知器４４はブ
ロック４０４に帰り、スタートビットバス号がデータバ
ス上にあるかを見る。

ストップビットレベルが、ブロック４１８でチエツクし
た様に、バス２６上にあると、衝突検知器４４はブロッ
ク４２０を通って下りリセットがアイドル検知器又はア
イドルフリップフロップ２０７から受信されているかを
見るのにチエツクする。そうでない時は、衝突検知器は
待機する。

リセットが受信されていると、衝突検知器４４はブロッ
ク４０２に帰る。

ブロック４１４に帰って、衝突検知器４４への信号中に
バス信号に等しくないと、衝突検知器４４はブロック４
２２を通って下り、衝突検知器の入力と出力間の接続を
切りその出カラインＢ上の信号がアイドルレベルに等し
いかを見る。次に衝突検知器４４はブロック４２０を経
て前述のように降下する。

図５を説明すると、調停中のバスインターフェイス集積
回路操作の例が示されている。図は調停時のバスインタ
ーフェイスの詳細な操作を示す。この例は単一バイトメ
ツセージ、即ちメツセージＩＤバイトだけの、３台のユ
ーザマイクロプロセッサ２２からの調停を示す。２個の
完全調停サイクルが示しである。ＩＤＬＥラインの操作
も示しである。

図６を説明すると、一般的なメツセージ処理図が示され
ている。図６は対象のバス２６にデータを送付又は受取
るためにユーザマイクロプロセッサ２２が行なう過程の
一般説明を示している。

簡単のために、これらのステップ及び付属フローチャー
トは、イベントが起った時を検知するのにポーリング型
を使用する。実際の説明（解釈）は検知ロジック及びサ
ービスルーチンに置換して解釈して用いることができる
。この記載はすべての必要なポート及びＩＣ初期化を別
にしたと仮足している。

ブロック６０で始筐シ、ルーチンはバスＩＤＬＥを用い
て同期化をチエツクする。プログラムは、バス２６がア
イドル条件、即ちライン５１上のＩＤＬＥ信号が低くな
る迄、待機する。プログラムは次にポイント６２に下〕
送信又は受信を始める。アイドル信号はブロック６４で
もチエツクされ、プログラムは第１バイト、即ちメツセ
ージのメツセージＩＤバイトがブロック６６からバスか
ら受信されるか、バス上に送信すべきメツセージがブロ
ック６８から入手される迄どちらが先かでも待機する。

バスからバイトが先に受信されると、プログラムはブロ
ック７０を通って下シる。

バス上に送信すべきメツセージが入手できる方が先だと
、プログラムは町ント７２を通って下りバス調停に勝と
うとする。

ポイント７２でバス調停に勝とうとしている時に、メツ
セージＩＤバイトである＠１バイトをバス２６上に送る
。

これはブロック７４で行なわれる。プログラムは次に調
停がボイ／ドア８で勝ったか負けたかをチエツクするた
めに移動してゆく前はブロック７６中でバス２６からバ
イトが受信される迄待つ。送信すべきメツセージを有す
るすべてのマイクロプロセッサは同時にバス上にその第
１メツセージを送ろうとす木。勝ったものだけがその第
１バイトのすべてのビットを持っていることを続けてバ
ス上に成功裡に送り出す。

点７８でどれが勝ったか負けたかを見るのに調停がチエ
ツクされる。ブロック８０でバスから受信したバイトが
バスに送ったバイトと同一であれば、調停に勝ったので
あり、メツセージの残シなポイント８２で送ることがで
きる。バスから受信したバイトがバスに送ったバイトと
同一でなければ、調停に負けたのでアシ、バスから受取
ったバイトは勝者メツセージの第１バイトである。従っ
て、調停で負けると、プログラムは点ポイント７０に分
岐する。

ルーチンは次にブロック８４に下り、あればメツセージ
の残りをバスに送る。各バイトをバスに送る毎に、得ら
れたバイトがバス２６から受信される。これはブロック
８６．８８，９０及び９２を参照して示されている。ブ
ロック８６で、次のメツセージバイトが送られそして次
にそのバス２６からの受信がブロック８８でチエツクさ
れる。受信バイトは送信バイトと等しいかどうかを見る
ためにブロック９０でチエツクされ、そして正しいと、
プログラムがイロツク８４に帰シ再び更なるメツセージ
バイトをチエツクする。受信バイトが送信バイトと等し
くないと、プログラムはブロック９２を通って下り衝突
によるメツセージ送信を終了する。

すべてのメツセージバイトを送ってしまうと、プログラ
ムはブロック８４からポイント９４へと下り送付メツセ
ージが完了したことを示す。送信メツセージは次にブロ
ック９６で入力待ち行列から消される。この点で、ルー
チンはポイント６０は帰針イスアイドル条件に同期化す
るか再同期化する。

装置がメツセージ受信に設定されたポイントに帰ると、
プログラムはブロック９８で、そのメツセージがこの特
定のマイクロコンピュータ又はマイクロプロセッサに関
係のあるものかをチエツクして見る。メツセージが関係
ないものの時は、プログラムはポイント６０でバスアイ
ドル条件と再同期化するために帰る。メツセージが関係
のあるものの時は、プログラムはブロック１００に下り
受信バイトをたくわえ、バスからメツセージの他のバイ
トを受信するのを待つか又はバスがアイドルになる、低
くなるのを待つ、このステップはブロック１０２と１０
４で行なわれる。

バスがアイドルになると、プログラムにポイント１０６
を下シて、受信メツセージが完了したことを示す。マイ
クロコンピュータ又はユーザマイクロプロセッサ２２は
次にブロック１０８で受信メツセージを処理する及び／
又は他によって更に処理できる様にすることができる。

プログラムは次にポイント６０からバスＩ　Ｄ　Ｌ　Ｅ
条件と再び再同期化するために下る。データコミュニケ
ーションネットワーク（Ｄａｔａ　Ｇｏｍｓｍｓ（Ｃａ
１４ａ％ａ　Ｎｅｔｗｏｒｋ）の要請に最も適合するプ
ロトコルはＣαデｒイーｒｓ−％ｓａＭ＊ｌｔｉＡｃｅ
ｍｍａ（Ｃ８ＭＡ）である。これＦｉＭｉｅａｔａｒｆ
ａｌｄのＳ　ＡＥ　　Ｐａｐｅｒ　４８６０３８９に略
述されている。

コンテンショーン解決の確定的優先アクセス法が古典的
衝突検知に付随する非確定的ランダムバック−オフ法の
代りに選ばれた。

メツセージフォーマットを示す図７を説明する。

図７に示したアイドル時期はデータの各バイトの間で可
能であることに留意されたい。これはファームワエア制
御の使用とホストマイクロプロセッサ又はマイクロコン
ピュータの非同期シリアルＩ１０ポートへの直接接続を
可能にする。

さてバスインターフェイスＩＣ２４の実際操作に重点を
置いて本発明をより詳細に説明する。

ゼロピットは１ビツトよりも優先権を有するバスインタ
ーフェイスＩＣ２４に使用されている差動トランシーバ
出力回路３２が１ビツトよりもθビットに優先権を与え
る。

バス上のノミナル（公称）又はアイドル信号は１ビツト
である。バス２６がアイドル（おいている）か又はユー
ザマイクロプロセッサが１ビツトを送った時は、１がバ
ス２６上に現ワレる。バスインターフェイスＩＣ２４が
ゼロピッｉ送った時だけバス２６上にゼロが現われる。

複数のバスインターフェイスＩＣ２４がバス２６上に７
’−タを同時に送った時は、バス調停で行なわれる様に
、１個又はそれ以上のバスインターフェイスＩｃ２４が
１ビットをバス２６上に出力しそして少なくとも１個の
バスインターフェイスＩＣ２４がゼロビットを出力し、
次にゼロピットがバス２６上に現われる。

ゼロピットは常に１ビツトにバス２６上で勝つ。

調停検知 調停検知器４２は、スタートビットがバス２６上に現ワ
れる前かにビット時間以内後にそのスタートビットが到
達した時は、ユーザマイクロプロセッサ２２からのバイ
トを衝突検知器４４に渡す。

セットされると、調停検知器４２は次のバスアイドル条
件（ｆ迄、ユーザマイクロプロセラ？２２のバス２６へ
のアクセスをブロックする。

調停検知器４２はメツセージ中の各バイトのスタートビ
ットの開始でそのチエツクを行なうが、然しこれはメツ
セージの最初のバイトについてのみ実際は有効である。

衝突検知 衝突検知器４４はユーザマイクロプロセッサ２２からバ
ス２６に送られているビットとバス２６からバスインタ
ーフェイスＩＣ２４によって受信されているビットを比
較する。衝突検出器４４はユーザマイクロプロセッサ２
２とバス２６との間の接続をユーザマイクロプロセッサ
２２０ビツトがバス２６に到達させられるか又はビット
がバス２６に到達するのをブロックするかで制御する。

衝突検知器４４は、４４が送信及び受信されたバイト、
スタートビットからストップビットを含めた、のすべて
のビットを比較し、そしてその比較はビット間隔の中央
で行なうという点で調停検知器４２と異なっている。調
停検知器４２は各バイトのスタートビットでのみ作用し
、そしてその比較をスタートビットの開始後にビット時
間で行なう。

バスアイドル条件を検知すると、衝突検知器４４はユー
ザマイクロプロセッサ２２からのデータがバス２６に到
達できる様にリセットされる。

衝突検知器４４はユーザマイクロプロセッサ２２がバス
２６に送ろうと試みている現在のビットとインターフェ
イスＩＣ２４がバス２６から受信している現在のビット
の間の差を検知するや否やバス２６にデータが到達する
のをブロックし始める。

一度セットされると、衝突検出器４４はバスアイドル条
件でリセットされる迄、ユーザマイクロプロセッサ２２
から送られたデータがバス２６に到達するのをブロック
し続ける。

衝突検知器はバスアイドルでのみリセットされる。

調停に負けたユーザマイクロプロセッサ２２は、調停に
負けた以上、通常は追加のメツセージバイトを送ろうと
試みない。もしそうしても、パスインターフェイスＩＣ
２４に送るメツセージバイトのすべては衝突検知器４４
によってバス２６に到達するのをブロックされる。

反射バイト ユーザマイクロプロセッサ２２が送信用にバスインター
フェイスＩＣ２４にバイトを送ると常に、それはいつも
反射バスを受信することになる。

反射バイトはバス２６上に実際見られるバイトであり、
同時にバス２６上に送信されているデータのすべての有
効合計であり、差動トランシーバ３２を作動させる方法
即ちゼロピットが優先権を有し、そしてノイズ又は他の
外部信号がバス２６上にある可能性がある。。

調停、又はノイズ又は他の外部信号と衝突後５反射バイ
トは当初のメツセージバイトと僅かしか似ていない。こ
れが１ビツトよりもθビットに優先４１を与えるバスド
ライバ３９の結果である。

ユーザマイクロプロセッサ２２は常に待機して、バスイ
ンターフェイスＩＣ２４から受信した反射バイトを送ろ
うと試みた最後のバイトと比較して、それが調停に負け
たか又はそのデータがバス２６上のノイズ又は他の妨害
信号と衝突したかを見る必要がある。両方の場合とも反
射バイトは送った最後のバイトに等しくは無く、ユーザ
マイクロプロセッサ２２はメツセージバイトを送る試み
を中止しなければならぬ。調停に負けた後、ユーザマイ
クロプロセッサ２２は受信したメツセージＩＤバイトを
チエツクして勝者のメツセージを受信する必要があるか
を判断しなけれはならぬＯ 企図された伝送 バス２６上のすべての伝送は実際上企図された伝送であ
る。多数の因子が行なおうと試みた所定のユーザマイク
ロプロセッサ２２の伝送を妨害するであろう、例えば（
１）　　調停及び衝突検知器４２及び４４がユーザマイ
クロプロセッサ２２からバス２６へのデータの伝送をカ
ットオフしたジブロックするであろう、（２Ｊ　　ユー
ザマイクロプロセッサ２２がバイトの伝送動作に入って
後１反射バイトを見てバス２６で実際起っていることな
見る必要がある；（３）　　調停、ユーザマイクロプロ
セッサ２２ＦｉメツセージＩＤバイトを送ろうと試みる
。バス２６の使用で勝つと、残っているメツセージバイ
トを送ろうとする。

一般にバス２６上を送ろうとする試みは成功する、然し
ユーザマイクロプロセッサは企図したメツセージバイト
伝送を行い、反射バイト／ａ数バイトと最後の伝送バイ
ト／複数バイトを比較企図が成功しない場合の対処をす
る必要がある。

調停 調停又はパス調停Ｆｉ１台又はそれ以上のユーザマイク
ロプロセッサによるメツセージＩＤバイトのバス２６上
への企図された伝送である。

調停の目的はメツセージ伝送のために、ユーザマイクロ
プロセッサ２２にバス２６の単独使用を可能とすること
である。

調停は２ビツト時間後バスアイドルが始まるかその後、
ユーザマイクロプロセッサ２２がバス２６がアイドルで
ある時は伝送すべきメツセージを有している時に始まる
。

バスアイドルの開始（即ちＩＤＬＥが低くなる）と調停
の開始の間の２ビツト時間の遅れはメツセージ遅れのス
タート（Ｓｏｕ　Ｄｅｌａｙ）と呼ばれている。自動的
２ビット時間遅れはバスインターフェイスＩＣ２４中に
形成される。

ＳＣＩサポートに使用するユーザマイクロプロセッサ２
２はそのＳＣＩポートに約２ビット時間の固有遅れの経
験があろう。

調停検知器４２及び衝突検知器４４、バス２６上での１
ビツトよりもゼ「ビットの優先権及びバス２６上のすべ
てのメツセージについて独特のメツセージＩＤバイトの
使用によって、唯１個のメツセージＩＤバイトが１台又
は複数台のユーザマイクロプロセッサ２２が同時に調停
にある時に、調停で成功して伝送される。

あるユーザマイクロプロセッサ２２が調停を求めバス２
６を得ると、他のユーザマイクロプロセッサ２２はそれ
ぞれ調停及び衝突検知器４２及び４４によるバスアイド
ル条件後逸、伝送をブロックされる。

複数台のユーザマイクロプロセッサ２２が調停を求め、
そしてすべて相互にイビット時間内にスタートビットの
伝送を開始した時は、ゼロビットが１ビツトにまさる優
先権及びａＷのメツセージＩＤバイトの使用が衝突検知
器４４を起動し、その中で１つ以外の伝送中のバスイン
ターフエイスＩＣにそのメツセージＩＤバイトの最初と
最後のデータビットの間でバス２６へのアクセスをブロ
ックさせる。

最初のスタートビットがバス２６上に現われてから後×
ビット時間以後にそのメツセージＩＤバイトのスタート
ビットの伝送を始めたユーザマイクロプロセッサ２２−
バスインターフェイスＩＣ２４の組合わせは、バスアイ
ドル後、調停検知器４２によってバス２６へのアクセス
をブロックされバスアイドルが調停検知器４２と衝突検
知器４４でリセットされる迄バス２６へのアクセスをそ
のままにされるであろう。

バス２６上のすべてのユーザマイクロプロセッサ２２は
。

メツセージＩＤバイトを送ろうとしていると否とにかか
わらｆ、成功したメッセージＩＤバイトを受信する。

調停の開始はすべてのユーザマイクロプロセッサ２２及
びバスインターフェイスＩＣ２４中でバスアイドルの生
起によって、即ちＩＤＬＥが高から低になると同期化さ
れる。

メツセージＩＤバイトの最も速い伝送はバス上でバスア
イドルが起って後２ビット時間で始まる、即ちユーザマ
イクロプロセッサ２２−バスインターフェイスＩＣ２４
の組合わせはそれよ〕早くメツセージＩＤバイトの伝送
を開始できない。

調停は調停検知器４２と衝突検知器４４のブロッキング
作用によって、バス２６上のすべてのバスインターフェ
イスＩＣ２４の中で単１台のユーザマイクロプロセッサ
２２がバス２６にアクセスした時に終る。

メツセージＩＤバイトｔ−送ろうとした各ユーザマイク
ロプロセッサ２２は受信した反射バイトと送ろうとして
たメツセージＩＤバイトを比較して自分が勝ったか負け
たかをだしかめる必要がある。

反射メツセージＩＤバイトが送ろうとしたメツセージＩ
Ｄバイトと等しくないユーザマイクロプロセッサ２２は
調停に負けた。反射メツセージＩＤバイトが送ろうとし
たＩＤバイト等しいものは勝ったマイクロプロセッサ２
２用だけであり、独特のメツセージＩＤを使うかぎりこ
う言える。

調停に負けたユーザマイクロプロセッサ２２はその企図
が敗れたと知シ、メツセージの残りを送ることを中止す
る、そしてそのメツセージを再び送ろうとする前はバス
アイドルが再び起こるのを待つ。衝突検知器４４は途も
角バスアイドルが起こる迄はバス２６に伺も送らせない
。

負けたユーザマイクロプロセッサ２２は調停に勝った者
のメツセージの受信と処理を考える必要がある。

勝っタユーザマイクロプロセッサ２２のメツセージが追
加の伝送バイトを有していれば、それを送夛続ける必要
がある。そしてストップビットの末端と仄のスタートビ
ットの間に７ビツト時間の最大のインターバイトギャッ
プを越えるべきでは無い。バスが８ビット時間アイドル
になると、すべてのバスインターフェイスＩ　Ｃ２４１
’ｉそれをバスアイドル条件と解釈して、調停検知器４
２と衝突検知器４４及び信号バスアイドルをリセットし
、そのユーザマイクロプロセッサ２２をＩＤＬＥニライ
ン５２を通してリセットする。

送ろうとするメツセージを有するユーザマイクロプロセ
ッサ２２は順次に、前の勝者のユーザマイクロプロセッ
サ２２がまだそのメツセージデータバイトの一つを送ろ
うとしている間に、メツセージＩＤバイトを送り始める
。仮令古い勝者のユーザマイクロプロセッサ２２がＩＤ
ＤＥが低くなるのを見てさえも。

勝者のユーザマイクロプロセッサ２２がそのメツセージ
のすべてのバイトを送った時は、それはバスインターフ
ェイスＩＣ２４にパイＩｆ送るのを止めて、バスアイド
ルを再び待つ。

／イスアイドル バスアイドルはユーザマイクロプロセッサ２２がバス２
６の制御をしていないバス２６の作動状態である。

バスアイドルはバス２６上の最後のメツセージの伝送が
終った時に始まる。

バスアイドルはメツセージＩＤバイトのスタートビット
がバス２６上に検知された時に終る。

バスアイドルは所足バス２６上のすべてのバスインター
フェイスＩＣ２４で検知され、そしてそれぞれのユーザ
マイクロプロセッサ２２にＩＤＬＥライン５１を通して
示される。ＩＤＬＥはバスアイドルの開始で低くなり、
バスアイドルの終了で高くなる。

バスアイドルの開始はバス２６上のすべてのバスインタ
ーフェイスＩＣ２４中の調停検知器４２及び衝突検矧器
必をリセットさせる。バスアイドルの開始は機能的には
すべてのユーザマイクロプロセッサ２２は（１）　　バ
ス２６上の最後のメツセージが終り、（２Ｊ　　バス２
６上の久のパイｌ−ＵメツセージＩＤバイトと解釈され
るべきであり、（３）バス調停は２ビット時間後に始ま
ること、を示す。

詳しくはバスアイドルはバス２６上にスタートビットが
検知されて後、８ビット間隔後有効なストップビットが
検知されて後、１０ビツトの連続間隔が起った後に始ま
る。

１０ビツトの連続アイドル間隔は１０ビツトの連続アイ
ドル（１）である。通常１０ビツトアイドル間隔は伝送
バイトのストップビット（１）の後に始まり、バス２６
の現在の所有者による追加バイトが送られたけれは１０
ビット時間後に終る。ストップビット時はストップビッ
トが検知されない、即ち０゛が検知されると、バス２６
がアイド、Ａ／（１１になる迄１０ビツトアイドル間隔
はスタートしない。

１０ビツト連続アイドル間隔をモニターしている間に、
非アイドル信号、即ちノイズ、が検知されると、１０ビ
ツトアイドル間隔は再スタートする。事実、１０ビツト
アイドル間隔の待機中にスタートビット信号が検知され
ると、次に８データビット待ち、スタートビットと１０
ビツト連続アイドル間隔が再スタートする。

偽アイドル転移 ＩＤＬＥライｙＦｉ、アイドル検知器がアイドルレベル
（１）から低レベル（０）への転移を検知すれば常に高
くなる。低レベルが×ビット時間以上続くと、ＩＤＬＥ
は通常のアイドル基準が起こる後迄高いままである。然
し、バス２６がアイドルから低に行きそこにｚビット時
間以下とどまる信号を持ったとすると、ＩＤＬＥライン
は高くなり次に再び低になり偽アイドル転移をおこす。

この偽アイドル転移を検知したユーザマイクロプロセッ
サ２２はそうしようとする時にそれに従った考慮を行な
う必要がある。一般に何もする必要がない。例えばＳＣ
Ｉ型ポートに固有の２ビット時間の遅れの完了を待って
いるＳＣＩユーザは反射バイトの受傷の完了を待つこと
ができる。

ユーザマイクロプロセッサはこれが起った時にメツセー
ジが受信されたと仮定する必要はない。

本発明をその好ましい態様を用いて開示したが、本発明
の精神と範囲に該当する他の態様が存在し得るものであ
り、本発明の特許請求の範囲の適切な範囲又は正当な意
味を離れること無く、本発明は改変、修正、変形が可能
であることを理解されたい。

【図面の簡単な説明】

図１はシリアルバスネットワークを示すブロック図であ
る。 図２はバスインターフェイスＩＣの内部機能の若干を示
すバスインターフェイスＩＣの簡易化ブロック図である
。 図３は外部バイアス回路である。 図４はバスインターフェイスＩＣの詳細ブロック図であ
る。 図４ａは調停作業のフローチャートである。 図４ｂは衝突検矧器の作業方法を示すフローチャートで
ある。 図５は調停時の衝突検知バスインターフェイスＩＣ操作
の例を示すタイミングダイヤグラムである。 図６は一般的なメツセージ処理フローチャートである。 図７にメツセージフォーマットの例示である。 １、′：へ 図面の７７′１．　：ｌ”Ｉ、Ｔ、、ｊ、、ｊ二寛更な
し）−】Σ＝；・已・ ＋　　１ ｒ＜Ｋ 二】Ｉ＝シ２．４ａ。 一二巨＝＝；・三 ７．７ｔスかうブ°ロッ２雪れｔい）−リ。 手続補正書 昭和６２年４月２０日 特許庁長官　黒　１）明　雄　殿 １事件の表示 昭和６２年特許願第４１２３６号 ２、発明の名称 データバスにおけろデータ調停及び衝突検知方法３補正
をする者 事件との関係　　特許出願人 名称　　フライスラー　コーポレーション４、代理人 、１）、 氏名　弁理士　（６３２３）　　川　瀬　良　治、１）
・５袖正の対象 願書の発明者の欄及び願書に添付の手書き明細書の浄書
手続補正書（方式） ％式％ １、事件の表示 昭和６２年特許願第４１２３６号 ２、発明の名称 データバスにおけるデータ調停及び衝突検知方法３、補
正をする者 事件との関係　　特許出願人

Claims (1)

1. 【特許請求の範囲】 １、データバスインターフェイス集積回路によつてデー
   タバスと連結している２以上のユーザマイクロプロセッ
   サ間のデータバスを介してのディジタルメッセージの伝
   送用の通信システムにおけるデータバスが混んでいると
   きにユーザマイクロプロセッサからデータバスへのデー
   タの伝送をブロックする方法において、該方法が； 通信システムをバスアイドル状態の発生に同期化し；デ
   ータメッセージを送信又は受信する前にこの同期化が発
   生するまで待ち； データバスがアイドル状態にある場合にはユーザマイク
   ロプロセッサが送信するメッセージを持つているかどう
   かを決め； メッセージＩＤバイトを送ることによつてメッセージが
   送信しうる場合にはバス調停に勝つことを試み；メッセ
   ージＩＤバイトがデータバスから受信されたかどうかを
   確認し； メッセージＩＤバイトがデータバスから受信された場合
   には受信したメッセージＩＤバイトが伝送したＩＤバイ
   トに等しいかどうかを比較することによつて調停が勝つ
   か敗けたかを確認し； 受信メッセージＩＤバイトが伝送メッセージＩＤバイト
   に等しい場合には残りのメッセージを送り；更なるメッ
   セージバイトをデータバスに送るべきかどうかを決め必
   要なら次のメッセージバイトを送り；メッセージが完全
   な場合には伝送されたメッセージを入力待ち行列から除
   いて、バスアイドル状態と再同期化させるためにもどし
   ； 更なるメッセージを送る必要がある場合にはデータバス
   から次のメッセージバイトを受信したかどうかを確認し
   ； 受信したバイトが伝送されたバイトに等しいかどうかを
   確認し、受信したバイトが伝送されたバイトに等しい場
   合には更なるメッセージバイトを送る必要があるかどう
   かを確認し、受信したバイトが伝送されたバイトに等し
   くない場合には衝突によりメッセージ伝送を終らせバス
   アイドル状態と再同期化させるためにもどし；データバ
   スがアイドル状態にある場合にはメッセージＩＤバイト
   を受信すべきかどうかを確認し；そのメッセージがユー
   ザーマイクロプロセッサに関係のあるものかどうかを確
   認し、そうでない場合にはバスアイドル状態と再同期化
   させるためにもどしそしてそうである場合には受信した
   バイトをセーブし；受信したバイトがセーブされている
   場合には受信すべき次のバイトがあるかどうかを確認し
   ； データバスがアイドル状態にあるかどうかを確認し、デ
   ータバスがアイドル状態にある場合にはバスアイドル状
   態と再同期させるためにもどす前に受信したメッセージ
   を処理し、データバスがアイドル状態にない場合には次
   の受信を待つためにもどすことを特徴とするデータバス
   へのデータの伝送をブロックする方法。 ２、クロックポートと入出力ポートに沿つたシリアル通
   信インターフェイス（ＳＣＩ）ポートを持ち、バスイン
   ターフェイス集積回路によつてデータバスと連結してい
   る２つ以上のユーザマイクロプロセッサ間のデータバス
   を介してのメッセージの伝送用の通信システムにおける
   データバス上のデータの調停方法であつて、該方法が、
   スタートビット信号がデータバス上にあるかどうかを確
   認し； スタートビットレベルがデータバス上に達しているかど
   うかを確認し、スタートビットレベルがデータバス上に
   達していない場合にはそれを確認するためにもどし；ス
   タートビットレベルがデータバス上にある場合にはスタ
   ートビット検知器時間が終つたかどうか確認し、スター
   トビット検知器時間が終つていない場合にはデータバス
   上のスタートビットレベルを再確認するためにもどし； 調停検知器に対する入力信号がスタートビットレベルに
   あるかどうか確認し、調停検知器に対する入力ライン信
   号がスタートビットレベルにない場合には該信号と調停
   検知器の出力をアイドルレベルに等しくセットし；調停
   検知器に対する入力ライン信号がスタートビットレベル
   にある場合にはストップビット時間が終つたかどうかを
   確認し、まだなら待ち； ストツプビット時間が終つた場合にはストップビットレ
   ベルがデータバス上にあるかどうかを確認し、ストップ
   ビットレベルがデータバス上にない場合にはスタートビ
   ット信号を再確認するためにもどしてスタートビット信
   号がデータバス上にあるかどうかを確認し；ストップビ
   ットレベルがデータバス上にない場合にはリセット信号
   がアイドル検知器から受信されるかどうかを確認し、リ
   セット信号が受信されていない場合には待ち、リセット
   信号がアイドル検知器から受信された場合には上記工程
   を繰返すためにもどすことを特徴とするデータバス上の
   データの調停方法。 ３、クロックポートと入出力ポートに沿つたシリアル通
   信インターフェイス（ＳＣＩ）ポートを持ち、バスイン
   ターフエイス集積回路によつてデータバスと連結してい
   る２つ以上のユーザマイクロプロセッサ間のデータバス
   を介してのメッセージの伝送用の通信システムにおける
   衝突検知方法において、該方法が； スタートビット信号がデータバス上にあるかどうかを確
   認し、もしなければ待ち； スタートビット信号がデータバス上にある場合は、ワー
   ドカウンタを開始し； スタートビットレベルがデータバス上にあるかどうかを
   確認し、もしなければスタートビット信号がデータバス
   上にあるかどうかを再確認するためにもどし；スタート
   ビットレベルがデータバス上にある場合はスタートビッ
   ト検知器時間が終つているかどうかを確認し、もし終つ
   ていなければスタートビットレベルがデータバス上にあ
   るかどうかを再確認するためにもどし；スタートビット
   検知器時間が終つている場合にはワードカウンタのミツ
   ドビツトタイマが終つているかどうかを確認し、終つて
   いない場合は待ち； ミツドビツトタイマが終つている場合は衝突検知器に対
   する入力信号がバス信号に等しいかどうか確認し；衝突
   検知器に対する入力信号がデータバス上の信号に等しい
   場合にはストップビット時間が終つているかどうか確認
   し、ストップビット時間がまだ終つていない場合にはミ
   ツドタイマが終つているかどうか再確認するためにもど
   し； ストップビット時間が終つている場合にはストップビッ
   トレベルがデータバス上にあるかどうかを確認し、スト
   ップビットレベルがデータバス上にある場合はスタート
   ビツト信号がデータバス上にあるかどうかを再確認する
   ためにもどし； ストップビットレベルがデータバス上にない場合はリリ
   セツト信号がアイドル検知器から受信されているかどう
   かを確認し、これを受信するまで待ち； リセット信号を受信し次第上記方法を繰返すためにもど
   し； リセット信号をアイドル検知器から受信し次第上記方法
   を繰返すためにもどし； 衝突検知器に対する入力信号がデータバス上の信号に等
   しくない場合には衝突検知器ラインの出力信号をアイド
   ルレベルに等しくセットし、その後リセット信号をアイ
   ドル検知器から受信したかどうかを確認し、まだなら受
   信するまで待ち、その後上記方法を繰返すためにもどす
   ことを特徴とする衝突検知方法。