JPH01124041A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPH01124041A JPH01124041A JP62283462A JP28346287A JPH01124041A JP H01124041 A JPH01124041 A JP H01124041A JP 62283462 A JP62283462 A JP 62283462A JP 28346287 A JP28346287 A JP 28346287A JP H01124041 A JPH01124041 A JP H01124041A
- Authority
- JP
- Japan
- Prior art keywords
- program
- rom
- ram
- patch
- patch information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011068 loading method Methods 0.000 claims abstract description 4
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 11
- 230000006870 function Effects 0.000 abstract description 9
- 230000010365 information processing Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラム制御にて動作する情報処理装置に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an information processing device that operates under program control.
従来、この種の情報処理装置は、第４図のようにＣＰＵ
ＩとローダＲＯＭ９によって外部記憶装置としての固定
ディスク１０．フロッピィディスク１１から第５図の手
順でＲＡＭ５上へプログラムをロードし、そのプログラ
ムを起動し実行することが一般的であった。すなわち、
ステップ５１で電源を投入し、ステップ５２でローダＲ
ＯＭ９を起動し、ステップ５３で外部記憶装置からプロ
グラムをリードし、ステップ５４でＲＡＭ５ヘプログラ
ムをライトし、ステップ５５でプログラムを起動する。Conventionally, this type of information processing device has a CPU as shown in FIG.
I and loader ROM 9 as a fixed disk 10 as an external storage device. It was common to load a program from the floppy disk 11 onto the RAM 5 according to the procedure shown in FIG. 5, and then start and execute the program. That is,
The power is turned on in step 51, and the loader R is turned on in step 52.
The OM9 is activated, the program is read from the external storage device in step 53, the program is written to the RAM 5 in step 54, and the program is activated in step 55.
上述した従来の情報処理装置は、外部記憶装置からプロ
グラムをロードする方式となっているので、ロードに時
間がかかり、特に、窓口端末９店舗におけるＰＯ８端末
等で、端末が一時的にダウンした場合など、再ロードに
時間がかかると、運用上好ましくない。また、情報処理
装置にリードオンリーメモリを設けてその中にプログラ
ムを格 ・納すれば、ロードに必要な時間は短縮され
るが、プログラムが固定化される為、機能変更およびプ
ログラムのバグ修正等が困難になるという欠点がある。The conventional information processing devices mentioned above load programs from an external storage device, so it takes time to load them, especially when the terminals are temporarily down, such as the PO8 terminals at the nine counter terminals. For example, if it takes a long time to reload, it is not good for operation. Additionally, if read-only memory is installed in the information processing device and the program is stored in it, the time required for loading will be shortened, but since the program will be fixed, it will be necessary to change functions and fix bugs in the program. The disadvantage is that it becomes difficult.
本発明の情報処理装置は、プログラムを格納するリード
オンリーメモリ（ＲＯＭ）、プログラムの動作パラメー
タと、プログラム修正のためのパッチ情報を格納する書
換え可能な不揮発性メモリを使用する。またこのパラメ
ータにより、機能変更可能なプログラムをＲＯＭに格納
し、ＲＯＭのプログラムを、ＲＡＭ上にロードし実行す
る。この際、パッチ情報によりＲＡＭ上のプログラムを
修正する機能を有している。The information processing device of the present invention uses a read-only memory (ROM) for storing a program, and a rewritable nonvolatile memory for storing program operating parameters and patch information for modifying the program. Also, according to this parameter, a program whose function can be changed is stored in the ROM, and the program in the ROM is loaded onto the RAM and executed. At this time, it has a function to modify the program on the RAM using patch information.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例としてのＰＯ８端末の構成図
である。第２図はこのＰＯ８端末におけるプログラムロ
ード方式のフローチャートである。ＣＰＵＩによって制
御される、表示器２°およびキーボード３の入出力装置
を備え、プログラムのロード機能を有し、プログラムが
格納されているローダＲＯＭ８によって第２図のフロー
チャートのように、ＰＯ８端末を制御するプログラムを
ＲＯＭ４からＲＡＭ５ヘロードする。次にバッテリー７
でバックアップされるメモリ６のデータを参照し、パッ
チ情報の有無を確認しパッチ情報が存在する場合は、そ
のパッチ情報を用いてＲＡＭ５上のプログラムを修正し
、その修正されたＲＡＭ５上のプログラムを起動し、Ｐ
Ｏ８端末を動作させる。またパッチ情報が存在しない場
合は、ＲＯＭ４からＲＡＭ５ヘロードされたプログラム
を起動し、ＰＯ８端末を動作させる。すなわち、ステッ
プ２１で電源を投入し、ステップ２２でローダＲＯＭ８
を起動し、ステップ２３でＲＯＭ４からプログラムをリ
ードし、ステップ２４でＲＡＭ５ヘプログラムをライト
し、ステップ２５でメモリ６からデータをリードし、ス
テップ２６でパッチ情報の有無を判定し、判定が無の場
合はステップ２９へ移行し、判定が有の場合は、ステッ
プ２７でメモリ６からパッチ情報をリードし、ステップ
２８でパッチ情報をもとにＲＡＭ５のプログラムを修正
し、ステップ２つでプログラムを起動する。FIG. 1 is a block diagram of a PO8 terminal as an embodiment of the present invention. FIG. 2 is a flowchart of the program loading method in this PO8 terminal. The PO8 terminal is controlled by the loader ROM 8, which is controlled by the CPU, is equipped with a display 2° and a keyboard 3 input/output device, has a program loading function, and stores the program, as shown in the flowchart of Fig. 2. Load the program to be executed from ROM4 to RAM5. Next battery 7
Refer to the data in memory 6 that is backed up in , check the presence or absence of patch information, and if patch information exists, use that patch information to modify the program on RAM 5, and then update the modified program on RAM 5. Start, P
Operate the O8 terminal. If patch information does not exist, the program loaded from the ROM 4 to the RAM 5 is activated to operate the PO8 terminal. That is, the power is turned on in step 21, and the loader ROM 8 is turned on in step 22.
, the program is read from ROM 4 in step 23, the program is written to RAM 5 in step 24, the data is read from memory 6 in step 25, the presence or absence of patch information is determined in step 26, and if the determination is no If so, proceed to step 29, and if the determination is yes, read patch information from memory 6 in step 27, modify the program in RAM 5 based on the patch information in step 28, and start the program in step 2. do.
第３図にメモリ６に格納されるパッチ情報の形式の一例
を示す。３０はパッチ情報テーブル、３１はレコード数
、３２はパッチアドレス、３３はパッチバイト数、３４
はパッチ情報である。第３図のレコード数３１は、パッ
チ情報のレコード数が格納され第３図においては２レコ
一ド分有ることを示している。したがって第２図のステ
ップ２６の“パッチ情報有り？″′の処理において前記
のレコード数をチエツクすることにより判断する。FIG. 3 shows an example of the format of patch information stored in the memory 6. 30 is a patch information table, 31 is the number of records, 32 is a patch address, 33 is the number of patch bytes, 34
is patch information. The number of records 31 in FIG. 3 indicates that the number of records of patch information is stored, and in FIG. 3 there are two records for one record. Therefore, the determination is made by checking the number of records in the process of "Is there patch information?" in step 26 of FIG.
また、第３図のパッチアドレス３２をもとにパッチ情報
３４のデータを第２図のステップ２８の処理においてＲ
ＡＭ上のプログラムを修正する。Also, the data of the patch information 34 is R based on the patch address 32 of FIG. 3 in the process of step 28 of FIG.
Modify the program on AM.
パッチバイト数３３は１つのレコード内のパッチ情報有
〔発明の効果〕
以上説明したように本発明は、ＲＯＭ化されたプログラ
ムをＲＡＭ上にロードし、書き換え可能な不揮発性メモ
リの情報をもとにパッチ修正を行なったり、機能変更を
行なうことにより、信頼性の高いＲＯＭによって固定化
されたプログラムに自由度を持たせることができるため
、ユーザニーズによる機能変更、プログラムミスによる
障害対応を迅速に行なうことができる効果がある。The number of patch bytes is 33 with patch information in one record [Effects of the invention] As explained above, the present invention loads a ROMized program onto the RAM and uses the information in the rewritable non-volatile memory. By modifying patches and changing functions, it is possible to add flexibility to programs that are fixed in a highly reliable ROM, making it possible to quickly change functions according to user needs and troubleshoot problems caused by program errors. There are some effects that can be done.
第１図は本発明の一実施例の構成図、第２図は第１図の
動作を示す流れ図、第３図は第１図のメモリに格納する
パッチ情報の構成図、第４図は従来例の構成図、第５図
は第４図の動作を示す流れ図である。
１・・・ＣＰＵ、２・・・表示器、３・・・キーボード
、４・・・ＲＯＭ、５・・・ＲＡＭ、６・・・メモリ、
７・・・バッテリー、８・・・ローダＲＯＭ、９・・・
ローダＲＯＭ。Fig. 1 is a block diagram of an embodiment of the present invention, Fig. 2 is a flowchart showing the operation of Fig. 1, Fig. 3 is a block diagram of patch information stored in the memory of Fig. 1, and Fig. 4 is a conventional An example configuration diagram, FIG. 5, is a flowchart showing the operation of FIG. 4. 1... CPU, 2... Display, 3... Keyboard, 4... ROM, 5... RAM, 6... Memory,
7...Battery, 8...Loader ROM, 9...
Loader ROM.
Claims (1)
ＲＯＭ内のプログラムをロードし実行するためのＲＡＭ
と、書き換え可能な不揮発性メモリとを含むことを特徴
とする情報処理装置。A CPU, a ROM that permanently stores programs,
RAM for loading and executing programs in ROM
and a rewritable nonvolatile memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283462A JPH01124041A (en) | 1987-11-09 | 1987-11-09 | Information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283462A JPH01124041A (en) | 1987-11-09 | 1987-11-09 | Information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01124041A true JPH01124041A (en) | 1989-05-16 |
Family
ID=17665857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62283462A Pending JPH01124041A (en) | 1987-11-09 | 1987-11-09 | Information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01124041A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6314024B1 (en) | 1999-10-22 | 2001-11-06 | Nec Corporation | Data processing apparatus |
| JP2011164759A (en) * | 2010-02-05 | 2011-08-25 | Nec Corp | Method, device, and program for updating bios |
-
1987
- 1987-11-09 JP JP62283462A patent/JPH01124041A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6314024B1 (en) | 1999-10-22 | 2001-11-06 | Nec Corporation | Data processing apparatus |
| JP2011164759A (en) * | 2010-02-05 | 2011-08-25 | Nec Corp | Method, device, and program for updating bios |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7275153B2 (en) | Booting and boot code update system using boot strapper code to select between a loader and a duplicate backup loader | |
| US7908469B2 (en) | Method for executing power on self test on a computer system and updating SMBIOS information partially | |
| US20100180108A1 (en) | Electronic device and method for secure operating system update in embedded system | |
| JP2001195241A (en) | Computer | |
| JP3886539B2 (en) | How to load the operating system | |
| JPH04167139A (en) | Program down loading system | |
| JPH09319665A (en) | Data backup system for writable/readable non-volatile memory | |
| JPH01124041A (en) | Information processor | |
| JP2003131880A (en) | Information processing apparatus, program activation method, and activation control program | |
| CN114047952A (en) | Processor and method for single chip microcomputer, single chip microcomputer and storage medium | |
| JP3750494B2 (en) | Semiconductor device | |
| JP3186758B2 (en) | Mobile terminal device | |
| JP2005128613A (en) | Image forming device | |
| US20070169086A1 (en) | System and method for updating in-system program | |
| KR20000033437A (en) | Apparatus for implementing function of bootstrap loader | |
| JPS63115253A (en) | Initial program data revising system | |
| JPS5835648A (en) | Program execution controlling system | |
| JPH0798659A (en) | Down load bootstrap method | |
| JPH11161484A (en) | Information processing device | |
| JPH0381185B2 (en) | ||
| JP2021157490A (en) | Information processing apparatus and communication system | |
| JPH11338690A (en) | Flash memory, firmware use system device and firmware rewriting method | |
| JP2003242046A (en) | Information processor, and operational method and program for information processor | |
| JPH11184683A (en) | Electronics | |
| KR100436003B1 (en) | Method for loading a device driver, more specifically correlated to loading the device driver on a memory through a dos prompt after a computer system is completely booted up |