JPH01122537A - マトリックススイッチ入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 ［産業上の利用分野］ 本発明は、マトリックススイッチの押下箇所を検出する
マトリックススイッチ入力装置に関する。

［従、来の技術］ 従来のマトリックススイッチ入力装置は、所謂シリアル
スキャン処理、即ち、第７図に示されるスキャン手段と
しての電子制御装置５０が、選択切替回路５１を介して
マトリックススイッチ５２の所定の行線を選択すると共
に、選択切替回路５３を介して総ての列線を順次選択す
る処理を総ての行線について行なう処理、を行なってマ
トリックススイッチ５２の押下箇所を検出している。

該マトリックススイッチ入力装置に関する発明や提案と
しては、特願昭６２−１４４５０４号等を挙げることが
できる。

［発明が解決しようとする問題点］ しかしながら、従来のマトリックススイッチ入力装置に
おいては、次のような問題があった。即ち、 （ａ）マトリックススイッチ入力装置のコネクタ５４の
端子数、プルアップ回路５５のプルアップ抵抗器の数、
選択切替回路５１及び５３の選択スイッチの数、接続パ
ターン５６の数は、各々、行線及び列線の数に対応した
数だけ必要とするという問題、特に、接続パターン５６
においては、これに相当する基板面積を確保しなければ
ならないことから、その弊害は大きい。

（ｂ）また、上述したスキャン処理は、行線及び列線の
数を各々Ｘ、Ｙとすると、１回のスキャン処理について
Ｘ−Ｙ回の選択切替回路５１及び５３の切替え（スキャ
ン）処理を行なわなければならない。従って、スキャン
処理時間が大きいという問題、 があった。上記（ａ）、（ｂ）の問題は、行線及び列線
の数が多いほど大きい。

本発明のマトリックススイッチ入力装置は、簡易な構成
により、上記問題を解決することを目的として為された
ものである。

発明の構成 ［問題点を解決するための手段］ 本発明のマトリックススイッチ入力装置は、第１図にそ
の基本構成を例示する如く、 複数の行線（ＸｉないしＸｎ＞と列線（ＹｌないしＹｍ
　）とがマトリックススイッチ状に配置され、押下する
ことにより所定の行線と所定の列線とを短絡あるいは開
放するマトリックススイッチ（Ｍｌ）と、上記行線（Ｘ
ｌないしＸｎ＞又は列線（ＹｌないしＹｍ）に接続され
る第１の選択手段（Ｍ２）と、上記列線（ＹｌないしＹ
ｍ）又は行線（ＸｌないしＸｎ）に接続される第２の選
択手段（Ｍ３）と、を備え、第１の選択手段（Ｍ２）及
び第２の選択手段（Ｍ３）を介してスキャン手段（Ｍ４
）がスキャン処理を行なうことにより上記マトリックス
スイッチ（Ｍｌ）の押下箇所を検出するマトリックスス
イッチ入力装置において、上記行線（ＸＩないしＸｎ）
又は列線（ＹｌないしＹｍ　）の一方の内任意の３本の
線の一方端を互いに短絡した組（Ｍ５）を設け、この組
（Ｍ５）の内の２本の線の夫々に対し上記短絡点と上記
マトリックススイッチ（Ｍｌ）とに夫々互いに逆向きの
ダイオード（Ｍ６）を介装すると共に、上記短絡点を上
記第１の選択手段（Ｍ２）又は第２の選択手段（Ｍ３）
に接続したことを特徴とする。

［作用］ 上記構成を有する本発明のマトリックススイッチ入力装
置は次のように作用する。

スキャン手段（Ｍ４）は、まず、第１の選択手段（Ｍ２
）を介し所定の行線、例えば行線Ｘ１をを選択してその
電気信号を検出する。このとき、所定の組（Ｍ５）と行
線Ｘ１とで形成する３つのスイッチ（Ｓ’ｌないしＳ３
）の内、電気信号と順方向にダイオード（Ｍ６）を介装
させたスイッチ（Ｓｌ）又はダイオード（Ｍ６〉を介装
させないスイッチ（Ｓ２）が押下されていれば、同じ所
定の電気信号（以下、電気信号■１と呼ぶ）が検出され
る。また、電気信号と逆方向にダイオード（Ｍ６）を介
装させたスイッチ（Ｓ３）が押下されていれば、あるい
はいづれのスイッチ（Ｓｌないし８３）も押下されてい
なければ、上記電気信号■１と異なる所定の電気信号（
以下、電気信号■２と呼ぶ）が検出される。続いて、ス
キャン手段（Ｍ４）は、第２の選択手段（Ｍ３）を介し
上記所定の組（Ｍ５）を選択してその電気信号を検出す
る。このとき、電気信号と順方向にダイオード（Ｍ６）
を介装させたスイッチＳ３又はダイオードを介装させな
いスイッチＳ２が押下されていれば、上記電気信号１１
が検出される。また、スイッチＳ１が押下されていれば
、あるいはいづれのスイッチ（８１ないしＳ３）も押下
されていなければ、上記電気信号■２が検出される。従
って、電気信号■１と１２との４通りの組み合せにより
、いづれのスイッチ（Ｓｌないし３３）が押下されたか
否かが、検出される。つまり、２回のスキャン処理によ
り３つのスイッチの押下判定処理を行なうことができる
。

［実施例］ 次に、本発明のマトリックススイッチ入力装置の構成を
一層明らかにするために好適な実施例を図面と共に説明
する。

第２図に示すように、本実施例のマトリックススイッチ
入力装置は、大きくは、複数の行線Ｘ１ないしｘｎと複
数の列線ｙ１ないしｙｍ（ｍは３の倍数）とを各マトリ
ックス状に配置してなるマトリックススイッチ１と、上
記行線ｘコないしＸｎの各々の一方端に接続され所定の
行線を選択する第１の選択手段としての選択切替回路２
と、上記列線ｙ１ないしｙｍ側に接続される第２の選択
手段としての選択切替回路３と、選択切替回路２及び３
を介してマトリックススイッチ１のスキャン処理を行な
うスキャン手段としての電子制御装置４等とから構成さ
れている。

上記列線ｙ１ないしｙｍは、順次、３本毎に各々の一方
端を互いに短絡した組Ｐ１ないしＰｉを形成する。これ
らの組Ｐ１ないしＰｉの各々の短絡点は、各々、コネク
タ１０及びプルアップ回路１１を介して上述した選択切
替回路３に接続されている。また、組Ｐ１ないしＰｉは
、各々、３本の列線の内所定の２本に対し各々の短絡点
とマトリックススイッチ１とに各々互いに逆向きのダイ
オードＤコないしＤｌを介装する。尚、プルアップ回路
１１は、組Ｐ１ないしＰｌの各々の短絡点を所定電位に
プルアップしている。同様に、行線Ｘ１ないしｘｎの選
択切替回路２側に介装されたプルアップ回路１２は、各
々コネクタ１３を介して打線Ｘ１ないしｘｎを所定電位
にプルアップしている。

電子制御装置４は、周知のＣＰＵ４ａ、ＲＯＭ４ｂ及び
ＲＡＭ４Ｃを中心とし、これらと外＝Ｃインターフェイ
ス回路４ｄとをバス４ｅにより相互に接続した論理演算
回路として構成されている。

電子制御装置４のＣＰＵ４ａは、直接、信号線１５を介
して選択切替回路２、信号線１６を介して選択切替回路
３を各々切り替えると共に、信号線１７を介して選択切
替回路２の出力する信号、信号線１８を介して選択切替
回路３の出力する信号を各々直接に入力する。

上記構成を有する本実施例の作用を第３図及び第４図と
共に説明する。ここで、第３図は、マトリックススイッ
チ１内の打線Ｘ１と組Ｐｉの列線Ｖｍ−２ないしｙｍと
で形成されるスイッチＳＷ１ないしＳＷ３を示すもので
あり、第４図は、スイッチＳＷ１ないしＳＷ３が押下さ
れたか否かを判決する「スキャン判定処理」を示す。

電子制御装置４のＣＰＵ４ａにより実行される「スキャ
ン判定処理」に処理が移行すると、まず、選択切替回路
２を切り替えて打線ｘ１をロウレベルにすると共に、選
択切替回路３を切り替えて組Ｐｉを選択する処理を行な
う（ステップ５１００）。続いて、ＣＰＵ４ａは、信号
線１８を介して入力される組Ｐｉの電圧レベル（以下、
レベルｖ１と呼ぶ）を検出しＲＡＭ４ｃに記録する処理
を行なう（ステップＳ’ｌ　１０）。

このとき、ステッチＳＷ１又はＳＷ２が押下されていれ
ば、打線Ｘ１がロウレベルにされていることにより電流
が流れ、検出されるレベルＶ１はロウレベルを示す。一
方、スイッチＳＷ３か押下された場合には、ダイオード
ＤＩが逆方向に介装されていることにより電流が流れな
いので、検出されるレベル■１はハイレベルを示す。同
様に、いづれのスイッチＳＷ１ないしＳＷ３も押下され
ていない場合にも、ハイレベルを示す。

続く、ステップＳ１２０では、上述したステップ５１０
０と逆の切り替え処理が行なわれる。即ち、ＣＰＵ４ａ
は、組Ｐｉをロウレベルにすると共に、行線Ｘ１を選択
する処理を行なう。続いて、上記ステップ８１１０の処
理と同様、信号線１７を介して入力される行線Ｘ１の電
圧レベル（以下、レベルｖ２と呼ぶ）を検出しＲＡＭ４
Ｇに記憶する処理を行なう（ステップ３１３０）。

このとき、スイッチＳＷ２又はＳＷ３が押下されていれ
ば、組Ｐ１がロウレベルにされていることにより電流が
流れ、検出されるレベルはロウレベルを示す。一方、ス
イッチＳＷ１が押下された場合には、ダイオードＤ１−
１により電流が流れないので、検出されるレベル■２は
ハイレベルを示す。同様に、いづれのスイッチＳＷ１’
＞いしＳＷ３も押下されていない場合にも、ハイレベル
を示す。

続く、ステップ８１４０では、記憶されたレベルＶ１及
び■２の値により、次表第１表のマツプに従ってスイッ
チＳＷ１ないしＳＷ３の押下判定処理を行なう。

第１表 即ち、レベルｖ１がロウレベルを示しレベルＶ２がハイ
レベルを示すときはスイッチＳＷ１、レベルＶ１及びＶ
２が共にロウレベルを示すときはスイッチＳＷ２、レベ
ルｖ１がハイレベルを示しレベルｖ２がロウレベルを示
すときはスイッチＳＷ３、が各々押下されたと判定し、
レベルＶ１及び２が共にハイレベルを示すときは押下さ
れたスイッチは無いと判定する。

上記ステップ３１４０に続くステップ８１５０では、ス
イッチＳＷ１ないしＳＷ３以外の他のスイッチの押下判
定処理を行ない、この後、処理はｒＲＥＴＵＲＮｊに扱
ける。

以上、詳細に説明した本実施例によると、３つのスイッ
チＳＷ１ないしＳＷ３の押下判定処理は、２回のスキャ
ン処理（ステップ８１００及び５１２０）を行なうだけ
でよい。従って、マトリックススイッチ１内の総てのＸ
ｎ−Ｙｍ個のスイッチの押下判定処理は、２／３　・Ｘ
ｎ−Ｙｍ回のスキャン処理を行なうだけでよく、スキャ
ン回数を従来の２／３回に減少させることができる。こ
れにより、スキャン処理時間を短くして一層迅速な判定
処理を行なうことができるという優れた効果を秦する。

また、列線Ｙ１ないしＹｍから選択切替回路３への配線
数も従来の１７３にすることができると共に、これに伴
ってコネクタ１０の端子数、プルアップ回路１１のプル
アップ抵抗器の数、選択切替回路３の選択スイッチの数
等も従来の１７３にすることができる。これにより、第
２図に示す基板面積ａｒｅを著るしく小さくすることが
できると共に、ひいては製品のコストダウンを図ること
ができるといった効果を有する。

本発明のマトリックススイッチ入力装置は、上記実施例
に何等限定されるものではなく、本発明の要旨を逸脱し
ない範囲において種々の態様で実施可能である。例えば
、マトリックススイッチとして、第５図に示される複数
の短冊状の透明導電膜（ＩＴＯ＞よりなる所謂メンブレ
ンタッチパネルを用いてもよい。この場合には、透明導
電膜の周囲に銀印刷の接続パターンを配線することにな
るので、基板面積を小さくすることの効果は特に大きい
。また、第４図に示した「スキャン判定処理」として、
第６図に示す「スキャン判定処理」を実行してもよい。

この場合には、２回のスキャン処理（ステップ８２００
、ステップ８２２０又は５２３０）を行なうことは、第
４図に示す「スキャン判定処理」と同じであるが、ステ
ップ５２１０とステップ８２４０　（又はステップ５２
５０＞との判定処理によりＲＡＭ４ｃに記憶する処理を
必要とすることなく各スイッチの押下判定を行なうこと
ができる（ステップ５２６０ないし５２９０）。

発明の効果 本発明のマトリックススイッチ入力装置によるとスキャ
ン回数を従来の２７３回に減少させることができ、スキ
ャン処理時間を短くして一層迅速な判定処理を行なうこ
とができるという優れた効果を有する。また、打線又は
列線から各々の選択切替回路への配線数も従来の１７３
にすることができると共に、これに伴ってコネクタの端
子数、プルアップ抵抗器の数、選択切替回路の選択スイ
ッチの数も従来より激減させることができる。従って、
基板面積を小さくし、製品のコストダウンを図かること
ができるといった優れた効果を有する。

【図面の簡単な説明】

第１図は本発明にマトリックススイッチ入力装置の基本
構成を例示する基本構成図、第２図は本発明一実施例の
マトリックススイッチ入力装置を示す概略構成図、第３
図はマトリックススイッチ１内の一部を示す詳細図、第
４図は「スキャン判定処理」を示すフローチャート、第
５図はマトリックススイッチ１としてのメンブレンタッ
チパネルを示す説明図、第６図は第２実施例の「スキャ
ン判定処理」を示すフローチャー１−１第７図は従来の
マトリックススイッチ入力装置を示す概略構成図、であ
る。 Ｍｌ・・・マトリックススイッチ Ｍ２・・・第１の選択手段 Ｍ３・・・第２の選択手段 Ｍ４・・・スキャン手段 Ｍ５・・・組 Ｍ６・・・ダイオード １　・・・マトリックススイッチ ２．３・・・選択切替回路 ４　・・・電子制御装置 ＰｌないしＰｉ・・・組 ＤｌないしＤｌ・・・ダイオード 代理人　弁理士　足立　勉（ばか１名）第４図 第６図 第５図

Claims (1)

1. 【特許請求の範囲】 複数の行線と列線とがマトリックス状に配置され、押下
   することにより所定の行線と所定の列線とを短絡あるい
   は開放するマトリックススイッチと、 上記行線又は列線に接続される第１の選択手段と、 上記列線または行線に接続される第２の選択手段と、 を備え、第１の選択手段及び第２の選択手段を介してス
   キャン手段がスキャン処理を行なうことにより上記マト
   リックススイッチの押下箇所を検出するマトリックスス
   イッチ入力装置において、上記行線又は列線の一方の内
   任意の３本の線の一方端を互いに短絡した組を設け、こ
   の組の内の２本の線の夫々に対し上記短絡点と上記マト
   リックススイッチとに夫々互いに逆向きのダイオードを
   介装すると共に、上記短絡点を上記第１の選択手段又は
   第２の選択手段に接続したことを特徴とするマトリック
   ススイッチ入力装置。