JPH01120087A - Wiring circuit board - Google Patents
Wiring circuit boardInfo
- Publication number
- JPH01120087A JPH01120087A JP27784587A JP27784587A JPH01120087A JP H01120087 A JPH01120087 A JP H01120087A JP 27784587 A JP27784587 A JP 27784587A JP 27784587 A JP27784587 A JP 27784587A JP H01120087 A JPH01120087 A JP H01120087A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- circuit board
- matrix
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、ファクシミリの71〜リツクス回路ヤ電子計
算機の論理回路網等の形成に用いられる配線回路基板に
関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a wired circuit board used for forming a 71 to 90x circuit of a facsimile machine, a logic circuit network of an electronic computer, and the like.
(従来の技術)
従来、このような分野の技術としては、第2図〜第4図
に示すようなものかあった。以下、その構成を図を用い
て説明する。(Prior Art) Conventionally, there have been technologies in this field as shown in FIGS. 2 to 4. The configuration will be explained below using figures.
第2図は従来のマトリックス配線回路が形成された配線
回路基板の平面図、第3図は第2図のA−A線断面図、
及び第4図は第2図の配線回路基板の71〜リックス電
気回路図でおる。FIG. 2 is a plan view of a printed circuit board on which a conventional matrix wiring circuit is formed, and FIG. 3 is a cross-sectional view taken along the line A-A in FIG. 2.
and FIG. 4 is an electrical circuit diagram of the wiring circuit board shown in FIG. 2.
第2図及び第3図において、この配線回路基板は、基板
本体1上に多層配線を用いてマトリックス配線回路か形
成されたものである。In FIGS. 2 and 3, this wired circuit board has a matrix wired circuit formed on a board body 1 using multilayer wiring.
叩ら、基板本体1上には、例えば列方向に形成された多
数の配線導体から成る第1層配線2が形成されている。On the substrate body 1, a first layer wiring 2 is formed, for example, consisting of a large number of wiring conductors formed in a column direction.
これらの配線導体はそれぞれYll。These wiring conductors are Yll, respectively.
Y12.Y13〜Yn1.Y、2.Y、3を有している
。Y12. Y13~Yn1. Y, 2. Y, has 3.
前記第1層配線2か形成された基板本体1士には、電気
的絶縁性を有する絶縁膜3が形成されている。この絶縁
膜3は、第1層配線2の電極Y11゜Y12.Y13〜
Yo1.Y02.Y、3を除く部分を被覆するものであ
るが、各配線導体上の所定位置に対応した箇所には、絶
縁膜3を貫通するパイヤホール4が形成されている。An insulating film 3 having electrical insulation properties is formed on the substrate body 1 on which the first layer wiring 2 is formed. This insulating film 3 covers the electrodes Y11, Y12, . Y13~
Yo1. Y02. Although the portions excluding Y and 3 are covered, a pie hole 4 penetrating through the insulating film 3 is formed at a location corresponding to a predetermined position on each wiring conductor.
前記絶縁膜3上には、行方向に形成された複数の配線導
体から成る第2層配線5が形成されてあり、これらの配
線導体は電極X1〜×3を有している。第2層配線5は
絶縁膜3によって第1層配線2と絶縁されているが、前
記パイヤホール4によって必要な接続がなされている。A second layer wiring 5 consisting of a plurality of wiring conductors formed in the row direction is formed on the insulating film 3, and these wiring conductors have electrodes X1 to X3. Although the second layer wiring 5 is insulated from the first layer wiring 2 by the insulating film 3, necessary connections are made through the pie hole 4.
即ち、絶縁膜3上の第2層配線5はバイA7ホール4内
にも形成され、これを介して第1層配線2に接続されて
いる。That is, the second layer wiring 5 on the insulating film 3 is also formed in the via A7 hole 4, and is connected to the first layer wiring 2 through this.
このようにして、列方向に形成された第1芒配線2の各
配線導体は、行方向に形成された第2層配線5の配線導
体にパイヤホール4を介して接続されており、第4図に
示すようなマトリックス電気回路が形成されている。In this way, each wiring conductor of the first layer wiring 2 formed in the column direction is connected to the wiring conductor of the second layer wiring 5 formed in the row direction via the piere hole 4, as shown in FIG. A matrix electric circuit as shown in the figure is formed.
以上のように構成される配線回路基板の製造は、薄膜形
成とエツチング技術、もしくは厚膜印刷法等を用いて、
基板本体上1上に順次第1@配線2、絶縁膜3及び第2
層配線5を形成することにより行なわれる。The printed circuit board configured as described above is manufactured using thin film formation and etching technology, or thick film printing method, etc.
1@wiring 2, insulating film 3 and the second
This is done by forming layer wiring 5.
(発明が解決しようとする問題点)
しかしながら、上記構成の配線回路基板においては、次
のような問題点かあった。(Problems to be Solved by the Invention) However, the printed circuit board having the above configuration has the following problems.
(1) 絶縁膜3を介した複雑な多層配線によりマトリ
ックス配線回路を形成するために、絶縁膜3のピンホー
ルに起因する短絡を生じたり、バイヤホール4の不興台
に起因する接続不良を生じるおそれがあった。(1) In order to form a matrix wiring circuit using complex multilayer wiring via the insulating film 3, short circuits may occur due to pinholes in the insulating film 3, and connection failures may occur due to failures in the via holes 4. There was a risk that this would occur.
(2) 第1層配線2と第2層配線5を確実に接続する
ためには、ある程度以上の大ぎざを有するパイヤホール
4を形成する必要がある。それ故、バイヤホール4によ
り配線密度の制約を受け、高密度化が困難である。(2) In order to reliably connect the first layer wiring 2 and the second layer wiring 5, it is necessary to form the pie hole 4 having a certain degree of serration. Therefore, the wiring density is restricted by the via hole 4, making it difficult to increase the wiring density.
(3) 多層配線によるマトリックス配線回路の形成工
程は複雑であり工程数も多い。そのため、配線回路基板
の低コスト化が困難である。(3) The process of forming a matrix wiring circuit using multilayer wiring is complicated and requires many steps. Therefore, it is difficult to reduce the cost of printed circuit boards.
本発明は、前記従来技術がもっていた問題点として、短
絡や接続不良を生じるおそれがある点、配線の高密度化
が難しい点、及び低コスト化が困難な点について解決し
た配線回路基板を提供するものでおる。The present invention provides a printed circuit board that solves the problems of the prior art, such as the possibility of short circuits and poor connections, the difficulty of increasing wiring density, and the difficulty of reducing costs. I have something to do.
(問題点を解決するための手段)
本発明は、前記問題点を解決するために、折り曲げ可能
な絶縁性のフレキシブル基板と、電極及び接続部を有す
る複数の配線導体によって前記フレキシブル基板上に形
成され、前記接続部のそれぞれが並列配置された配線パ
ターンと、前記配線導体における前記電極及び接続部を
露出させその他の部分を被覆する絶縁膜とを備え、前記
配線パターン及び絶縁膜が形成された前記フレキシブル
基板を折り曲げ、対向する前記接続部同士を接続してマ
トリックス状の電気回路を構成することにより配線回路
基板を構成したものでおる。(Means for Solving the Problems) In order to solve the above problems, the present invention includes a bendable insulating flexible substrate and a plurality of wiring conductors having electrodes and connection parts formed on the flexible substrate. the wiring pattern and the insulating film are formed, comprising a wiring pattern in which each of the connection parts is arranged in parallel, and an insulating film that exposes the electrode and the connection part of the wiring conductor and covers other parts. The wired circuit board is constructed by bending the flexible substrate and connecting the opposing connecting portions to form a matrix-like electric circuit.
(作 用)
本発明によれば、以上のように配線回路基板を構成した
ので、フレキシブル基板とその上に形成された複数の配
線導体から成る配線パターンは、折り曲げられることに
より前記配線導体に設けられた接続部を対向させて接続
し、マトリックス状の電気回路を形成する動きをする。(Function) According to the present invention, since the printed circuit board is configured as described above, the wiring pattern consisting of the flexible board and the plurality of wiring conductors formed on the flexible board is formed on the wiring conductors by being bent. The connected parts are connected facing each other to form a matrix-like electric circuit.
また、絶縁膜は前記折り曲げられた配線導体の接触を防
ぎ、短絡を防止する働きを丈る。Furthermore, the insulating film prevents the bent wiring conductors from coming into contact with each other, thereby preventing short circuits.
これらの働きにより、多層配線を用いずにマトリックス
状の電気回路を形成することが容易に可能となる。した
がって、前記問題点を除去することができる。Due to these functions, it becomes possible to easily form a matrix-like electric circuit without using multilayer wiring. Therefore, the above-mentioned problem can be eliminated.
(実施例)
第1図は本発明の実施例を示す配線回路基板の展開図、
第5図は本発明の実施例の配線回路基板の斜視図、及び
第6図は第5図のB−B線断面図でおる。(Example) FIG. 1 is a developed view of a printed circuit board showing an example of the present invention.
FIG. 5 is a perspective view of a printed circuit board according to an embodiment of the present invention, and FIG. 6 is a sectional view taken along the line B--B in FIG.
第1図において、この配線回路基板の基板本体は、ポリ
イミド樹脂フィルム等から成る絶縁性のフレキシブル基
板11によって形成されている。In FIG. 1, the main body of this printed circuit board is formed of an insulating flexible substrate 11 made of polyimide resin film or the like.
フレキシブル基板11上には、銅箔等から成る複数の配
線導体12が並列して設けられており、これらの配線導
体12によって配線パターン13が形成されている。そ
れぞれの配線導体12の一方の端部には、電極X1〜X
3及び電極Y11゜Y12.Y13〜Yo1.Yo2.
Y03がそれぞれ設けられている。A plurality of wiring conductors 12 made of copper foil or the like are provided in parallel on the flexible substrate 11, and a wiring pattern 13 is formed by these wiring conductors 12. At one end of each wiring conductor 12, electrodes X1 to X
3 and electrode Y11°Y12. Y13~Yo1. Yo2.
Y03 is provided respectively.
このように配線パターン13が形成されたフレキシブル
基板11上には、ポリイミド樹脂等から成り柔軟性を有
する絶縁膜14が形成されている。絶縁tItA14は
第1の絶縁膜14−1と第2の絶縁膜14−2によって
構成され、2つの絶縁膜14−1,14−2は、配線導
体12に直交する方向に並列して設けられている。これ
らの絶縁膜14−1.14−2は、電極X1〜X3及び
電極Y11.Y12.Y13〜Ynl”n2”n3を除
く配線導体12の大部分を被覆するものであるが、各配
線導体12の前記電極か形成されない側の端部は露出さ
れており、並列配置された第1の接続部15−1を成し
ている。また、第1、第2の絶縁膜14−1.14−2
の間に挾まれた部分の各配線導体12も露出されており
、並列配置された第2の接続部15−2を成している。A flexible insulating film 14 made of polyimide resin or the like is formed on the flexible substrate 11 on which the wiring pattern 13 is formed in this manner. The insulation tItA 14 is composed of a first insulation film 14-1 and a second insulation film 14-2, and the two insulation films 14-1 and 14-2 are provided in parallel in a direction perpendicular to the wiring conductor 12. ing. These insulating films 14-1, 14-2 cover electrodes X1 to X3 and electrodes Y11. Y12. It covers most of the wiring conductors 12 except for Y13 to Ynl"n2"n3, but the end of each wiring conductor 12 on the side where the electrode is not formed is exposed, and the first It constitutes a connecting portion 15-1. In addition, the first and second insulating films 14-1, 14-2
The respective wiring conductors 12 in the sandwiched portions are also exposed, forming second connection portions 15-2 arranged in parallel.
これらの露出した第1.第2の接続部15−1.15−
2の表面には、例えば半田めっきが施されている。These exposed 1st. Second connection part 15-1.15-
The surface of 2 is plated with solder, for example.
前記第1の接続部15−1と第2の接続部15−2のそ
れぞれは、第1の絶縁膜14−1を介して対向するよう
に配置されている。即ち、第1の絶縁IW14−1の中
心線Cに対し、それぞれ対称位置に配置されている。The first connecting portion 15-1 and the second connecting portion 15-2 are arranged to face each other with the first insulating film 14-1 interposed therebetween. That is, they are arranged at symmetrical positions with respect to the center line C of the first insulating IW 14-1.
上記のように配線パターン13及び絶縁膜14が形成さ
れたフレキシブル基板11は、第5図及び第6図に示す
ように前記中心線C(=J近で折り曲げられ、前記電極
を有する側が下地垂板16に接着、固定されている。こ
の折り曲げにより、第1の接続部15−1と第2の接続
部15−2は、それぞれ対称位置におるもの同士が当接
し、予めめっきされた半田17により接続されている。The flexible substrate 11 on which the wiring pattern 13 and the insulating film 14 are formed as described above is bent near the center line C (=J) as shown in FIGS. It is glued and fixed to the plate 16. By this bending, the first connection part 15-1 and the second connection part 15-2 are brought into contact with each other at symmetrical positions, and the pre-plated solder 17 connected by.
その際、配線導体12の他の部分は第1、第2の絶縁膜
14−1.14−2により被覆されているので、短絡の
おそれはない。At this time, since the other portions of the wiring conductor 12 are covered with the first and second insulating films 14-1 and 14-2, there is no risk of short circuit.
以上のように構成された配線回路基板において、例えば
電極X1から入力された電気信号は、第1図に示すよう
に配線導体12−L第1の接続部15−1−L第2の接
続部15−2−11、及び配線導体12−11を経て電
極Y11へ出力される。また、前記第2の接続部15−
2−11を経た前記電気信号は、配線導体12−11、
第1の接続部15−1−IL第2の接続部15〜2−2
1、及び配線導体12−21を経て電Jfl Y 21
へ出力される。このようにして、電極×1からの電気信
号は、電極Y11.Y21〜Ynlに出力される。In the wired circuit board configured as described above, for example, an electric signal input from the electrode X1 is transmitted to the wiring conductor 12-L first connection portion 15-1-L second connection portion 15-2-11, and is output to the electrode Y11 via the wiring conductor 12-11. Further, the second connecting portion 15-
2-11, the electrical signal passes through wiring conductor 12-11,
First connection part 15-1-IL Second connection part 15-2-2
1, and the electric wire Jfl Y 21 via the wiring conductor 12-21.
Output to. In this way, the electrical signal from electrode x1 is transmitted from electrode Y11. It is output to Y21 to Ynl.
同様に、電極×2.×3から入力された電気信号は、そ
れぞれ電tMY12. Y22〜Yn2及びY13゜Y
23〜”n3へ出力される。即ら、第4図に示すマトリ
ックス電気回路がフレキシブル基板11上に形成された
配線回路基板が構成されている。Similarly, electrode x 2. The electric signals input from x3 are electric signals tMY12. Y22~Yn2 and Y13゜Y
23 to "n3. That is, a wired circuit board is constructed in which the matrix electric circuit shown in FIG. 4 is formed on the flexible substrate 11.
本実施例においては、次のような利点を有する。This embodiment has the following advantages.
(1) 多層配線を必要とせず、したがってパイヤホー
ルも不要なので、短絡や接続不良を生じるおそれがない
。(1) Multilayer wiring is not required, and therefore no pie holes are required, so there is no risk of short circuits or connection failures.
(ii) 配線導体12の接続は、パイヤホールを用
いずに直接双方を当接させて半田等により行なわれる。(ii) The wiring conductors 12 are connected by soldering or the like by bringing them into direct contact without using a pie hole.
それ故、配線導体12の全幅を利用した効率の良い接続
が可能であり、配線密度を高めることができる。Therefore, efficient connections can be made using the entire width of the wiring conductor 12, and wiring density can be increased.
(iii ) 複2’Jlな多層配線工程が不要とな
り、容易かつ少ない工数でマトリックス配線回路を形成
できるので、配線回路基板の低コスト化を図ることがで
きる。(iii) A multi-layer wiring process is not required, and a matrix wiring circuit can be easily formed with a small number of man-hours, so that the cost of the wiring circuit board can be reduced.
なお、本発明は図示の実施例に限定されず種々の変形が
可能であり、例えば次のような変形例が挙げられる。Note that the present invention is not limited to the illustrated embodiment and can be modified in various ways, such as the following modifications.
(a> 第1図においては、入力側電極X1〜×3及
び出力側型4へYll、Y12.Y13〜Yn1゜Y、
2.Yn3から成るマトリックス配線回路の構成とした
が、これに限定されない。例えば入力側及び出力側の電
(※の個数や配列等を変えることができる。また、本発
明はマトリックス配線回路に限定されるものではなく、
その他の種々の回路を有する配線回路基板に適用可能で
ある。(a> In FIG. 1, Yll, Y12.Y13 to Yn1°Y,
2. Although the configuration is a matrix wiring circuit made of Yn3, the present invention is not limited to this. For example, it is possible to change the number, arrangement, etc. of the input and output side terminals (*).Also, the present invention is not limited to matrix wiring circuits,
It is also applicable to printed circuit boards having various other circuits.
(b) 第1図において、第1及び第2の接続部15
−1.15−2は、特別に端子を形成せず配線導体12
の一部をそのまま利用することとしたが、これに限定さ
れない。例えば、前記接続部15−1.15−2の厚さ
や幅寸法を他の配線導体12の部分より大きくし、接続
用の端子を形成してもよい。(b) In FIG. 1, the first and second connecting portions 15
-1.15-2 is a wiring conductor 12 without forming a special terminal.
Although we decided to use a part of it as is, it is not limited to this. For example, the thickness and width of the connection portions 15-1 and 15-2 may be made larger than other portions of the wiring conductor 12 to form connection terminals.
(C) 配線回路基板の構成部材の材質は、前記実施
例で示したものに限定されるものではない。(C) The materials of the constituent members of the printed circuit board are not limited to those shown in the above embodiments.
例えば、フレキシブル基板11の材質をポリエステル樹
脂フィルムとしたり、絶縁膜14をソルダーレジストで
形成してもよい。また、接続部15−1.15−2の接
続には、半田以外のボットメルト材や導電性接着剤等を
用いることもできる。For example, the material of the flexible substrate 11 may be a polyester resin film, or the insulating film 14 may be formed of a solder resist. Further, for the connection of the connecting portions 15-1 and 15-2, a botmelt material other than solder, a conductive adhesive, or the like may be used.
(d) 図示の構造、形状等に限らず、必要に応じて
変形が可能である。例えば、下地基板16は設けなくて
もよいし、また2枚の絶縁膜14−1゜14−2に代え
て開口部を有する1枚の絶縁膜を形成してもよい。(d) The structure and shape are not limited to those shown in the drawings, and may be modified as necessary. For example, the base substrate 16 may not be provided, or one insulating film having an opening may be formed instead of the two insulating films 14-1 and 14-2.
(発明の効果)
以上詳細に説明したように本発明によれば、複数の配線
導体から成る配線パターンをフレキシブル基板上に形成
し、そのフレキシブル基板を折り曲げることにより前記
配線導体に所定の接続を施す配線回路基板としたので、
多層配線を用いずにマトリックス状の電気回路を容易に
形成することができる。それ故、短絡や接続不良が防止
され、配線回路基板の信頼性を高めることができる。ま
た、パイヤホールが不要となり配線の高密度化が図れる
と共に、簡単化された製造工程によって工数が削減され
、配線回路基板の低コスト化が達成できるという効果も
ある。(Effects of the Invention) As described above in detail, according to the present invention, a wiring pattern consisting of a plurality of wiring conductors is formed on a flexible substrate, and the flexible substrate is bent to make a predetermined connection to the wiring conductors. Since it is a printed circuit board,
A matrix-like electric circuit can be easily formed without using multilayer wiring. Therefore, short circuits and poor connections are prevented, and the reliability of the printed circuit board can be improved. Further, there is an effect that the wire hole is not required and the density of the wiring can be increased, and the number of man-hours is reduced due to the simplified manufacturing process, and the cost of the printed circuit board can be reduced.
第1図は本発明の実施例を示す配線回路基板の展開図、
第2図は従来の配線回路基板の平面図、第3図は第2図
のA−A線断面図、第4図は第2図の配線回路基板のマ
トリックス電気回路図、第5図は本発明の実施例におけ
る配線回路基板の斜視図、及び第6図は第5図のB−B
線断面図である。
11・・・・・・フレキシブル基板、12・・・・・・
配線導体、13・・・・・・配線パターン、14・・・
・・・絶縁膜、15−1・・・・・・第1の接続部、1
5−2・・・・・・第2の接続部、×1〜x3.Y11
.Y12.Y13〜Yo1゜Yn2.Yn3”−・−i
+i。
出願人代理人 柿 本 恭 酸第2図のA−△
線断面図
第3図
第2図のマトリックス電気回路図
第4図FIG. 1 is a developed view of a printed circuit board showing an embodiment of the present invention;
Fig. 2 is a plan view of a conventional printed circuit board, Fig. 3 is a sectional view taken along line A-A in Fig. 2, Fig. 4 is a matrix electric circuit diagram of the printed circuit board shown in Fig. 2, and Fig. 5 is a main A perspective view of a printed circuit board according to an embodiment of the invention, and FIG. 6 is taken along line B-B in FIG.
FIG. 11...Flexible board, 12...
Wiring conductor, 13...Wiring pattern, 14...
...Insulating film, 15-1...First connection part, 1
5-2...Second connection part, x1 to x3. Y11
.. Y12. Y13~Yo1゜Yn2. Yn3”-・-i
+i. Applicant's agent Kyo Kakimoto A-△ of Acid Figure 2
Line cross-sectional view Figure 3 Matrix electrical circuit diagram of Figure 2 Figure 4
Claims (1)
び接続部を有する複数の配線導体によつて前記フレキシ
ブル基板上に形成され、前記接続部のそれぞれが並列配
置された配線パターンと、前記配線導体における前記電
極及び接続部を露出させその他の部分を被覆する絶縁膜
とを備え、前記配線パターン及び絶縁膜が形成された前
記フレキシブル基板を折り曲げ、対向する前記接続部同
士を接続してマトリックス状の電気回路を形成したこと
を特徴とする配線回路基板。a bendable insulating flexible substrate, a wiring pattern formed on the flexible substrate by a plurality of wiring conductors having electrodes and connection parts, and each of the connection parts being arranged in parallel; A matrix-shaped electric circuit is formed by bending the flexible substrate on which the wiring pattern and the insulating film are formed, and connecting the opposing connecting parts to each other, comprising an insulating film that exposes electrodes and connecting parts and covers other parts. A printed circuit board characterized by forming:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27784587A JPH0634432B2 (en) | 1987-11-02 | 1987-11-02 | Wiring circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27784587A JPH0634432B2 (en) | 1987-11-02 | 1987-11-02 | Wiring circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01120087A true JPH01120087A (en) | 1989-05-12 |
JPH0634432B2 JPH0634432B2 (en) | 1994-05-02 |
Family
ID=17589069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27784587A Expired - Lifetime JPH0634432B2 (en) | 1987-11-02 | 1987-11-02 | Wiring circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0634432B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5822652A (en) * | 1997-03-28 | 1998-10-13 | Xerox Corporation | Compact design for combination of an electrical circuit with a segmented electrode development roll |
US5892303A (en) * | 1997-03-28 | 1999-04-06 | Xerox Corporation | Compact design for combination of an electrical circuit with a segmented electrode development roll |
-
1987
- 1987-11-02 JP JP27784587A patent/JPH0634432B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5822652A (en) * | 1997-03-28 | 1998-10-13 | Xerox Corporation | Compact design for combination of an electrical circuit with a segmented electrode development roll |
US5892303A (en) * | 1997-03-28 | 1999-04-06 | Xerox Corporation | Compact design for combination of an electrical circuit with a segmented electrode development roll |
Also Published As
Publication number | Publication date |
---|---|
JPH0634432B2 (en) | 1994-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7286370B2 (en) | Wired circuit board and connection structure of wired circuit board | |
US7569773B2 (en) | Wired circuit board | |
JPH01120087A (en) | Wiring circuit board | |
JPH08130351A (en) | Multilayer flexible wiring board | |
JP3322774B2 (en) | Multi-pole terminal plate and probe device | |
JPH01183196A (en) | Manufacture of multilayer printed wiring board device | |
JPH08330683A (en) | Printed wiring board | |
JPS5998597A (en) | Multilayer printed circuit board | |
JP2004235455A (en) | Flexible wiring board and liquid crystal display device | |
JPH0143474B2 (en) | ||
JPH04144055A (en) | Module for card | |
JP3287455B2 (en) | Electrical connection device | |
JP2714103B2 (en) | Circuit wiring board device | |
JPH01183195A (en) | Manufacture of multilayer printed wiring board device | |
JP2000077796A (en) | Flexible double-side printed circuit board, connection method thereof, forming method of capacitor, and flexible double-sided printed circuit board provided with capacitor | |
JPS62200788A (en) | Multilayer printed board | |
JP3696418B2 (en) | Electrical component inspection socket | |
JPS62208691A (en) | Double-sided hybrid integrated circuit | |
JP2508476B2 (en) | Printed wiring board connection terminals | |
JPH064605Y2 (en) | Hybrid integrated circuit | |
JPH05167202A (en) | Flexrigid substrate | |
JPH05196953A (en) | Connecting method for wiring film | |
JPH01144696A (en) | Method of connecting metal core circuit board | |
JPH06112653A (en) | Multilayer thin film device and thin film connection method | |
CN112566390A (en) | Multilayer flexible circuit board and preparation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 14 |