JPH01105617A - デジタル補正回路 - Google Patents
デジタル補正回路Info
- Publication number
- JPH01105617A JPH01105617A JP62263009A JP26300987A JPH01105617A JP H01105617 A JPH01105617 A JP H01105617A JP 62263009 A JP62263009 A JP 62263009A JP 26300987 A JP26300987 A JP 26300987A JP H01105617 A JPH01105617 A JP H01105617A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input data
- output
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
Landscapes
- Picture Signal Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、入力信号に対して非線形な出力信号をデジタ
ル処理によって得るデジタル補正回路に関する。
ル処理によって得るデジタル補正回路に関する。
（ロ）従来の技術
一般に、入力に対して非線形の出力を得る回路は、アナ
ログ入力信号を入力する増幅回路の利得を入力信号に応
じて変えることにより実現している。
ログ入力信号を入力する増幅回路の利得を入力信号に応
じて変えることにより実現している。
例えば、カラーテレビカメラにはガンマ補正と呼ばれる
非線形の補正が行われている。これは、ブラウン管に於
ける入力信号電圧対発光出力が比例していないために、
Ｒ，Ｇ、Ｂの信号を予め補正し、信号に比例した発光出
力を得るようにしている。この補正はカメラ側に於いて
行われている。詳細は日本放送協会編の１カラーテレビ
ジヨン」の第２３８頁から第２４４頁に記載されている
。
非線形の補正が行われている。これは、ブラウン管に於
ける入力信号電圧対発光出力が比例していないために、
Ｒ，Ｇ、Ｂの信号を予め補正し、信号に比例した発光出
力を得るようにしている。この補正はカメラ側に於いて
行われている。詳細は日本放送協会編の１カラーテレビ
ジヨン」の第２３８頁から第２４４頁に記載されている
。
ところで近年、信号処理をデジタルで行うシステムが開
発され、ガンマ補正などもデジタル処理で行うものがあ
る。
発され、ガンマ補正などもデジタル処理で行うものがあ
る。
第４図は、ガンマ補正を行うデジタル補正回路のブロッ
ク図である。入力されたアナログ信号ＡＮＡＬＯＧ−Ｉ
Ｎは、Ａ／Ｄ変換回路（１）によって、ｎビットのデジ
タルデータに変換され、Ｒ０Ｍ（２）に印加諮れる。Ｒ
ＯＭ（２）は、入力されたデジタルデータをアドレスと
して、そのデジタルデータに対応してガンマ補正された
ｎビットのデータとして出力する。補正された出力デー
タはメモリ（３）に順次記憶され、その他必要に応じた
デジタル処理、例えば、ピクチャー・イン・ピクチャー
やスーパーインボーズ等の処理が為される。そして、メ
モリ（３）から読み出きれたｎビットのデータは、再び
Ｄ／Ａ変換回路（４）によってアナログ信号に変換され
、出力される。
ク図である。入力されたアナログ信号ＡＮＡＬＯＧ−Ｉ
Ｎは、Ａ／Ｄ変換回路（１）によって、ｎビットのデジ
タルデータに変換され、Ｒ０Ｍ（２）に印加諮れる。Ｒ
ＯＭ（２）は、入力されたデジタルデータをアドレスと
して、そのデジタルデータに対応してガンマ補正された
ｎビットのデータとして出力する。補正された出力デー
タはメモリ（３）に順次記憶され、その他必要に応じた
デジタル処理、例えば、ピクチャー・イン・ピクチャー
やスーパーインボーズ等の処理が為される。そして、メ
モリ（３）から読み出きれたｎビットのデータは、再び
Ｄ／Ａ変換回路（４）によってアナログ信号に変換され
、出力される。
即ち、第４図に示されたＲＯＭ（２）には、各々の入力
データに対応してガンマ補正されたデータが書き込まれ
ており、これにより、入力信号に対して非線形の出力信
号が得られるのである。
データに対応してガンマ補正されたデータが書き込まれ
ており、これにより、入力信号に対して非線形の出力信
号が得られるのである。
ガンマ補正特性は ｙ ｍ ｚ ”・４８ （ｘは入力
、ｙは出力）で表わせれ第５図の特性となる。ここで、
入力信号を４ビツトのデジタルデータに変換したとき、
ｙの最大を“１”とすると、入力のデジタルデータＩの
各々に対応するガンマ補正されたｙの値は第６図に示さ
れる如くになり、更に、ｙの値に相当するデジタルデー
タＹは、第６図に示されるようになる。従って、ＲＯＭ
（２）には、デジタル補正回路に対してデジタルデータ
Ｙを書き込んでおけば良い。
、ｙは出力）で表わせれ第５図の特性となる。ここで、
入力信号を４ビツトのデジタルデータに変換したとき、
ｙの最大を“１”とすると、入力のデジタルデータＩの
各々に対応するガンマ補正されたｙの値は第６図に示さ
れる如くになり、更に、ｙの値に相当するデジタルデー
タＹは、第６図に示されるようになる。従って、ＲＯＭ
（２）には、デジタル補正回路に対してデジタルデータ
Ｙを書き込んでおけば良い。
（ハ）発明が解決しようとする問題点
しかしながら、第６図に示される如く、入力データ！に
対して出力データが同一値となるものがある。これは、
入力の分解能よりも出力分解能が劣ることを意味してい
る。即ち、第４図に示されたデジタル補正回路では、量
子化ノイズによりＳ／Ｎ比が極端に劣化する欠点がある
。また、ＲＯＭを使用せずに、第６図に示された入力デ
ータと出力データの関係を論理回路で実現する場合には
、すべての入カバターンを検出してデコードする必要が
あるため構成素子数が増大してしまうことになる。
対して出力データが同一値となるものがある。これは、
入力の分解能よりも出力分解能が劣ることを意味してい
る。即ち、第４図に示されたデジタル補正回路では、量
子化ノイズによりＳ／Ｎ比が極端に劣化する欠点がある
。また、ＲＯＭを使用せずに、第６図に示された入力デ
ータと出力データの関係を論理回路で実現する場合には
、すべての入カバターンを検出してデコードする必要が
あるため構成素子数が増大してしまうことになる。
（ニ）問題点を解決するための手段
本発明は、上述した点に鑑みて創作されたものであり、
入力信号に応答したｎビットのデジタルデータを入力す
る手段と、補正すべき特性を少なくとも複数の直線で近
似し、該複数の直線の各々に基いてｎ＋ｍビットのデー
タを出力する変換回路と、前記入力されたｎビットのデ
ジタルデータが前記複数の近似直線のいずれに対応する
か判別し、前記変換回路を制御する入力データ判別手段
を備えることにより、出力データの分解能を高め且つ回
路構成の簡単なデジタル補正回路を実現するものである
。
入力信号に応答したｎビットのデジタルデータを入力す
る手段と、補正すべき特性を少なくとも複数の直線で近
似し、該複数の直線の各々に基いてｎ＋ｍビットのデー
タを出力する変換回路と、前記入力されたｎビットのデ
ジタルデータが前記複数の近似直線のいずれに対応する
か判別し、前記変換回路を制御する入力データ判別手段
を備えることにより、出力データの分解能を高め且つ回
路構成の簡単なデジタル補正回路を実現するものである
。
（＊）作用
上述の手段によれば、入力されたデジタルデータが入力
データ判別手段に於いて、どの近似直線に相当するか判
別され、その近似直線が変換回路に指示される。変換回
路は指示された近似直線差の出力データとなるように、
入力されたデジタルデータからｎ＋ｍビットの出力デー
タを作成し出力する。従って、出力データは、入力デー
タよりｍビット多いデータとなるため分解能が高くなり
、また、直線近似により入力データから出力データの作
成回路が簡単となる。
データ判別手段に於いて、どの近似直線に相当するか判
別され、その近似直線が変換回路に指示される。変換回
路は指示された近似直線差の出力データとなるように、
入力されたデジタルデータからｎ＋ｍビットの出力デー
タを作成し出力する。従って、出力データは、入力デー
タよりｍビット多いデータとなるため分解能が高くなり
、また、直線近似により入力データから出力データの作
成回路が簡単となる。
（へ）実施例
第１図は本発明の実施例を示すブロック図である。入力
データＩＮＯ〜ＩＮＳの６ビツトのデジタルデータであ
り、アナログ入力信号をＡ／Ｄ変換して得られたもので
ある。入力データＩＮＯ〜ＩＮ５は、入力データ判別回
路（５）と変換回路（６）に印加される。入力データ判
別回路（５）は、入力データの値が「０〜３」であるか
、４〜２４−１」であるか「２４〜２”−１」であるか
を判別する回路であり、各々の判別結果に従って、変換
回路（６）の変換方法を切換えるものである。
データＩＮＯ〜ＩＮＳの６ビツトのデジタルデータであ
り、アナログ入力信号をＡ／Ｄ変換して得られたもので
ある。入力データＩＮＯ〜ＩＮ５は、入力データ判別回
路（５）と変換回路（６）に印加される。入力データ判
別回路（５）は、入力データの値が「０〜３」であるか
、４〜２４−１」であるか「２４〜２”−１」であるか
を判別する回路であり、各々の判別結果に従って、変換
回路（６）の変換方法を切換えるものである。
変換回路（６）は、ガンマ補正曲線を２本の近似直線と
補正値による補正を行うもので、ガンマ補正されたデー
タを７ビツトの出力データ０ＵＴＯ〜０ＵＴ６として出
力する。即ち、ガンマ補正曲線は、ｙ■！６・４ｓで表
わされることは、第５図に示したとおりであるが、本実
施例に於いては、第２図に示す如く、１″２４〜２’−
１ｊの入力データに対しては、ｙ■ｘ ／ ２ ＋ ０
、５ （ｙの最大値をｒｌ」とする）で表わされる直
線で近似し、ｒ４〜２’−１，の入力データに対しては
、ｙ−ｘ＋０．２５で表わされる直線で近似し ｒ□〜
３」の入力データに対しては、ガンマ補正曲線の補正値
を使用するものである。具体的には、ｙ ａｍ ｚ ／
２＋０．５の直線の補正データを得る場合には、人力デ
ータＩＮＯ〜ＩＮ５の最上位ビットに“０″を付加し、
更に、２１を加算して得る。また、ｙ＝ｘ＋０．２５の
補正データを得る場合には、入力データＩＮＯ〜ＩＮＳ
の最下位ビットに“０”を付加し、更に、２６を加算し
て得られる。ガンマ補正曲線上の補正データを得るには
、入力データＩＮＯ〜ＩＮＳをデコードして、入力デー
タが「０」のときｒ ＯＪの出力、入力データが「１」
のとき「１９」の出力、入力データがｒ２」のとき「２
６」、入力データが「３」のとき１３２」の出力を７ビ
ツトの出力データとして得ている。
補正値による補正を行うもので、ガンマ補正されたデー
タを７ビツトの出力データ０ＵＴＯ〜０ＵＴ６として出
力する。即ち、ガンマ補正曲線は、ｙ■！６・４ｓで表
わされることは、第５図に示したとおりであるが、本実
施例に於いては、第２図に示す如く、１″２４〜２’−
１ｊの入力データに対しては、ｙ■ｘ ／ ２ ＋ ０
、５ （ｙの最大値をｒｌ」とする）で表わされる直
線で近似し、ｒ４〜２’−１，の入力データに対しては
、ｙ−ｘ＋０．２５で表わされる直線で近似し ｒ□〜
３」の入力データに対しては、ガンマ補正曲線の補正値
を使用するものである。具体的には、ｙ ａｍ ｚ ／
２＋０．５の直線の補正データを得る場合には、人力デ
ータＩＮＯ〜ＩＮ５の最上位ビットに“０″を付加し、
更に、２１を加算して得る。また、ｙ＝ｘ＋０．２５の
補正データを得る場合には、入力データＩＮＯ〜ＩＮＳ
の最下位ビットに“０”を付加し、更に、２６を加算し
て得られる。ガンマ補正曲線上の補正データを得るには
、入力データＩＮＯ〜ＩＮＳをデコードして、入力デー
タが「０」のときｒ ＯＪの出力、入力データが「１」
のとき「１９」の出力、入力データがｒ２」のとき「２
６」、入力データが「３」のとき１３２」の出力を７ビ
ツトの出力データとして得ている。
次に、第１図に示されたブロック図を具体的に構成した
論理回路図を第３図に示す、第３図に於いて、入力デー
タ判別回路（５）は、入力データＩＮ２ 、３ 、４を
入力するＯＲゲート（７）と、入力データＩＮＳ及びＯ
Ｒゲート（７）の出力を入力するＮＯＲゲート（８）と
、入力データＩＮ５及びＮＯＲゲート（８）の出力を入
力するＮＯＲゲート（９）から構成されている。変換回
路（６）は、選択ゲート（１０）〜（１６）とデコーダ
回路（１７）とＮＡＮＤゲート（１８） （１９）（２
０）（２１）（２２）とインバータ（２３）（２４）（
２５）で構成されている。
論理回路図を第３図に示す、第３図に於いて、入力デー
タ判別回路（５）は、入力データＩＮ２ 、３ 、４を
入力するＯＲゲート（７）と、入力データＩＮＳ及びＯ
Ｒゲート（７）の出力を入力するＮＯＲゲート（８）と
、入力データＩＮ５及びＮＯＲゲート（８）の出力を入
力するＮＯＲゲート（９）から構成されている。変換回
路（６）は、選択ゲート（１０）〜（１６）とデコーダ
回路（１７）とＮＡＮＤゲート（１８） （１９）（２
０）（２１）（２２）とインバータ（２３）（２４）（
２５）で構成されている。
選択ゲート（１０）〜（１６）は、入力データＩＮ５及
びＮＯＲゲート（９）の出力によって切換制御され、入
力データＩＮ５が１”のとき、即ち、入力データＩＮＯ
〜ＩＮＳが「２４〜２’−ＩＪの場合には、選択ゲー）
（１１）〜（１６）は入力データＩＮＯ〜ＩＮＳを出
力データ０ＵＴＯ〜０ＵＴ５にその値を出力するように
作用し、選択ゲート（１０）は２１の加算動作、即ち、
出力データ０ＵＴ６に′１”を出力するように作用する
。一方、ＮＯＲゲート（９）の出力が“１”のとき、即
ち、入力データＩＮＳが“０”で、入力データＩＮ２゜
３．４がすべて０”（これはＯＲゲート（７）によって
検出される）にならない場合、即ち、入力データＩＮＯ
〜ＩＮ５が「４〜２’−ＩＪの入力データの場合には、
選択ゲート（１６）は出力データ０ＵＴＯに４０”を出
力するよう作用し、選択ゲート（１２）〜（１５）は、
出力データ０ＵＴＩ−ＯＵＴ４に入力データｌＮ０−Ｉ
ＮＳを出力するよう作用し、また、選択ゲート（１０）
及び（１１）は、２６を加算するために、入力データＩ
Ｎ４が“０”のときに出力データ０ＵＴ５に“１”を、
出力データ０ＵＴ６に“０”を出力するよう作用し、入
力データＩＮ４が“１”のときに出力データ０ＵＴ５に
“０”を、出力データ０ＵＴ６に′１”を出力するよう
に作用する。
びＮＯＲゲート（９）の出力によって切換制御され、入
力データＩＮ５が１”のとき、即ち、入力データＩＮＯ
〜ＩＮＳが「２４〜２’−ＩＪの場合には、選択ゲー）
（１１）〜（１６）は入力データＩＮＯ〜ＩＮＳを出
力データ０ＵＴＯ〜０ＵＴ５にその値を出力するように
作用し、選択ゲート（１０）は２１の加算動作、即ち、
出力データ０ＵＴ６に′１”を出力するように作用する
。一方、ＮＯＲゲート（９）の出力が“１”のとき、即
ち、入力データＩＮＳが“０”で、入力データＩＮ２゜
３．４がすべて０”（これはＯＲゲート（７）によって
検出される）にならない場合、即ち、入力データＩＮＯ
〜ＩＮ５が「４〜２’−ＩＪの入力データの場合には、
選択ゲート（１６）は出力データ０ＵＴＯに４０”を出
力するよう作用し、選択ゲート（１２）〜（１５）は、
出力データ０ＵＴＩ−ＯＵＴ４に入力データｌＮ０−Ｉ
ＮＳを出力するよう作用し、また、選択ゲート（１０）
及び（１１）は、２６を加算するために、入力データＩ
Ｎ４が“０”のときに出力データ０ＵＴ５に“１”を、
出力データ０ＵＴ６に“０”を出力するよう作用し、入
力データＩＮ４が“１”のときに出力データ０ＵＴ５に
“０”を、出力データ０ＵＴ６に′１”を出力するよう
に作用する。
また、選択ゲート（１０）〜（１６）は、入力データＩ
Ｎ２〜ＩＮＳが０”であるとき、即ち、入力データＩＮ
Ｏ〜ＩＮＳの値が「０〜３」のときには、ＮＯＲゲート
（９）の出力が０”となるため、上述の動作のいずれも
行わない、一方、ＮＯＲゲート（８）の出力が“１”と
なるためのデコーダ回路（６）の動作が可能となり、入
力データＩＮＯ，ＩＮＩの内容に基いて、出力データ０
ＵＴＯ〜０ＵＴ５に予め定められたデータを出力する。
Ｎ２〜ＩＮＳが０”であるとき、即ち、入力データＩＮ
Ｏ〜ＩＮＳの値が「０〜３」のときには、ＮＯＲゲート
（９）の出力が０”となるため、上述の動作のいずれも
行わない、一方、ＮＯＲゲート（８）の出力が“１”と
なるためのデコーダ回路（６）の動作が可能となり、入
力データＩＮＯ，ＩＮＩの内容に基いて、出力データ０
ＵＴＯ〜０ＵＴ５に予め定められたデータを出力する。
即ち、入力データＩＮＯ及びＩＮＩが共に′１”である
場合には、出力データ０ＵＴ５のみが４１”となって、
数値ｒ３２」が出力され、入力データＩＮＯが′０”、
ＩＮＩが′１”のときには、出力データ０ＵＴＩ 、３
．４が１”となって数値ｒ２６」が出力され、入力デー
タＩＮＯが“１”、ＩＮＩが０”のときには、出力デー
タ０ＵＴ０．１．４が′１”となって数値「１９」が出
力され、入力データＩＮＯ、ＩＮＩが共に′０”である
ときには、出力データ０ＵＴＯ−ＯＵＴ６はすべて′０
”となって「０」が出力きれる。
場合には、出力データ０ＵＴ５のみが４１”となって、
数値ｒ３２」が出力され、入力データＩＮＯが′０”、
ＩＮＩが′１”のときには、出力データ０ＵＴＩ 、３
．４が１”となって数値ｒ２６」が出力され、入力デー
タＩＮＯが“１”、ＩＮＩが０”のときには、出力デー
タ０ＵＴ０．１．４が′１”となって数値「１９」が出
力され、入力データＩＮＯ、ＩＮＩが共に′０”である
ときには、出力データ０ＵＴＯ−ＯＵＴ６はすべて′０
”となって「０」が出力きれる。
このように、入力データＩＮＯ〜ＩＮ５の内容に従って
、ｙ−ｘ／２＋０．５の近似直線、ｙ−ｘ＋０．２！５
の近似直線、及び、ガンマ補正曲線上の補正データを入
力データのビット数より多いビット数で出力することに
より、出力データ０ＵＴＯ〜０ＵＴ６の分解能を劣化さ
せることなく、且つ、ｙ■ＩＣ／２＋０．５、ｙ＝ｘ＋
０．２５の補正データを作成する回路、及び、ガンマ補
正曲線上の補正データを作成する回路が簡単に形成でき
る。
、ｙ−ｘ／２＋０．５の近似直線、ｙ−ｘ＋０．２！５
の近似直線、及び、ガンマ補正曲線上の補正データを入
力データのビット数より多いビット数で出力することに
より、出力データ０ＵＴＯ〜０ＵＴ６の分解能を劣化さ
せることなく、且つ、ｙ■ＩＣ／２＋０．５、ｙ＝ｘ＋
０．２５の補正データを作成する回路、及び、ガンマ補
正曲線上の補正データを作成する回路が簡単に形成でき
る。
尚、本実施例に於いては、カラーテレビ、のガンマ補正
を例に説明したが、これに限らず、非線形の入出力補正
をするものに適用できる。
を例に説明したが、これに限らず、非線形の入出力補正
をするものに適用できる。
（ト）発明の効果
上述の如く、本発明によれば、入力信号に対して非線形
の補正をするデジタル補正回路が少ない素子数で構成で
きると共に、量子化ノイズによるＳｌＮ比の劣化を防止
することもできるものであり、デジタル補正回路の性能
向上に大きく貢献するものである。
の補正をするデジタル補正回路が少ない素子数で構成で
きると共に、量子化ノイズによるＳｌＮ比の劣化を防止
することもできるものであり、デジタル補正回路の性能
向上に大きく貢献するものである。
第１図は本発明に関わるブロック図、第２図は、ガンマ
補正の近似直線を示す特性図、第３図は第１図は示され
たブロック図を実現する論理回路図、第４図は、従来の
デジタル補正回路のブロック図、第’ｓｔｚはガンマ補
正曲線を示す特性図、第６図は、従来の入力デジタルデ
ータと出力デジタルデータの関係を示す図である。 （５）・・・入力データ判別回路、 （６）・・・変換
回路、（１０）〜（１６）・・・選択ゲート、 （１７
）・・・デコーダ回路。
補正の近似直線を示す特性図、第３図は第１図は示され
たブロック図を実現する論理回路図、第４図は、従来の
デジタル補正回路のブロック図、第’ｓｔｚはガンマ補
正曲線を示す特性図、第６図は、従来の入力デジタルデ
ータと出力デジタルデータの関係を示す図である。 （５）・・・入力データ判別回路、 （６）・・・変換
回路、（１０）〜（１６）・・・選択ゲート、 （１７
）・・・デコーダ回路。
Claims (1)
- （１）入力信号に対して非線形の出力信号を得るデジタ
ル補正回路に於いて、前記入力信号に応答したｎビット
のデジタルデータを入力する手段と、補正すべき特性を
少なくとも複数の直線で近似し、該複数の直線の各々に
基いてｎ＋ｍビットのデータを出力する変換回路と、前
記入力されたｎビットのデジタルデータが前記複数の近
似直線のいずれに対応するか判別し、前記変換回路を制
御する入力データ判別手段とを備えたことを特徴とする
デジタル補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62263009A JP2542864B2 (ja) | 1987-10-19 | 1987-10-19 | デジタル補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62263009A JP2542864B2 (ja) | 1987-10-19 | 1987-10-19 | デジタル補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01105617A true JPH01105617A (ja) | 1989-04-24 |
| JP2542864B2 JP2542864B2 (ja) | 1996-10-09 |
Family
ID=17383624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62263009A Expired - Lifetime JP2542864B2 (ja) | 1987-10-19 | 1987-10-19 | デジタル補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2542864B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205117A (ja) * | 1989-02-03 | 1990-08-15 | Matsushita Electric Ind Co Ltd | 音楽信号圧縮方法 |
| JPH0366225A (ja) * | 1989-08-05 | 1991-03-20 | Matsushita Electric Ind Co Ltd | 音楽信号圧縮方法 |
| JPH05284041A (ja) * | 1992-04-01 | 1993-10-29 | Sharp Corp | 非線形特性出力回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173239A (en) * | 1981-04-20 | 1982-10-25 | Hitachi Ltd | Polygonal line compressing and expanding circuit |
-
1987
- 1987-10-19 JP JP62263009A patent/JP2542864B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173239A (en) * | 1981-04-20 | 1982-10-25 | Hitachi Ltd | Polygonal line compressing and expanding circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205117A (ja) * | 1989-02-03 | 1990-08-15 | Matsushita Electric Ind Co Ltd | 音楽信号圧縮方法 |
| JPH0366225A (ja) * | 1989-08-05 | 1991-03-20 | Matsushita Electric Ind Co Ltd | 音楽信号圧縮方法 |
| JPH05284041A (ja) * | 1992-04-01 | 1993-10-29 | Sharp Corp | 非線形特性出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2542864B2 (ja) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180366B2 (en) | Data signal amplifier and processor with multiple signal gains for increased dynamic signal range | |
| US4868571A (en) | Digital to analog converter | |
| JP2007006448A (ja) | デジタル／アナログ変換器 | |
| US4521764A (en) | Signal-controllable attenuator employing a digital-to-analog converter | |
| US8339301B2 (en) | Gamma voltage generator and DAC having gamma voltage generator | |
| US6535152B2 (en) | Analog-to-digital converter having gamma-corrected reference voltages | |
| US5473372A (en) | Gamma correction circuit approximating non-linear digital conversion | |
| GB2158318A (en) | Fading circuit for video signals | |
| US6020921A (en) | Simple gamma correction circuit for multimedia | |
| JPH01105617A (ja) | デジタル補正回路 | |
| US5929798A (en) | High speed and low power digital/analog (D/A) converter using dual current cell arrays | |
| JPH05273520A (ja) | 表示装置の駆動回路 | |
| JPH07106969A (ja) | アナログ／デジタル変換器 | |
| US7262727B1 (en) | Digital-to-analog data converter and method for conversion thereof | |
| KR0147408B1 (ko) | 디지탈 감마 보정회로 | |
| JPH08274639A (ja) | アナログ−デジタル変換において多成分アナログ信号に付加されるノイズを減少させるためのシステムおよび方法 | |
| JP2804665B2 (ja) | 非線形変換回路 | |
| JP2506205B2 (ja) | 黒レベル補正装置 | |
| JPS6325497B2 (ja) | ||
| JPH03236631A (ja) | 非線形ａ／ｄ変換回路 | |
| JPS6325560B2 (ja) | ||
| JPS6310981A (ja) | ビデオプリンタ | |
| JPH05308286A (ja) | Ｄ−ａ変換器 | |
| JPH06302885A (ja) | 半導体レーザ駆動回路 | |
| JPH05122075A (ja) | アナログ／デイジタル変換装置 |