JP7701319B2 - マイクロled用接合型ウェーハの製造方法 - Google Patents
マイクロled用接合型ウェーハの製造方法 Download PDFInfo
- Publication number
- JP7701319B2 JP7701319B2 JP2022128478A JP2022128478A JP7701319B2 JP 7701319 B2 JP7701319 B2 JP 7701319B2 JP 2022128478 A JP2022128478 A JP 2022128478A JP 2022128478 A JP2022128478 A JP 2022128478A JP 7701319 B2 JP7701319 B2 JP 7701319B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- micro
- manufacturing
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/01—Manufacture or treatment
- H10H29/011—Manufacture or treatment of integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/019—Removal of at least a part of a substrate on which semiconductor layers have been formed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/021—Singulating, e.g. dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/032—Manufacture or treatment of electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/036—Manufacture or treatment of packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/01—Manufacture or treatment
- H10H29/03—Manufacture or treatment using mass transfer of LEDs, e.g. by using liquid suspensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/01—Manufacture or treatment
- H10H29/032—Manufacture or treatment of electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/01—Manufacture or treatment
- H10H29/012—Manufacture or treatment of active-matrix LED displays
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、マイクロLED用接合型ウェーハの製造方法に関する。
微小発光ダイオード(マイクロLED)によるディスプレイ実現のために、レーザーリフトオフ(LLO)技術を用いてGaN系LEDを出発基板から剥離して実装用基板に移載し、駆動基板に移載する技術が開示されている(特許文献1)。
また、上面二電極型LEDのLLOに適合する技術開示はある(特許文献2)が、GaN系LEDに関するものであり、その構成はごく一般的な膜厚構造である。これはGaN系LEDの機械的な強度が強く、LLO転写プロセスにおいて、構造上、要求される条件が少ないからである。
その一方、AlGaInP系LEDを用いたLLO技術の開示は無い。AlGaInP系LEDは出発基板がGaAsであり、出発基板が付いたままではLLOが原理的に不可能だからである。しかし、出発基板を除去し、エピタキシャル層をLLO可能な基板に移載すればLLOを可能にすることができる。
LLO技術を適用したものではないが、AlGaInP系LEDの移載技術として犠牲層エッチングにより出発基板から分離する技術が開示されている(特許文献3)。また、犠牲層を除去し、BCB(接着剤)を介して支持基板に接合する技術開示はある(特許文献4)が、LLO適合用の構造ではなく、LLOに適したAlGaInP系LED構造の開示は無い。
AlGaInP系LEDはGaN系LEDより機械的強度が低い。そのため、AlGaInP系LED上面2電極構造にてLLO転写を行った場合、GaN系LEDと同様の条件では、転写工程でLEDが割れる(破壊される)問題がある。
本発明は、上記問題点に鑑みてなされたものであって、LLO工程時におけるマイクロLED素子の割れによる歩留まり低下を改善したAlGaInP系マイクロLED用接合型ウェーハの製造方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、GaAs基板上に、AlGaInP系の第一導電型からなる第一クラッド層、AlGaInP系のノンドープの活性層、AlGaInP系の第二導電型からなる第二クラッド層をエピタキシャル成長させてエピタキシャル層とする工程と、前記第二クラッド層上にGaP窓層を成長させる工程と、前記GaP窓層と可視光及び紫外光に対して透明な被接合基板である透明基板とを、熱硬化型接合部材を介して接合する工程と、前記GaAs基板を剥離する工程と、前記エピタキシャル層を、短辺長が50μm以下の方形であるマイクロLED素子に分離する工程と、前記マイクロLED素子の一部領域の前記第二クラッド層又は前記GaP窓層を露出させる工程と、前記第一導電型の層に接する第一の電極及び前記第二導電型の層に接する第二の電極を形成し、熱処理を施すことでオーミックコンタクトを形成する工程と、前記第一の電極及び前記第二の電極を、シリコーン樹脂を介して移載基板に接着する工程と、前記透明基板側からレーザーを照射し、前記透明基板に接する前記熱硬化型接合部材を昇華させるレーザーリフトオフ処理にて、前記透明基板と前記マイクロLED素子を分離することでマイクロLED用接合型ウェーハを製造する方法において、前記GaP窓層の厚さを6μm以上とすることを特徴とするマイクロLED用接合型ウェーハの製造方法を提供する。
このようにGaP窓層の厚さを6μm以上とすることで、短辺長が50μm以下の方形であるような微小なAlGaInP系マイクロLED素子であってもレーザーリフトオフ処理の際に割れを抑制して歩留まりの低下を改善することができる。
このとき、前記熱硬化型接合部材を、ベンゾシクロブテン、シリコーン樹脂、エポキシ樹脂、SOG、ポリイミド及びアモルファスフッ素樹脂の少なくともいずれかとすることが好ましい。
このような熱硬化型接合部材であれば確実にエキシマレーザーによるレーザーリフトオフ処理を行うことができる。
また、前記透明基板を、サファイア基板又は石英基板とすることが好ましい。
このように、被接合基板である透明基板をサファイア又は石英からなるものとすればエキシマレーザーに対して透明であり熱的な強度も十分であり好適である。
また、前記エピタキシャル層を前記マイクロLED素子に分離する工程における方法を、フォトリソグラフィー法によりパターンを形成し、塩素ガス及びアルゴンガスを使用したICPエッチングによるものとすることが好ましい。
このような方法によれば、比較的容易に確実に素子分離を行うことができる。
また、前記移載基板を石英基板とすることが好ましい。
本発明のマイクロLED用接合型ウェーハの製造方法では、石英基板を移載基板として好適に用いることができる。
本発明の接合型発光素子ウェーハの製造方法であれば、GaP窓層の厚さを6μm以上という厚い層とすることで、AlGaInP系材料という強度が比較的低い材料で短辺長が50μm以下の方形であるような微小なマイクロLED素子を作製する場合であっても、LLO工程時におけるマイクロLED素子の割れによる歩留まり低下を改善したAlGaInP系マイクロLED用接合型ウェーハの製造方法とすることができる。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
本発明は、GaAs基板上に、AlGaInP系の第一導電型からなる第一クラッド層、AlGaInP系のノンドープの活性層、AlGaInP系の第二導電型からなる第二クラッド層をエピタキシャル成長させてエピタキシャル層とする工程と、前記第二クラッド層上にGaP窓層を成長させる工程と、前記GaP窓層と可視光及び紫外光に対して透明な被接合基板である透明基板とを、熱硬化型接合部材を介して接合する工程と、前記GaAs基板を剥離する工程と、前記エピタキシャル層を、短辺長が50μm以下の方形であるマイクロLED素子に分離する工程と、前記マイクロLED素子の一部領域の前記第二クラッド層又は前記GaP窓層を露出させる工程と、前記第一導電型の層に接する第一の電極及び前記第二導電型の層に接する第二の電極を形成し、熱処理を施すことでオーミックコンタクトを形成する工程と、前記第一の電極及び前記第二の電極を、シリコーン樹脂を介して移載基板に接着する工程と、前記透明基板側からレーザーを照射し、前記透明基板に接する前記熱硬化型接合部材を昇華させるレーザーリフトオフ処理にて、前記透明基板と前記マイクロLED素子を分離することでマイクロLED用接合型ウェーハを製造する方法において、前記GaP窓層の厚さを6μm以上とすることを特徴とするマイクロLED用接合型ウェーハの製造方法である。
以下、本発明の態様を、図面を参照して説明する。
まず、GaAs基板上に、AlGaInP系の発光素子構造を形成する。そのため、図1に示すように出発基板であるGaAs基板11上に、AlGaInP系の第一導電型からなる第一クラッド層13、AlGaInP系のノンドープの活性層14、AlGaInP系の第二導電型からなる第二クラッド層15の順次エピタキシャル成長を行い、エピタキシャル層とする。また、第二クラッド層15上にGaP窓層16を成長させる。このようにして各層を形成し、エピタキシャルウェーハ20を作製する。より具体的には、以下のようにして各層のエピタキシャル成長を行うことができる。
図1に示すように出発基板である第一導電型のGaAs基板11上にエッチストップ層12をエピタキシャル成長させる。エッチストップ層12は、例えば、第一導電型のGaAsバッファ層を積層した後、第一導電型のGaxIn1-xP(0.4≦x≦0.6)第一エッチストップ層を例えば0.1μm、第一導電型のGaAs第二エッチストップ層を例えば0.1μm成長させることにより形成することができる。さらに、エッチストップ層12上に、例えば、第一導電型の(AlyGa1-y)xIn1-xP(0.4≦x≦0.6,0.6≦y≦1.0)第一クラッド層13を例えば1.0μm、ノンドープの(AlyGa1-y)xIn1-xP(0.4≦x≦0.6,0≦y≦0.5)活性層14、第二導電型の(AlyGa1-y)xIn1-xP(0.4≦x≦0.6,0.6≦y≦1.0)第二クラッド層15を例えば1.0μm、第二導電型のGaxIn1-xP(0.5≦x≦1.0)中間層(不図示)を例えば0.1μm、第二導電型のGaP窓層16を、順次成長したエピタキシャル機能層としての発光素子構造18を有するエピタキシャルウェーハ20を準備する。ここで第一クラッド層13から第二クラッド層15までをダブルヘテロ(DH)構造部と称する(図1)。
前記した膜厚はあくまで例示であり、素子の動作仕様により膜厚は変更されるべきパラメーターにすぎず、ここで記載した膜厚に限定されない。第一クラッド層13及び第二クラッド層15は共に1.0μmの場合を例示したが、マイクロLEDにおいては、定格電流密度が大きいサイズのディスクリートLEDより小さく、この膜厚より薄くてもクラッド層としての機能が損なわれることはない。
後述する様に第一クラッド層13に接する形で電極が形成されるため、第一クラッド層13は、オーミック接触形成時の金属拡散を考慮し、0.6μm以上の厚さを有することが好適である。これ以上の厚さであることが好ましく、どのような厚さでも選択可能である。
第二導電型がp型の場合、ホールの有効質量が大きいため、第二クラッド層15が、例えば0.2μm程度の厚さであっても、1.0μmと同様に機能する。そのため、0.2μm以上の厚さであることが好ましく、どのような厚さでも選択可能である。
また、各層は単一組成層ではなく、例示した範囲の組成内で複数組成層を有することを概念として含む。また、キャリア濃度の水準は、各層で均一ではなく、各層内で複数の水準を有することを概念として含む。
活性層14は、単一組成から構成されてもよく、また、バリア層と活性層を複数交互に積層した超格子構造であっても、類似の機能を有し、両者いずれも選択可能である。
本発明において、GaP窓層16の厚さは6μm以上が必要であり、これより薄い場合、後述するLLO工程でマイクロLED素子の割れによる歩留まり低下の要因となる。また、GaP窓層16の厚さの上限は後述する素子分離の短辺長より薄い範囲での膜厚であればどのような膜厚でも選択可能である。
次に、図2に示すように、GaP窓層16と可視光及び紫外光に対して透明な被接合基板である透明基板30とを、熱硬化型接合部材25を介して接合する。この接合は、具体的には、以下のようにして行うことができる。エピタキシャルウェーハ20上に熱硬化型接合部材25として例えばベンゾシクロブテン(BCB)をスピンコートし、被接合基板である透明基板30(例えばサファイア基板)と対向させて重ね合わせ、熱圧着することでエピタキシャルウェーハと透明基板30(サファイア基板)とをBCBを介して接合したエピタキシャル接合基板を作製する。スピンコートにてBCBを塗布する際、設計膜厚は例えば0.6μmとすることができる。
なお、被接合基板である透明基板30はサファイア基板に限定されるものではなく、可視光及び紫外光に対して透明であって、平坦性が担保されていればどのような材料も選択可能である。サファイアの他、石英を選択することが可能である。
また、熱硬化型接合部材25はBCBに限定されるものではなく、後述するレーザープロセスに適した材料、すなわち、可視光に対して透明であり、かつ、紫外線に対して吸収する材料であればどのような材料でも選択可能である。BCBの他、シリコーン樹脂、エポキシ樹脂、SOG(スピンオングラス、spin-on-glass)、ポリイミド(PI、Polyimide)、CYTOP(登録商標)等のアモルファスフッ素樹脂などを用いることができる。
また、BCB等の熱硬化型接合部材25は層状に塗布する以外に孤立島状やライン状、その他の形状にパターン化し、接合の工程を行っても同様な結果が得られる。また、熱硬化型接合部材25の膜厚も0.6μmに限定されるものではなく、この厚さ以上に薄くても同様の効果が得られる。
次に、図3に示すように、出発基板であるGaAs基板11を剥離する。より具体的には以下の通りである。GaAs基板は、アンモニア過水(アンモニアと過酸化水素の混合溶液)にてウェットエッチングで剥離して除去することができる。これにより、エッチストップ層12のうち、GaInP第一エッチストップ層を露出させる。次に、エッチャントを塩酸系に切り替えてエッチストップ層12のうちGaInP第一エッチストップ層を選択的に除去し、エッチストップ層12のうちGaAs第二エッチストップ層を露出させ、次にエッチャントを硫酸過水(硫酸と過酸化水素の混合溶液)系に切り替えてGaAs第二エッチストップ層を選択的に除去し、第一クラッド層13を露出させる。以上の処理を行うことにより、DH層とGaP窓層のみを保持するエピタキシャル接合基板を作製することができる。
次に図4に示すように、エピタキシャル層を、短辺長が50μm以下の方形であるマイクロLED素子に分離する。また、マイクロLED素子の一部領域の第二クラッド層15又はGaP窓層16を露出させる。この素子分離加工工程は、フォトリソグラフィー法によりパターンを形成し、塩素ガス及びアルゴンガスを使用したICP(誘導結合プラズマ、Inductively Coupled Plasma)エッチングによるものとすることが好ましい(図4中の素子分離溝47)。ICP加工はBCB層(熱硬化型接合部材25)を露出させる工程と第二クラッド層15またはGaP窓層16を露出させる工程の2回行うことができる。
ここでの素子分離の大きさは例えば25μm×50μmとすることができるが、これはあくまで例示であり、短辺長が50μm以下の方形である微小なマイクロLED素子に対して本発明は顕著な効果を示す。また、GaP窓層16の厚さは素子分離の短辺長以下(上記素子分離によるマイクロLED素子の大きさが25μm×50μmの場合は、25μm以下)とすることが好ましい。その理由は、GaP窓層16が25μm超の厚さでもLLO工程自体は可能であるが、短辺長よりGaP窓層16の厚さが厚い場合、LLO後にマイクロLED素子が倒れやすくなり、マイクロLED素子の割れ歩留まりが改善しても、マイクロLED素子が倒れることによる移載歩留まりが低下するおそれがあるためである。従って、GaP窓層16の高さを短辺長以下にしておくことが好適である。
図4においては第二クラッド層15を露出させた場合を例示したが、第二クラッド層15を露出させる場合に限定されない。活性層14が最低限、分離されていれば良く、第二クラッド層15の露出ではなくGaP窓層16が露出する場合でも同様の効果が得られる。
図4に示した素子分離加工後、図5に示したように、端面処理として保護膜52を形成することができる。保護膜52としてはSiO2を使用することができる。また、保護膜52はSiO2に限定されるものではなく、端面が保護でき、かつ絶縁性を有する材料であればどのような材料でも選択可能である。SiNxや酸化チタン、酸化マグネシウムなども選択可能である。
保護膜52を形成した後、図6に示したように、第一導電型の層に接する第一の電極54及び第二導電型の層に接する第二の電極56を形成し、熱処理を施すことでオーミックコンタクトを形成する。例えば第一導電型をn型とし、第二導電型をp型として設計し、n型層に接する電極にAuとSiを含有する金属を、p型層に接する電極にAuとBeを含有する金属を使用することができる。
n型電極としてはAuとSiの金属に限定されるものではなく、AuとGeを含有する金属を使用しても同様な結果が得られる。また、p型電極としてはAuとBeの金属に限定されるものではなく、AuとZnを含有する金属を使用しても同様な結果が得られる。
オーミックコンタクト形成後、図7に示したように、第一の電極54及び第二の電極56を、シリコーン樹脂65を介して移載基板70に接着する。移載基板70としては石英基板が好適である。例えば、図7に示したように、移載基板70上にシリコーン樹脂65を塗布して凸パターンを形成したものを用いて、移載基板70とオーミック電極(第一の電極54及び第二の電極56)を対向させて圧力を印加し、シリコーン樹脂65にオーミック電極部(第一の電極54及び第二の電極56)を粘着させることができる。
次に、図8に示したように、透明基板30側からレーザー(図7中に6本の片矢印で図示)を照射し、透明基板30に接する熱硬化型接合部材25を昇華させるレーザーリフトオフ処理にて、透明基板30とマイクロLED素子を分離することでマイクロLED用接合型ウェーハ(図9)を製造する。このように、サファイア基板等の透明基板30側から、例えば、エキシマレーザーを照射し、透明基板30側に接するBCB層等の熱硬化型接合部材25の層を昇華させるレーザーリフトオフ(LLO)処理にて、透明基板30とマイクロLED素子を分離する。
マイクロLED素子とサファイア基板等の透明基板30を分離した後、図10に示したように、マイクロLED素子表面に残存するBCB等の熱硬化型接合部材25をアッシングまたはプラズマエッチングにて除去することができる。
以下、実施例及び比較例を挙げて本発明について詳細に説明するが、これらは本発明を限定するものではない。
(実施例及び比較例)
まず、図1に示したように、出発基板であるn型(第一導電型)のGaAs基板11上に、n型のGaAsバッファ層積層後、n型のGaInP第一エッチストップ層を厚さ0.1μm、n型のGaAs第二エッチストップ層を厚さ0.1μm、エピタキシャル成長し、エッチストップ層12とした。さらに、n型の(AlyGa1-y)xIn1-xP(0.4≦x≦0.6,0.6≦y≦1.0)第一クラッド層13を厚さ1.0μm、ノンドープの(AlyGa1-y)xIn1-xP(0.4≦x≦0.6,0≦y≦0.5)活性層14、p型の(AlyGa1-y)xIn1-xP(0.4≦x≦0.6,0.6≦y≦1.0)第二クラッド層15を厚さ1.0μm、p型のGaxIn1-xP(0.5≦x≦1.0)中間層(不図示)を厚さ0.1μm、p型のGaP窓層16を順次成長し、エピタキシャル機能層としての発光素子構造18を有するエピタキシャルウェーハ20を準備した(図1)。ここでGaP窓層16の厚さは2~5μm(比較例)、6~15μm(実施例)の範囲で変化させた。
まず、図1に示したように、出発基板であるn型(第一導電型)のGaAs基板11上に、n型のGaAsバッファ層積層後、n型のGaInP第一エッチストップ層を厚さ0.1μm、n型のGaAs第二エッチストップ層を厚さ0.1μm、エピタキシャル成長し、エッチストップ層12とした。さらに、n型の(AlyGa1-y)xIn1-xP(0.4≦x≦0.6,0.6≦y≦1.0)第一クラッド層13を厚さ1.0μm、ノンドープの(AlyGa1-y)xIn1-xP(0.4≦x≦0.6,0≦y≦0.5)活性層14、p型の(AlyGa1-y)xIn1-xP(0.4≦x≦0.6,0.6≦y≦1.0)第二クラッド層15を厚さ1.0μm、p型のGaxIn1-xP(0.5≦x≦1.0)中間層(不図示)を厚さ0.1μm、p型のGaP窓層16を順次成長し、エピタキシャル機能層としての発光素子構造18を有するエピタキシャルウェーハ20を準備した(図1)。ここでGaP窓層16の厚さは2~5μm(比較例)、6~15μm(実施例)の範囲で変化させた。
次に、図2に示したように、エピタキシャルウェーハ20上(発光素子構造18上)に熱硬化型接合部材25としてベンゾシクロブテン(BCB)をスピンコートし、透明基板30であるサファイアウェーハと対向させて重ね合わせ、熱圧着することでエピタキシャルウェーハとサファイア基板とをBCBを介して接合した。スピンコートにてBCBを塗布する際、設計膜厚は0.6μmとした。
次に、図3に示したように、出発基板であるGaAs出基板11及びエッチストップ層12をウェットエッチングで除去し、エピタキシャル接合基板を作製した。
次に、図4に示したように、フォトリソグラフィー法によりパターンを形成し、塩素ガスおよびアルゴンガスを用いてICPにより50×100μmの素子分離加工を行った(素子分離溝47)。ICP加工はBCB層25を露出させる工程と第二クラッド層15を露出させる工程の2回行った。
素子分離加工後、図5に示したように、端面処理としてSiO2保護膜52を形成した。
保護膜52の形成後、図6に示したように、n型層あるいはp型層それぞれに接する第一の電極54、第二の電極56を形成し、熱処理を施すことでオーミックコンタクトを形成した。
オーミックコンタクト形成後、図7に示したように、シリコーン樹脂65を塗布し、凸パターンを形成した石英からなる移載基板70と、オーミック電極(第一の電極54、第二の電極56)を対向させて圧力を印加し、シリコーン樹脂65にオーミック電極部(第一の電極54、第二の電極56)を粘着させた。
次に、図8に示したように、サファイアからなる透明基板30の側からエキシマレーザーを照射し、サファイア基板に接するBCB層部を昇華させるレーザーリフトオフ(LLO)処理にて、サファイア基板とマイクロLEDダイスを分離した(図9)。さらに、図10に示したように、BCBを除去した。
図11に、GaP窓層16の厚さが異なる各ウェーハの歩留まりを調べた結果を示す。図11に示すようにGaP窓層16の厚さが4μm以下の場合(比較例)は、全てのマイクロLED素子が割れてしまい歩留まりが0であった。GaP窓層16の厚さが5μmの場合(比較例)からは良品率が向上したが不十分であった。GaP窓層16の厚さが6μmの場合(実施例)では80%以上の良品率になり、GaP窓層16の厚さの場合が8μm以上の場合(実施例)では割れがなくなり100%の歩留まりとなった。
本明細書は、以下の態様を包含する。
[1]: GaAs基板上に、AlGaInP系の第一導電型からなる第一クラッド層、AlGaInP系のノンドープの活性層、AlGaInP系の第二導電型からなる第二クラッド層をエピタキシャル成長させてエピタキシャル層とする工程と、
前記第二クラッド層上にGaP窓層を成長させる工程と、
前記GaP窓層と可視光及び紫外光に対して透明な被接合基板である透明基板とを、熱硬化型接合部材を介して接合する工程と、
前記GaAs基板を剥離する工程と、
前記エピタキシャル層を、短辺長が50μm以下の方形であるマイクロLED素子に分離する工程と、
前記マイクロLED素子の一部領域の前記第二クラッド層又は前記GaP窓層を露出させる工程と、
前記第一導電型の層に接する第一の電極及び前記第二導電型の層に接する第二の電極を形成し、熱処理を施すことでオーミックコンタクトを形成する工程と、
前記第一の電極及び前記第二の電極を、シリコーン樹脂を介して移載基板に接着する工程と、
前記透明基板側からレーザーを照射し、前記透明基板に接する前記熱硬化型接合部材を昇華させるレーザーリフトオフ処理にて、前記透明基板と前記マイクロLED素子を分離することでマイクロLED用接合型ウェーハを製造する方法において、
前記GaP窓層の厚さを6μm以上とすることを特徴とするマイクロLED用接合型ウェーハの製造方法。
[2]: 前記熱硬化型接合部材を、ベンゾシクロブテン、シリコーン樹脂、エポキシ樹脂、SOG、ポリイミド及びアモルファスフッ素樹脂の少なくともいずれかとする上記[1]のマイクロLED用接合型ウェーハの製造方法。
[3]: 前記透明基板を、サファイア基板又は石英基板とする上記[1]又は上記[2]のマイクロLED用接合型ウェーハの製造方法。
[4]: 前記エピタキシャル層を前記マイクロLED素子に分離する工程における方法を、フォトリソグラフィー法によりパターンを形成し、塩素ガス及びアルゴンガスを使用したICPエッチングによるものとする上記[1]、上記[2]又は上記[3]のマイクロLED用接合型ウェーハの製造方法。
[5]: 前記移載基板を石英基板とする上記[1]、上記[2]、上記[3]又は上記[4]のマイクロLED用接合型ウェーハの製造方法。
[1]: GaAs基板上に、AlGaInP系の第一導電型からなる第一クラッド層、AlGaInP系のノンドープの活性層、AlGaInP系の第二導電型からなる第二クラッド層をエピタキシャル成長させてエピタキシャル層とする工程と、
前記第二クラッド層上にGaP窓層を成長させる工程と、
前記GaP窓層と可視光及び紫外光に対して透明な被接合基板である透明基板とを、熱硬化型接合部材を介して接合する工程と、
前記GaAs基板を剥離する工程と、
前記エピタキシャル層を、短辺長が50μm以下の方形であるマイクロLED素子に分離する工程と、
前記マイクロLED素子の一部領域の前記第二クラッド層又は前記GaP窓層を露出させる工程と、
前記第一導電型の層に接する第一の電極及び前記第二導電型の層に接する第二の電極を形成し、熱処理を施すことでオーミックコンタクトを形成する工程と、
前記第一の電極及び前記第二の電極を、シリコーン樹脂を介して移載基板に接着する工程と、
前記透明基板側からレーザーを照射し、前記透明基板に接する前記熱硬化型接合部材を昇華させるレーザーリフトオフ処理にて、前記透明基板と前記マイクロLED素子を分離することでマイクロLED用接合型ウェーハを製造する方法において、
前記GaP窓層の厚さを6μm以上とすることを特徴とするマイクロLED用接合型ウェーハの製造方法。
[2]: 前記熱硬化型接合部材を、ベンゾシクロブテン、シリコーン樹脂、エポキシ樹脂、SOG、ポリイミド及びアモルファスフッ素樹脂の少なくともいずれかとする上記[1]のマイクロLED用接合型ウェーハの製造方法。
[3]: 前記透明基板を、サファイア基板又は石英基板とする上記[1]又は上記[2]のマイクロLED用接合型ウェーハの製造方法。
[4]: 前記エピタキシャル層を前記マイクロLED素子に分離する工程における方法を、フォトリソグラフィー法によりパターンを形成し、塩素ガス及びアルゴンガスを使用したICPエッチングによるものとする上記[1]、上記[2]又は上記[3]のマイクロLED用接合型ウェーハの製造方法。
[5]: 前記移載基板を石英基板とする上記[1]、上記[2]、上記[3]又は上記[4]のマイクロLED用接合型ウェーハの製造方法。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
11…GaAs基板、 12…エッチストップ層、
13…第一クラッド層、 14…活性層、 15…第二クラッド層、
16…GaP窓層、 18…発光素子構造、 20…エピタキシャルウェーハ、
25…熱硬化型接合部材、 30…透明基板、
47…素子分離溝、 52…保護膜、
54…第一の電極、56…第二の電極、
65…シリコーン樹脂、 70…移載基板。
13…第一クラッド層、 14…活性層、 15…第二クラッド層、
16…GaP窓層、 18…発光素子構造、 20…エピタキシャルウェーハ、
25…熱硬化型接合部材、 30…透明基板、
47…素子分離溝、 52…保護膜、
54…第一の電極、56…第二の電極、
65…シリコーン樹脂、 70…移載基板。
Claims (5)
- GaAs基板上に、AlGaInP系の第一導電型からなる第一クラッド層、AlGaInP系のノンドープの活性層、AlGaInP系の第二導電型からなる第二クラッド層をエピタキシャル成長させてエピタキシャル層とする工程と、
前記第二クラッド層上にGaP窓層を成長させる工程と、
前記GaP窓層と可視光及び紫外光に対して透明な被接合基板である透明基板とを、熱硬化型接合部材を介して接合する工程と、
前記GaAs基板を剥離する工程と、
前記エピタキシャル層を、短辺長が50μm以下の方形であるマイクロLED素子に分離する工程と、
前記マイクロLED素子の一部領域の前記第二クラッド層又は前記GaP窓層を露出させる工程と、
前記第一導電型の層に接する第一の電極及び前記第二導電型の層に接する第二の電極を形成し、熱処理を施すことでオーミックコンタクトを形成する工程と、
前記第一の電極及び前記第二の電極を、シリコーン樹脂を介して移載基板に接着する工程と、
前記透明基板側からレーザーを照射し、前記透明基板に接する前記熱硬化型接合部材を昇華させるレーザーリフトオフ処理にて、前記透明基板と前記マイクロLED素子を分離することでマイクロLED用接合型ウェーハを製造する方法において、
前記GaP窓層の厚さを6μm以上とすることを特徴とするマイクロLED用接合型ウェーハの製造方法。 - 前記熱硬化型接合部材を、ベンゾシクロブテン、シリコーン樹脂、エポキシ樹脂、SOG、ポリイミド及びアモルファスフッ素樹脂の少なくともいずれかとすることを特徴とする請求項1に記載のマイクロLED用接合型ウェーハの製造方法。
- 前記透明基板を、サファイア基板又は石英基板とすることを特徴とする請求項1又は請求項2に記載のマイクロLED用接合型ウェーハの製造方法。
- 前記エピタキシャル層を前記マイクロLED素子に分離する工程における方法を、フォトリソグラフィー法によりパターンを形成し、塩素ガス及びアルゴンガスを使用したICPエッチングによるものとすることを特徴とする請求項1又は請求項2に記載のマイクロLED用接合型ウェーハの製造方法。
- 前記移載基板を石英基板とすることを特徴とする請求項1又は請求項2に記載のマイクロLED用接合型ウェーハの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022128478A JP7701319B2 (ja) | 2022-08-10 | 2022-08-10 | マイクロled用接合型ウェーハの製造方法 |
| EP23852447.4A EP4571855A1 (en) | 2022-08-10 | 2023-08-01 | Method for producing bonded wafer for micro leds |
| KR1020257004121A KR20250048438A (ko) | 2022-08-10 | 2023-08-01 | 마이크로 led용 접합형 웨이퍼의 제조 방법 |
| PCT/JP2023/028189 WO2024034480A1 (ja) | 2022-08-10 | 2023-08-01 | マイクロled用接合型ウェーハの製造方法 |
| CN202380058740.8A CN120077767A (zh) | 2022-08-10 | 2023-08-01 | 微型led用接合型晶圆的制造方法 |
| TW112129568A TW202414515A (zh) | 2022-08-10 | 2023-08-07 | 微型led用接合型晶圓的製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022128478A JP7701319B2 (ja) | 2022-08-10 | 2022-08-10 | マイクロled用接合型ウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024025217A JP2024025217A (ja) | 2024-02-26 |
| JP7701319B2 true JP7701319B2 (ja) | 2025-07-01 |
Family
ID=89851628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022128478A Active JP7701319B2 (ja) | 2022-08-10 | 2022-08-10 | マイクロled用接合型ウェーハの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP4571855A1 (ja) |
| JP (1) | JP7701319B2 (ja) |
| KR (1) | KR20250048438A (ja) |
| CN (1) | CN120077767A (ja) |
| TW (1) | TW202414515A (ja) |
| WO (1) | WO2024034480A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN120322081B (zh) * | 2025-06-17 | 2025-09-30 | 杭州芯聚半导体有限公司 | 一种微led芯片封装结构及制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005209950A (ja) | 2004-01-23 | 2005-08-04 | Pioneer Electronic Corp | 集積型半導体発光素子及びその製造方法 |
| JP2006332649A (ja) | 2005-05-23 | 2006-12-07 | Samsung Electro Mech Co Ltd | 垂直構造半導体発光素子およびその製造方法 |
| JP2007536725A (ja) | 2004-04-28 | 2007-12-13 | バーティクル,インク | 縦構造半導体装置 |
| JP2008140872A (ja) | 2006-11-30 | 2008-06-19 | Toyoda Gosei Co Ltd | Iii−v族半導体素子、およびその製造方法 |
| JP2015500562A (ja) | 2011-11-18 | 2015-01-05 | ルクスビュー テクノロジー コーポレイション | マイクロ発光ダイオード |
| US20210020807A1 (en) | 2018-03-22 | 2021-01-21 | Lg Innotek Co., Ltd. | Semiconductor device |
| JP2021153186A (ja) | 2018-12-12 | 2021-09-30 | 晶元光電股▲ふん▼有限公司Epistar Corporation | 半導体素子を選択的にトランスファーする方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI299914B (en) | 2004-07-12 | 2008-08-11 | Epistar Corp | Light emitting diode with transparent electrically conductive layer and omni directional reflector |
| JP6192378B2 (ja) | 2013-06-18 | 2017-09-06 | 学校法人 名城大学 | 窒化物半導体発光素子 |
| CN106941108B (zh) | 2017-05-23 | 2019-09-17 | 深圳市华星光电技术有限公司 | 微发光二极管显示面板及其制作方法 |
-
2022
- 2022-08-10 JP JP2022128478A patent/JP7701319B2/ja active Active
-
2023
- 2023-08-01 CN CN202380058740.8A patent/CN120077767A/zh active Pending
- 2023-08-01 KR KR1020257004121A patent/KR20250048438A/ko active Pending
- 2023-08-01 WO PCT/JP2023/028189 patent/WO2024034480A1/ja not_active Ceased
- 2023-08-01 EP EP23852447.4A patent/EP4571855A1/en active Pending
- 2023-08-07 TW TW112129568A patent/TW202414515A/zh unknown
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005209950A (ja) | 2004-01-23 | 2005-08-04 | Pioneer Electronic Corp | 集積型半導体発光素子及びその製造方法 |
| JP2007536725A (ja) | 2004-04-28 | 2007-12-13 | バーティクル,インク | 縦構造半導体装置 |
| JP2006332649A (ja) | 2005-05-23 | 2006-12-07 | Samsung Electro Mech Co Ltd | 垂直構造半導体発光素子およびその製造方法 |
| JP2008140872A (ja) | 2006-11-30 | 2008-06-19 | Toyoda Gosei Co Ltd | Iii−v族半導体素子、およびその製造方法 |
| JP2015500562A (ja) | 2011-11-18 | 2015-01-05 | ルクスビュー テクノロジー コーポレイション | マイクロ発光ダイオード |
| US20210020807A1 (en) | 2018-03-22 | 2021-01-21 | Lg Innotek Co., Ltd. | Semiconductor device |
| JP2021153186A (ja) | 2018-12-12 | 2021-09-30 | 晶元光電股▲ふん▼有限公司Epistar Corporation | 半導体素子を選択的にトランスファーする方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4571855A1 (en) | 2025-06-18 |
| WO2024034480A1 (ja) | 2024-02-15 |
| TW202414515A (zh) | 2024-04-01 |
| KR20250048438A (ko) | 2025-04-08 |
| CN120077767A (zh) | 2025-05-30 |
| JP2024025217A (ja) | 2024-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7298757B1 (ja) | 接合型発光素子ウェーハ及びその製造方法 | |
| CN103814447B (zh) | 垂直型第iii族氮化物半导体led芯片及其制造方法 | |
| US11152216B2 (en) | Method for manufacturing semiconductor device | |
| JP4886869B2 (ja) | 半導体発光素子およびその製造方法 | |
| US9530930B2 (en) | Method of fabricating semiconductor devices | |
| JP2010232625A (ja) | 貼り合わせ基板の製造方法 | |
| US20250015225A1 (en) | Method for manufacturing bonded semiconductor wafer | |
| US8809085B2 (en) | Method for manufacturing nitride semiconductor device | |
| CN103890914B (zh) | 半导体元件及其制造方法 | |
| JP7701319B2 (ja) | マイクロled用接合型ウェーハの製造方法 | |
| JP2009283762A (ja) | 窒化物系化合物半導体ledの製造方法 | |
| EP4517844A1 (en) | Light emitting element and method for manufacturing same | |
| US20220320366A1 (en) | Method To Remove An Isolation Layer On The Corner Between The Semiconductor Light Emitting Device To The Growth Substrate | |
| JP7750218B2 (ja) | マイクロled素子 | |
| JP7754066B2 (ja) | マイクロled構造体及びその製造方法 | |
| JP2023082874A (ja) | 接合型半導体ウェーハの製造方法 | |
| JP7367743B2 (ja) | 接合型半導体ウェーハの製造方法 | |
| JP2024139226A (ja) | 電子構造体、電子構造体の製造方法および電子デバイスの製造方法 | |
| CN119816010A (zh) | 氧化镓去除方法、芯片制作方法和显示装置制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250619 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7701319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |