[go: up one dir, main page]

JP7645827B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP7645827B2
JP7645827B2 JP2022003199A JP2022003199A JP7645827B2 JP 7645827 B2 JP7645827 B2 JP 7645827B2 JP 2022003199 A JP2022003199 A JP 2022003199A JP 2022003199 A JP2022003199 A JP 2022003199A JP 7645827 B2 JP7645827 B2 JP 7645827B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
main surface
rib
tape
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022003199A
Other languages
Japanese (ja)
Other versions
JP2023102609A (en
Inventor
拓也 坂井
正人 豊田
正浩 氏家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022003199A priority Critical patent/JP7645827B2/en
Publication of JP2023102609A publication Critical patent/JP2023102609A/en
Application granted granted Critical
Publication of JP7645827B2 publication Critical patent/JP7645827B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本開示は、半導体装置の製造方法に関する。 This disclosure relates to a method for manufacturing a semiconductor device.

特許文献1において、半導体ウエハの裏面から半導体ウエハを削る工程と、半導体ウエハの裏面に枠付きのダイシングテープが用いられた補強部材を固定する補強部材固定工程と、その補強部材を介して半導体ウエハを支持しながら半導体ウエハにめっき処理する工程と、を備える半導体装置の製造方法が開示されている。 Patent Document 1 discloses a method for manufacturing a semiconductor device that includes a process for cutting the semiconductor wafer from the rear surface of the semiconductor wafer, a reinforcing member fixing process for fixing a reinforcing member made of a framed dicing tape to the rear surface of the semiconductor wafer, and a process for plating the semiconductor wafer while supporting the semiconductor wafer via the reinforcing member.

特許第4333650号公報Patent No. 4333650

従来技術においては、半導体ウエハにリブを形成した後のめっき処理においてウエハの裏面を十分に保護することが難しかった。 In conventional technology, it was difficult to adequately protect the back surface of a semiconductor wafer during plating after ribs were formed on the wafer.

本開示はこのような問題を解決するための物であり、半導体ウエハにリブを形成した後のめっき処理において半導体ウエハの裏面を保護できる半導体装置の製造方法を提供することを目的とする。 The present disclosure is intended to solve these problems, and aims to provide a method for manufacturing a semiconductor device that can protect the back surface of a semiconductor wafer during plating processing after ribs are formed on the semiconductor wafer.

本開示の半導体装置の製造方法は、その一態様において、第1主面および第2主面を有する半導体ウエハの第2主面側を部分的に除去することで半導体ウエハの第2主面に半導体ウエハの外周に沿って半導体ウエハの厚さ方向のうち第1主面から第2主面に向かう一方方向に凸であるリブを形成し、半導体ウエハを、リブが形成されている領域よりも平面視における内側で半導体ウエハの厚さ方向に切断して半導体ウエハからリブを除去し、半導体ウエハからリブが除去された後、半導体ウエハの第2主面に第1テープを貼りつけ、半導体ウエハの第2主面に第1テープが貼りつけられた状態で、半導体ウエハの第1主面にめっきを行半導体ウエハの切断の前に、半導体ウエハの第2主面のうちリブが形成されていない領域に第2テープを貼り付け、半導体ウエハの第2主面のうちリブが形成されていない領域に第2テープが貼りつけられた状態で半導体ウエハの切断をし、半導体ウエハの第2主面への第1テープの貼りつけにおいては、半導体ウエハの第2主面に、第2テープを介して第1テープを貼り付ける、半導体装置の製造方法である。



In one aspect, the method for manufacturing a semiconductor device disclosed herein includes the steps of partially removing a second main surface side of a semiconductor wafer having a first main surface and a second main surface, forming a rib on the second main surface of the semiconductor wafer that is convex in one direction from the first main surface to the second main surface in the thickness direction of the semiconductor wafer along an outer periphery of the semiconductor wafer, cutting the semiconductor wafer in the thickness direction of the semiconductor wafer inside, in a plan view, an area where the rib is formed to remove the rib from the semiconductor wafer, attaching a first tape to the second main surface of the semiconductor wafer after the rib has been removed from the semiconductor wafer, plating the first main surface of the semiconductor wafer with the first tape attached to the second main surface of the semiconductor wafer, attaching a second tape to an area of the second main surface of the semiconductor wafer where the rib is not formed before cutting the semiconductor wafer, cutting the semiconductor wafer with the second tape attached to the area of the second main surface of the semiconductor wafer where the rib is not formed, and attaching the first tape to the second main surface of the semiconductor wafer via the second tape .



本開示により、半導体ウエハにリブを形成した後のめっき処理において半導体ウエハの裏面を保護できる半導体装置の製造方法が提供される。 This disclosure provides a method for manufacturing a semiconductor device that can protect the back surface of a semiconductor wafer during plating processing after ribs are formed on the semiconductor wafer.

実施の形態1の半導体装置の製造方法のフローチャートである。2 is a flowchart of a method for manufacturing a semiconductor device according to the first embodiment. 実施の形態1の半導体装置の製造方法における製造途中の状態を示す図である。1A to 1C are diagrams showing a state during manufacturing in the manufacturing method of a semiconductor device according to a first embodiment; 実施の形態1の半導体装置の製造方法における製造途中の状態を示す図である。1A to 1C are diagrams showing a state during manufacturing in the manufacturing method of a semiconductor device according to a first embodiment; 実施の形態1の半導体装置の製造方法における製造途中の状態を示す図である。1A to 1C are diagrams showing a state during manufacturing in the manufacturing method of a semiconductor device according to a first embodiment; 実施の形態1の半導体装置の製造方法における製造途中の状態を示す図である。1A to 1C are diagrams showing a state during manufacturing in the manufacturing method of a semiconductor device according to a first embodiment; 実施の形態1の半導体装置の製造方法における製造途中の状態を示す図である。1A to 1C are diagrams showing a state during manufacturing in the manufacturing method of a semiconductor device according to a first embodiment; 実施の形態1の半導体装置の製造方法における製造途中の状態を示す図である。1A to 1C are diagrams showing a state during manufacturing in the manufacturing method of a semiconductor device according to a first embodiment; 実施の形態1の半導体装置の製造方法における製造途中の状態を示す図である。1A to 1C are diagrams showing a state during manufacturing in the manufacturing method of a semiconductor device according to a first embodiment; 実施の形態1の半導体装置の製造方法における製造途中の状態を示す図である。1A to 1C are diagrams showing a state during manufacturing in the manufacturing method of a semiconductor device according to a first embodiment; 実施の形態1の半導体装置の製造方法における製造途中の状態を示す図である。1A to 1C are diagrams showing a state during manufacturing in the manufacturing method of a semiconductor device according to a first embodiment; 実施の形態1の半導体装置の製造方法の変形例における製造途中の状態を示す図である。11A to 11C are diagrams showing a state during manufacturing in a modified example of the manufacturing method of the semiconductor device according to 実施の形態1の半導体装置の製造方法の変形例における製造途中の状態を示す図である。11A to 11C are diagrams showing a state during manufacturing in a modified example of the manufacturing method of the semiconductor device according to 実施の形態1の半導体装置の製造方法における製造途中の状態を示す図である。1A to 1C are diagrams showing a state during manufacturing in the manufacturing method of a semiconductor device according to a first embodiment; 実施の形態1の半導体装置の製造方法における製造途中の状態を示す図である。1A to 1C are diagrams showing a state during manufacturing in the manufacturing method of a semiconductor device according to a first embodiment; 実施の形態2の半導体装置の製造方法における製造途中の状態を示す図である。13A to 13C are diagrams showing a state during manufacturing in a manufacturing method of a semiconductor device according to a second embodiment; 実施の形態2の半導体装置の製造方法における製造途中の状態を示す図である。13A to 13C are diagrams showing a state during manufacturing in a manufacturing method of a semiconductor device according to a second embodiment; 実施の形態3の半導体装置の製造方法における製造途中の状態を示す図である。13A to 13C are diagrams showing a state during manufacturing in a manufacturing method of a semiconductor device according to a third embodiment; 実施の形態3の半導体装置の製造方法における製造途中の状態を示す図である。13A to 13C are diagrams showing a state during manufacturing in a manufacturing method of a semiconductor device according to a third embodiment;

<A.実施の形態1>
図1は本実施の形態の半導体装置の製造方法のフローチャートである。図2から図10はそれぞれ、本実施の形態の半導体装置の製造方法における、半導体ウエハの模式的な断面図を示す。
<A. First embodiment>
Fig. 1 is a flow chart of the method for manufacturing a semiconductor device according to the present embodiment. Fig. 2 to Fig. 10 each show a schematic cross-sectional view of a semiconductor wafer in the method for manufacturing a semiconductor device according to the present embodiment.

本実施の形態の半導体装置の製造方法では、まず、ステップS1において、図2に示されるように、一方主面であるおもて面1aおよび他方主面である裏面1bを有する半導体ウエハ1のおもて面1a側に、パターン領域2を形成する。半導体ウエハ1は例えばSi半導体、SiC半導体、またはGaN半導体のウエハである。 In the method for manufacturing a semiconductor device according to the present embodiment, first, in step S1, as shown in FIG. 2, a pattern region 2 is formed on the front surface 1a side of a semiconductor wafer 1 having a front surface 1a which is one main surface and a back surface 1b which is the other main surface. The semiconductor wafer 1 is, for example, a wafer of a Si semiconductor, a SiC semiconductor, or a GaN semiconductor.

パターン領域2は、例えば、ベース領域、エミッタ領域、ゲート酸化膜、ゲート電極、エミッタ電極等を有する領域であり、本実施の形態の半導体装置の製造方法で製造される半導体装置のおもて面1a側の構造が形成された領域である。 The pattern region 2 is a region having, for example, a base region, an emitter region, a gate oxide film, a gate electrode, an emitter electrode, etc., and is a region in which the structure on the front surface 1a side of the semiconductor device manufactured by the semiconductor device manufacturing method of this embodiment is formed.

パターン領域2が有する電極の材料は、後述するステップS8のめっき工程において当該電極の表面にめっきを行うことができるものであればよい。例えば、めっきにおいてニッケル膜を析出させる場合、パターン領域2が有する電極の材料は、当該電極の表面にニッケル膜を析出させることができるものであればよい。パターン領域2が有する電極の材料は、例えば、アルミニウム(Al)、またはシリコンを添加したアルミニウム(AlSi)である。電極の材料としてAlSiを用いた場合、アルミニウムスパイクが抑えられる。 The material of the electrodes in the pattern region 2 may be any material that allows plating to be performed on the surface of the electrodes in the plating process in step S8 described below. For example, when a nickel film is to be deposited in plating, the material of the electrodes in the pattern region 2 may be any material that allows a nickel film to be deposited on the surface of the electrodes. The material of the electrodes in the pattern region 2 may be, for example, aluminum (Al) or aluminum with added silicon (AlSi). When AlSi is used as the electrode material, aluminum spikes are suppressed.

次に、ステップS2の保護テープ貼付工程において、図3に示されるように、半導体ウエハ1のおもて面1aに、パターン領域2を保護するためのテープである保護テープ3を貼り付ける。これにより、後の工程において、パターン領域2が保護される。保護テープ3の粘着剤は、例えば、紫外線応答性の粘着剤である。保護テープ3の粘着剤が紫外線応答性の粘着剤であれば、後述するステップS7において保護テープ3を半導体ウエハ1のおもて面1aから剥がす際に、半導体ウエハ1のおもて面1aに残る粘着剤を低減できる。 Next, in the protective tape application process of step S2, as shown in FIG. 3, protective tape 3, which is a tape for protecting pattern area 2, is applied to the front surface 1a of semiconductor wafer 1. This protects pattern area 2 in a subsequent process. The adhesive of protective tape 3 is, for example, an ultraviolet-responsive adhesive. If the adhesive of protective tape 3 is an ultraviolet-responsive adhesive, the amount of adhesive remaining on front surface 1a of semiconductor wafer 1 can be reduced when protective tape 3 is peeled off from front surface 1a of semiconductor wafer 1 in step S7 described below.

次に、ステップS3において、保護テープ3を介して半導体ウエハ1を支持しながら、裏面1b側から半導体ウエハ1を研削し、半導体ウエハ1の裏面1b側を部分的に除去する。ステップS3では、半導体ウエハ1の平面視における中央部が、研削され薄くなる(図4を参照)。ステップS3では、半導体ウエハ1の外周部は半導体ウエハ1の中央部よりも厚く残される。これにより、半導体ウエハ1の裏面1bに、半導体ウエハ1の外周に沿って、おもて面1aから裏面1bに向かう側に凸であるリブ10が形成される。 Next, in step S3, while supporting the semiconductor wafer 1 via the protective tape 3, the semiconductor wafer 1 is ground from the back surface 1b side, and the back surface 1b side of the semiconductor wafer 1 is partially removed. In step S3, the central portion of the semiconductor wafer 1 in a plan view is ground and made thinner (see FIG. 4). In step S3, the outer periphery of the semiconductor wafer 1 is left thicker than the central portion of the semiconductor wafer 1. As a result, a rib 10 is formed on the back surface 1b of the semiconductor wafer 1, which is convex from the front surface 1a toward the back surface 1b along the outer periphery of the semiconductor wafer 1.

リブ10を有する半導体ウエハ1においては、リブ10が補強部材として作用するため、半導体ウエハ1の平面視における中央部が研削され薄くなっていても、半導体ウエハ1の強度の低下が抑えられる。 In a semiconductor wafer 1 having ribs 10, the ribs 10 act as reinforcing members, so even if the central portion of the semiconductor wafer 1 in a plan view is ground and thinned, the strength of the semiconductor wafer 1 is not reduced.

ステップS3の後の半導体ウエハ1の平面視における中央部の厚さは、製造される半導体装置の耐圧等に基づいて調整される。ステップS3の後の半導体ウエハ1の平面視における中央部の厚さは、例えば60μm~200μmである。 The thickness of the central portion of the semiconductor wafer 1 in a planar view after step S3 is adjusted based on the withstand voltage of the semiconductor device being manufactured. The thickness of the central portion of the semiconductor wafer 1 in a planar view after step S3 is, for example, 60 μm to 200 μm.

次に、ステップS4の裏面側構造形成工程において、図5に示すように、半導体ウエハ1の裏面1b側に、裏面構造領域4を形成する。裏面構造領域4の形成においては、例えば、イオン注入処理、レーザーアニール処理、および電極を形成するための蒸着処理が行われる。当該イオン注入処理と当該レーザーアニール処理とは不純物拡散層を形成するためのものである。電極を形成するための蒸着処理は例えばスパッタリングである。裏面構造領域4は電極を有し、当該電極は例えば、アルミニウム、チタン、およびニッケルが積層された電極である。 Next, in the back side structure formation process of step S4, as shown in FIG. 5, a back side structure region 4 is formed on the back side 1b of the semiconductor wafer 1. In forming the back side structure region 4, for example, an ion implantation process, a laser annealing process, and a deposition process for forming an electrode are performed. The ion implantation process and the laser annealing process are for forming an impurity diffusion layer. The deposition process for forming the electrode is, for example, sputtering. The back side structure region 4 has an electrode, and the electrode is, for example, an electrode in which aluminum, titanium, and nickel are stacked.

次に、ステップS5のリングカット工程において、図6に示されるように、半導体ウエハ1を、リブ10が形成されている領域よりも平面視における内側で半導体ウエハ1の厚さ方向に切断して、半導体ウエハ1の外周部分と半導体ウエハ1の中央部分を分割し、半導体ウエハ1からリブ10を除去する。 Next, in the ring cutting process of step S5, as shown in FIG. 6, the semiconductor wafer 1 is cut in the thickness direction of the semiconductor wafer 1 on the inner side in plan view from the area where the rib 10 is formed, to separate the peripheral portion of the semiconductor wafer 1 from the central portion of the semiconductor wafer 1, and the rib 10 is removed from the semiconductor wafer 1.

ステップS5を行わずに後述のステップS6においてテープ6(図7を参照)を半導体ウエハ1の裏面1bに貼り付ける場合、テープ6がリブ10の内周面と半導体ウエハ1の裏面1bのうちリブ10が設けられていない領域との間の折れ曲がりに追従できないと、リブ10とテープ6の接着面積が狭くなる。後述するステップS8のめっき工程でテープ6に加えられる熱によってテープ6が伸縮することなどにより、リブ10とテープ6の接着が維持できなくなり、リブ10とテープ6が剥離してしまう。その結果、ステップS8において半導体ウエハ1の裏面1bがめっき液で汚染される。また、テープ6と裏面1bとの間の隙間に入り込んだめっき液により、ステップS8より後の工程で、半導体ウエハ1または半導体製造装置等が汚染される。本実施の形態の半導体装置の製造方法においては、ステップS5を行うことで、これらの問題を避けられる。 If the tape 6 (see FIG. 7) is attached to the back surface 1b of the semiconductor wafer 1 in step S6 described later without performing step S5, if the tape 6 cannot follow the bend between the inner surface of the rib 10 and the area of the back surface 1b of the semiconductor wafer 1 where the rib 10 is not provided, the adhesion area between the rib 10 and the tape 6 will be narrowed. In the plating process of step S8 described later, the tape 6 expands and contracts due to heat applied to the tape 6, and the adhesion between the rib 10 and the tape 6 cannot be maintained, and the rib 10 and the tape 6 are peeled off. As a result, the back surface 1b of the semiconductor wafer 1 is contaminated with plating solution in step S8. In addition, the plating solution that has entered the gap between the tape 6 and the back surface 1b contaminates the semiconductor wafer 1 or the semiconductor manufacturing equipment in the process after step S8. In the manufacturing method of the semiconductor device of this embodiment, these problems can be avoided by performing step S5.

ステップS5において保護テープ3を貼り付けたまま半導体ウエハ1を切断することで、切断時に半導体ウエハ1が割れたり欠けたりすることを抑制できる。 In step S5, the semiconductor wafer 1 is cut with the protective tape 3 still attached, thereby preventing the semiconductor wafer 1 from cracking or chipping during cutting.

ステップS5の前に予め保護テープ3を半導体ウエハ1から剥離させて、その後にステップS5を行ってもよい。 Before step S5, the protective tape 3 may be peeled off from the semiconductor wafer 1, and then step S5 may be performed.

ステップS5の前に予め保護テープ3を半導体ウエハ1から剥離させて、別のテープを半導体ウエハ1のおもて面1aに貼り付けてから、当該別のテープを介して半導体ウエハ1を支持してステップS5を行ってもよい。保護テープ3を半導体ウエハ1から剥離させて当該別のテープを半導体ウエハ1のおもて面1aに貼り付ける場合と比べると、保護テープ3を貼り付けたまま半導体ウエハ1を切断することで、保護テープ3の剥離および当該別のテープの貼り付けのためのコストを低減できる。 Prior to step S5, the protective tape 3 may be peeled off from the semiconductor wafer 1, a different tape may be attached to the front surface 1a of the semiconductor wafer 1, and the semiconductor wafer 1 may be supported via the different tape before step S5 is performed. Compared to the case where the protective tape 3 is peeled off from the semiconductor wafer 1 and the different tape is attached to the front surface 1a of the semiconductor wafer 1, the cost of peeling off the protective tape 3 and attaching the different tape can be reduced by cutting the semiconductor wafer 1 with the protective tape 3 still attached.

ステップS5のリングカット工程は、ブレードダイシングにより実施してもよいし、レーザダイシングにより実施してもよい。保護テープ3を貼り付けたまま半導体ウエハ1を切断する場合、保護テープ3はブレードダイシングを実施する際に半導体ウエハ1を支持するのに適したものでない場合があるが、そのような場合であっても、レーザダイシングにより半導体ウエハ1を切断することができる。 The ring cut process in step S5 may be performed by blade dicing or laser dicing. When cutting the semiconductor wafer 1 with the protective tape 3 attached, the protective tape 3 may not be suitable for supporting the semiconductor wafer 1 when performing blade dicing. Even in such a case, the semiconductor wafer 1 can be cut by laser dicing.

ステップS5において半導体ウエハ1を切断する際、半導体ウエハ1のおもて面1aから裏面1bに向けて半導体ウエハ1を切断してもよいし、半導体ウエハ1の裏面1bからおもて面1aに向けて半導体ウエハ1を切断してもよい。図13に示されるように半導体ウエハ1を裏面1bからおもて面1aに向けて切断する場合、おもて面1a側にバリ9またはドロスが発生する。バリ9またはドロスが発生するのがおもて面1a側であれば、後述するステップS6のマウント工程において、バリ9またはドロスによるテープ6(図7および図14を参照)と半導体ウエハ1との密着度合いの低下を避けられる。 When cutting the semiconductor wafer 1 in step S5, the semiconductor wafer 1 may be cut from the front surface 1a to the back surface 1b of the semiconductor wafer 1, or from the back surface 1b to the front surface 1a of the semiconductor wafer 1. When cutting the semiconductor wafer 1 from the back surface 1b to the front surface 1a as shown in FIG. 13, burrs 9 or dross are generated on the front surface 1a side. If the burrs 9 or dross are generated on the front surface 1a side, a decrease in the degree of adhesion between the tape 6 (see FIG. 7 and FIG. 14) and the semiconductor wafer 1 due to the burrs 9 or dross can be avoided in the mounting process of step S6 described later.

次に、ステップS6のマウント工程において、図7に示すように、半導体ウエハ1の裏面1bにリングフレーム5に支持されたテープ6を貼り付け、テープ6に半導体ウエハ1をマウントする。 Next, in the mounting process of step S6, as shown in FIG. 7, a tape 6 supported by a ring frame 5 is attached to the back surface 1b of the semiconductor wafer 1, and the semiconductor wafer 1 is mounted on the tape 6.

リングフレーム5は環状のフレームである。リングフレーム5は、後述のステップS8のめっき工程でリングフレーム5とめっき液が反応しないまたは反応しにくいものであることが好ましい。リングフレーム5は例えば、金属を材料とし表面に不動態被膜を形成する加工が施されたリングフレームである。また、リングフレーム5は例えば、樹脂系材料を用いたリングフレームである。 The ring frame 5 is an annular frame. It is preferable that the ring frame 5 does not or is unlikely to react with the plating solution in the plating process in step S8 described below. The ring frame 5 is, for example, a ring frame made of metal and processed to form a passivation coating on the surface. The ring frame 5 is also, for example, a ring frame made of a resin-based material.

テープ6は例えば、半導体ウエハ1に貼り付けられる側に粘着剤が設けられた粘着テープである。ステップS5において半導体ウエハ1からリブ10が除去されており、半導体ウエハ1の裏面1bの平坦性が高いため、半導体ウエハ1とテープ6とが互いにしっかり接着され、半導体ウエハ1とテープ6との間に隙間ができにくい。そのため、テープ6により効果的に半導体ウエハ1の裏面1bを保護でき、例えば、後述のステップS8のめっき工程において半導体ウエハ1の裏面1bがめっき液に汚染されることを抑制できる。また、テープ6と裏面1bとの間に隙間ができにくくなるため、テープ6と裏面1bとの間の隙間に入り込んだめっき液が、ステップS8より後の工程で、半導体ウエハ1または半導体製造装置等を汚染することを抑制できる。 The tape 6 is, for example, an adhesive tape with an adhesive on the side to be attached to the semiconductor wafer 1. In step S5, the ribs 10 are removed from the semiconductor wafer 1, and the back surface 1b of the semiconductor wafer 1 is highly flat, so that the semiconductor wafer 1 and the tape 6 are firmly attached to each other, and gaps are unlikely to form between the semiconductor wafer 1 and the tape 6. Therefore, the tape 6 can effectively protect the back surface 1b of the semiconductor wafer 1, and for example, in the plating process of step S8 described later, the back surface 1b of the semiconductor wafer 1 can be prevented from being contaminated by the plating solution. In addition, because gaps are unlikely to form between the tape 6 and the back surface 1b, the plating solution that has entered the gap between the tape 6 and the back surface 1b can be prevented from contaminating the semiconductor wafer 1 or semiconductor manufacturing equipment in processes after step S8.

テープ6の粘着剤は、例えば、酸性またはアルカリ性のめっき液に耐性があり、かつ、紫外線応答性を有する粘着剤である。 The adhesive of the tape 6 is, for example, an adhesive that is resistant to acidic or alkaline plating solutions and is responsive to ultraviolet light.

次に、ステップS7の保護テープ剥離工程において、図8に示すように、保護テープ3を半導体ウエハ1のおもて面1aから剥離させる。保護テープ3の粘着剤が紫外線応答性の粘着剤である場合、保護テープ3に紫外線を照射し保護テープ3の粘着力を低下させてから、保護テープ3を剥離させる。前述したように、半導体ウエハ1からの保護テープ3の剥離は、必要に応じてステップS5のリングカット工程より以前で実施してもよい。 Next, in the protective tape peeling process of step S7, as shown in FIG. 8, the protective tape 3 is peeled off from the front surface 1a of the semiconductor wafer 1. If the adhesive of the protective tape 3 is an ultraviolet-responsive adhesive, the protective tape 3 is irradiated with ultraviolet light to reduce the adhesive strength of the protective tape 3, and then the protective tape 3 is peeled off. As described above, the protective tape 3 may be peeled off from the semiconductor wafer 1 prior to the ring cutting process of step S5, if necessary.

次に、ステップS8のめっき工程において、図9に示すように、半導体ウエハ1のおもて面1a上にめっき膜7を形成する。ステップS8では、テープ6に固定された半導体ウエハ1をめっき液に浸漬させて、めっき膜7を形成する。その際、半導体ウエハ1の裏面1bはテープ6によって保護されており、裏面構造領域4がめっき液で汚染されることが顕著に抑制される。めっき膜7は例えばニッケルめっき膜と金めっき膜とが積層された膜である。その場合、ニッケルめっき膜と金めっき膜とは、例えば、80℃程度の温度で形成される。 Next, in the plating process of step S8, as shown in FIG. 9, a plating film 7 is formed on the front surface 1a of the semiconductor wafer 1. In step S8, the semiconductor wafer 1 fixed to the tape 6 is immersed in a plating solution to form the plating film 7. At that time, the rear surface 1b of the semiconductor wafer 1 is protected by the tape 6, and contamination of the rear surface structure region 4 with the plating solution is significantly suppressed. The plating film 7 is, for example, a film in which a nickel plating film and a gold plating film are laminated. In this case, the nickel plating film and the gold plating film are formed at a temperature of, for example, about 80°C.

ニッケルめっき膜は、後の工程におけるチップ実装の信頼性向上のため、例えば2~8μmの厚さを有するように成膜される。 The nickel plating film is formed to a thickness of, for example, 2 to 8 μm to improve the reliability of chip mounting in subsequent processes.

ステップS8のめっき工程においては、図9に示されるように、パターン領域2の有する電極上に、めっき膜7が成膜される。めっき膜7はパターン領域2の全体上に成膜されてもよいし、パターン領域2の選択的な領域上に成膜されてもよい。また、めっき膜7は、半導体ウエハ1のおもて面1a全体上に成膜されてもよい。 In the plating process of step S8, as shown in FIG. 9, a plating film 7 is formed on the electrodes of the pattern region 2. The plating film 7 may be formed on the entire pattern region 2, or on selective regions of the pattern region 2. The plating film 7 may also be formed on the entire front surface 1a of the semiconductor wafer 1.

次に、ステップS9のダイシング工程において、半導体ウエハ1のダイシングを行う。これにより、図10に示されるように、本実施の形態の半導体装置の製造方法で製造される半導体装置の一例である半導体チップ100が得られる。半導体チップ100は例えばダイオード、MOSFET(Metal Oxide Semiconductor Field Effect Transistor、金属酸化物半導体電界効果トランジスタ)、IGBT(Insulated Gate Bipolar Transistor、絶縁ゲートバイポーラトランジスタ)、またはRC-IGBT(Reverse-Conducting IGBT、逆導通IGBT)のいずれかである。 Next, in the dicing process of step S9, the semiconductor wafer 1 is diced. As a result, as shown in FIG. 10, a semiconductor chip 100 is obtained, which is an example of a semiconductor device manufactured by the semiconductor device manufacturing method of this embodiment. The semiconductor chip 100 is, for example, a diode, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), an IGBT (Insulated Gate Bipolar Transistor), or an RC-IGBT (Reverse-Conducting IGBT).

ステップS8が終わった後、半導体ウエハ1にテープ6を貼り付けたままステップS9を行ってもよい。つまり、テープ6をステップS9のダイシング工程におけるダイシングテープとして用いてもよい。半導体ウエハ1にテープ6を貼り付けたままステップS9を行うことで、製造効率を向上できる。 After step S8 is completed, step S9 may be performed with tape 6 still attached to semiconductor wafer 1. In other words, tape 6 may be used as a dicing tape in the dicing process of step S9. By performing step S9 with tape 6 still attached to semiconductor wafer 1, manufacturing efficiency can be improved.

以上説明したように、本実施の形態の半導体装置の製造方法では、半導体ウエハ1の裏面1b側を部分的に除去することで半導体ウエハ1の裏面1bに半導体ウエハ1の外周に沿って、半導体ウエハ1の厚さ方向のうちおもて面1aから裏面1bに向かう一方方向に凸であるリブ10を形成し、半導体ウエハ1を、リブ10が形成されている領域よりも平面視における内側で半導体ウエハ1の厚さ方向に切断して半導体ウエハ1からリブ10を除去し、半導体ウエハ1からリブ10が除去された後、半導体ウエハ1の裏面1bにテープ6を貼りつけ、半導体ウエハ1の裏面1bにテープ6が貼りつけられた状態で、半導体ウエハ1のおもて面1aにめっきを行う。半導体ウエハ1からリブ10を除去してから、半導体ウエハ1の裏面1bにテープ6を貼りつけることで、半導体ウエハ1にリブ10を形成した後のめっき処理において半導体ウエハ1の裏面1bを保護できる。 As described above, in the manufacturing method of the semiconductor device of this embodiment, the back surface 1b side of the semiconductor wafer 1 is partially removed to form the rib 10 that is convex in one direction from the front surface 1a to the back surface 1b along the outer periphery of the semiconductor wafer 1 on the back surface 1b of the semiconductor wafer 1, the semiconductor wafer 1 is cut in the thickness direction of the semiconductor wafer 1 on the inner side in a plan view from the area where the rib 10 is formed to remove the rib 10 from the semiconductor wafer 1, and after the rib 10 is removed from the semiconductor wafer 1, the tape 6 is attached to the back surface 1b of the semiconductor wafer 1, and the front surface 1a of the semiconductor wafer 1 is plated with the tape 6 attached to the back surface 1b of the semiconductor wafer 1. By removing the rib 10 from the semiconductor wafer 1 and then attaching the tape 6 to the back surface 1b of the semiconductor wafer 1, the back surface 1b of the semiconductor wafer 1 can be protected in the plating process after the rib 10 is formed on the semiconductor wafer 1.

半導体ウエハ1からリブ10を除去するために半導体ウエハ1を切断する際、半導体ウエハ1を裏面1bからおもて面1aに向けて切断することで、当該切断において発生するバリまたはドロスによる半導体ウエハ1の裏面1bとテープ6との密着度合いの低下を抑えられる。 When cutting the semiconductor wafer 1 to remove the ribs 10 from the semiconductor wafer 1, the semiconductor wafer 1 is cut from the back surface 1b toward the front surface 1a, thereby preventing a decrease in the degree of adhesion between the back surface 1b of the semiconductor wafer 1 and the tape 6 due to burrs or dross generated during the cutting process.

ステップS1において半導体ウエハ1のおもて面1a側に対する加工をした後に半導体ウエハ1のおもて面1aに保護テープ3を貼り付け、半導体ウエハ1のおもて面1aに保護テープ3が貼り付けられた状態で、ステップS3におけるリブ10の形成およびステップS5におけるリブの除去をすることで、半導体ウエハ1の破損を抑制できる。 After processing the front surface 1a of the semiconductor wafer 1 in step S1, protective tape 3 is applied to the front surface 1a of the semiconductor wafer 1, and with the protective tape 3 applied to the front surface 1a of the semiconductor wafer 1, ribs 10 are formed in step S3 and the ribs are removed in step S5, thereby preventing damage to the semiconductor wafer 1.

ステップS3におけるリブ10の形成の後、ステップS5におけるリブ10の除去の前にステップS4において半導体ウエハ1の裏面1b側に対する加工をすることで、ステップS4における半導体ウエハ1の破損を抑制できる。 After forming the ribs 10 in step S3, by processing the back surface 1b of the semiconductor wafer 1 in step S4 before removing the ribs 10 in step S5, damage to the semiconductor wafer 1 in step S4 can be suppressed.

<A-1.変形例>
ステップS5のリングカット工程の前に、ステップS3において薄化された部分の裏面1b、つまり裏面1bのうちリブ10以外の箇所に、裏面保護テープ8を貼り付けてもよい。この場合、ステップS5のリングカット工程においては、図11に示されるように、半導体ウエハ1は、おもて面1aには保護テープ3、裏面1bには裏面保護テープ8、が貼り付けられた状態で、半導体ウエハ1のうち裏面1bにリブ10が形成されていない領域であって且つ裏面1bに裏面保護テープ8が貼り付けられている領域を切断される。半導体ウエハ1が裏面1bに裏面保護テープ8が貼り付けられた状態でリングカットされた後、テープ6が、裏面保護テープ8を介して、半導体ウエハ1の裏面1bに貼り付けられる。半導体ウエハ1を切断する前に裏面1bに裏面保護テープ8が貼り付けられていることで、半導体ウエハ1を切断した際に裏面1b側にバリができたとしても、当該バリの部分における裏面保護テープ8と半導体ウエハ1との接着は保たれるため、当該バリの部分からめっき液が半導体ウエハ1の裏面1bと裏面保護テープ8との間に浸透することを抑制できる。
<A-1. Modified Examples>
Before the ring cutting process of step S5, the back surface protective tape 8 may be attached to the back surface 1b of the part thinned in step S3, that is, the back surface 1b at a location other than the rib 10. In this case, in the ring cutting process of step S5, as shown in FIG. 11, the semiconductor wafer 1 is cut in a region where the rib 10 is not formed on the back surface 1b of the semiconductor wafer 1 and where the back surface protective tape 8 is attached to the back surface 1b, with the protective tape 3 attached to the front surface 1a and the back surface protective tape 8 attached to the back surface 1b. After the semiconductor wafer 1 is ring cut with the back surface protective tape 8 attached to the back surface 1b, the tape 6 is attached to the back surface 1b of the semiconductor wafer 1 via the back surface protective tape 8. By attaching the back surface protective tape 8 to the back surface 1b before cutting the semiconductor wafer 1, even if a burr is generated on the back surface 1b side when the semiconductor wafer 1 is cut, the adhesion between the back surface protective tape 8 and the semiconductor wafer 1 at the burr portion is maintained, so that the plating solution can be prevented from penetrating between the back surface 1b of the semiconductor wafer 1 and the back surface protective tape 8 from the burr portion.

また、ステップS5のリングカット工程の前に、ステップS3において薄化された部分の裏面1b、つまり裏面1bのうちリブ10以外の箇所、のうち選択的な領域に裏面保護テープ8を貼り付け、ステップS5においては、半導体ウエハ1のうち裏面1bにリブ10が形成されていない領域であって且つ裏面1bに裏面保護テープ8が貼り付けられていない領域を切断してもよい。この場合、裏面保護テープ8は、リブ10との間にダイシングに必要な間隔を空けて、リブ10の内側に貼り付けられる。半導体ウエハ1は、図12に示されるように、リブ10よりも内側の、裏面保護テープ8が貼りつけられた領域よりも外側であって裏面1bに裏面保護テープ8が貼りつけられていない領域において切断される。半導体ウエハ1が裏面1bに裏面保護テープ8が貼り付けられた状態でリングカットされた後、テープ6が、裏面保護テープ8を介して、半導体ウエハ1の裏面1bに貼り付けられる。半導体ウエハ1が裏面1bに裏面保護テープ8が貼りつけられていない領域において切断されることで、裏面保護テープ8は、リングカット時のバリまたはドロスの影響を受けることなく半導体ウエハ1の裏面1bを保護することができ、ステップS8において半導体ウエハ1の裏面1bがめっき液で汚染されることが抑制される。 In addition, before the ring cutting process in step S5, the back surface protective tape 8 may be attached to a selective area of the back surface 1b of the part thinned in step S3, that is, the area of the back surface 1b other than the rib 10, and in step S5, the area of the semiconductor wafer 1 where the rib 10 is not formed on the back surface 1b and where the back surface protective tape 8 is not attached to the back surface 1b may be cut. In this case, the back surface protective tape 8 is attached to the inside of the rib 10 with a gap required for dicing between the back surface protective tape 8 and the rib 10. As shown in FIG. 12, the semiconductor wafer 1 is cut in an area that is inside the rib 10 and outside the area where the back surface protective tape 8 is attached, and where the back surface protective tape 8 is not attached to the back surface 1b. After the semiconductor wafer 1 is ring cut with the back surface protective tape 8 attached to the back surface 1b, the tape 6 is attached to the back surface 1b of the semiconductor wafer 1 via the back surface protective tape 8. By cutting the semiconductor wafer 1 in an area where the back surface protective tape 8 is not attached to the back surface 1b, the back surface protective tape 8 can protect the back surface 1b of the semiconductor wafer 1 without being affected by burrs or dross during ring cutting, and contamination of the back surface 1b of the semiconductor wafer 1 with the plating solution in step S8 is suppressed.

半導体ウエハ1の裏面1bのうちリブ10以外の箇所に裏面保護テープ8を貼り付けた後、ステップS5を行わずに、リングフレーム5に支持されたテープ6を裏面保護テープ8を介して半導体ウエハ1の裏面1bに貼り付けた場合、ステップS8においては半導体ウエハ1の裏面1bのうち裏面保護テープ8が貼られている領域は保護される。しかし、この場合、半導体ウエハ1とテープ6との間の隙間に入り込んだめっき液により、ステップS8より後の工程で、半導体ウエハ1または半導体製造装置等の汚染が発生するという問題がある。本変形例のように、半導体ウエハ1の裏面1bに裏面保護テープ8を貼り付けた後、ステップS5を行ってから、裏面保護テープ8を介して半導体ウエハ1の裏面1bをリングフレーム5に支持されたテープ6に貼り付けることで、このような問題を抑制できる。 After the back surface protective tape 8 is applied to the back surface 1b of the semiconductor wafer 1 at a location other than the rib 10, if the tape 6 supported by the ring frame 5 is applied to the back surface 1b of the semiconductor wafer 1 via the back surface protective tape 8 without performing step S5, the area of the back surface 1b of the semiconductor wafer 1 to which the back surface protective tape 8 is applied is protected in step S8. However, in this case, there is a problem that the plating solution that has entered the gap between the semiconductor wafer 1 and the tape 6 causes contamination of the semiconductor wafer 1 or the semiconductor manufacturing equipment in the process after step S8. As in this modified example, such a problem can be suppressed by performing step S5 after applying the back surface protective tape 8 to the back surface 1b of the semiconductor wafer 1, and then applying the back surface 1b of the semiconductor wafer 1 to the tape 6 supported by the ring frame 5 via the back surface protective tape 8.

<B.実施の形態2>
本実施の形態は、実施の形態1の半導体装置の製造方法と比べると、ステップS3の裏面研削工程において、リブ10の代わりにリブ11またはリブ12を形成する点が異なる。また、本実施の形態では、ステップS5は行わず、つまりリブ11またはリブ12を半導体ウエハ1から除去することなく、ステップS6においてリングフレーム5に支持されたテープ6を半導体ウエハ1の裏面1bに貼り付ける。本実施の形態の半導体装置の製造方法は、その他の点では実施の形態1の半導体装置の製造方法と同様である。
<B. Second embodiment>
This embodiment differs from the semiconductor device manufacturing method of the first embodiment in that in the back grinding process of step S3, ribs 11 or 12 are formed instead of ribs 10. Also, in this embodiment, step S5 is not performed, that is, ribs 11 or 12 are not removed from semiconductor wafer 1, and tape 6 supported by ring frame 5 is attached to back surface 1b of semiconductor wafer 1 in step S6. The semiconductor device manufacturing method of this embodiment is otherwise similar to that of the first embodiment.

リブ11およびリブ12は、半導体ウエハ1の裏面1bに、半導体ウエハ1の外周に沿って、おもて面1aから裏面1bに向かう方向側に凸であるように形成されたリブである。 Ribs 11 and 12 are formed on the back surface 1b of semiconductor wafer 1 so as to be convex along the outer periphery of semiconductor wafer 1 in the direction from front surface 1a to back surface 1b.

本実施の形態のステップS3において形成されるリブ11の内周面11b(図15を参照)または内周面12b(図16を参照)は、よりX方向側においてより外側に位置するような傾斜を有する。ここで、X方向側は、半導体ウエハ1の厚さ方向のうち、おもて面1aから裏面1bに向かう方向側を表す。 In this embodiment, the inner peripheral surface 11b (see FIG. 15) or the inner peripheral surface 12b (see FIG. 16) of the rib 11 formed in step S3 has an inclination that is positioned further outward in the X-direction. Here, the X-direction side refers to the direction from the front surface 1a toward the back surface 1b in the thickness direction of the semiconductor wafer 1.

半導体ウエハ1にリブ11が形成される場合、ステップS6では、リブ11の内周面11bおよび半導体ウエハ1の裏面1bのうちリブ11が設けられていない領域にテープ6が貼り付けられる。半導体ウエハ1にリブ12が形成される場合、ステップS6では、リブ12の内周面12bおよび半導体ウエハ1の裏面1bのうちリブ12が設けられていない領域にテープ6が貼り付けられる。リブ11の内周面11bまたはリブ12の内周面12bがよりX方向側においてより外側に位置するような傾斜を有することで、テープ6が半導体ウエハ1の裏面1bの形状に追従しやすくなり、半導体ウエハ1の裏面1bとテープ6との密着度合いが高くなる。これにより、ステップS8のめっき工程において、半導体ウエハ1の裏面1bがより良く保護される。 When ribs 11 are formed on the semiconductor wafer 1, in step S6, tape 6 is applied to the inner circumferential surface 11b of the rib 11 and the area of the back surface 1b of the semiconductor wafer 1 where the ribs 11 are not provided. When ribs 12 are formed on the semiconductor wafer 1, in step S6, tape 6 is applied to the inner circumferential surface 12b of the rib 12 and the area of the back surface 1b of the semiconductor wafer 1 where the ribs 12 are not provided. By having the inner circumferential surface 11b of the rib 11 or the inner circumferential surface 12b of the rib 12 inclined so as to be positioned further outward in the X-direction, the tape 6 can easily follow the shape of the back surface 1b of the semiconductor wafer 1, and the degree of adhesion between the back surface 1b of the semiconductor wafer 1 and the tape 6 is increased. As a result, the back surface 1b of the semiconductor wafer 1 is better protected in the plating process of step S8.

図15に示されるように、リブ11の内周面11bと半導体ウエハ1の裏面1bのうちリブ11が形成されていない領域との間には折れ曲がり11cがある。テープ6が半導体ウエハ1の裏面1bの形状に追従しやすいようにするには、折れ曲がり11cの角度θは小さい方が好ましい。例えば、折れ曲がり11cの角度θは30度以下である。角度θは例えば5度以上30度以下である。 As shown in FIG. 15, there is a bend 11c between the inner surface 11b of the rib 11 and an area of the back surface 1b of the semiconductor wafer 1 where the rib 11 is not formed. To allow the tape 6 to easily follow the shape of the back surface 1b of the semiconductor wafer 1, it is preferable that the angle θ of the bend 11c is small. For example, the angle θ of the bend 11c is 30 degrees or less. The angle θ is, for example, 5 degrees or more and 30 degrees or less.

図16に示されるように、リブ12の内周面12bは半導体ウエハ1の平面視における周方向と直交する方向に関して凹状の曲線形状を有する。当該凹状の曲線形状の曲率半径が大きいことで、半導体ウエハ1の裏面1bとテープ6との密着度合いが高くなり、半導体ウエハ1の裏面1bとテープ6との間に隙間ができにくくなる。これにより、ステップS8のめっき工程において、半導体ウエハ1の裏面1bがより良く保護される。当該凹状の曲線形状の曲率半径は例えばリブ12の高さH以上である。 As shown in FIG. 16, the inner peripheral surface 12b of the rib 12 has a concave curved shape in a direction perpendicular to the circumferential direction in a plan view of the semiconductor wafer 1. The large radius of curvature of the concave curved shape increases the degree of adhesion between the back surface 1b of the semiconductor wafer 1 and the tape 6, making it less likely that a gap will form between the back surface 1b of the semiconductor wafer 1 and the tape 6. This provides better protection for the back surface 1b of the semiconductor wafer 1 in the plating process of step S8. The radius of curvature of the concave curved shape is, for example, equal to or greater than the height H of the rib 12.

リブ12の内周面12bと半導体ウエハ1の裏面1bのうちリブ12が形成されていない領域との間に折れ曲がりがなく、リブ12の内周面12bと半導体ウエハ1の裏面1bのうちリブ12が形成されていない領域とが滑らかに接続されていることで、半導体ウエハ1の裏面1bとテープ6との密着度合いがより高くなる。 There is no bending between the inner circumferential surface 12b of the rib 12 and the area of the back surface 1b of the semiconductor wafer 1 where the rib 12 is not formed, and the inner circumferential surface 12b of the rib 12 and the area of the back surface 1b of the semiconductor wafer 1 where the rib 12 is not formed are smoothly connected, which increases the degree of adhesion between the back surface 1b of the semiconductor wafer 1 and the tape 6.

半導体ウエハ1のおもて面1aに保護テープ3が貼り付けられた状態で、ステップS3におけるリブ10の形成およびステップS5におけるリブの除去をすることで、半導体ウエハ1の破損を抑制できる。 By forming the ribs 10 in step S3 and removing the ribs in step S5 while the protective tape 3 is attached to the front surface 1a of the semiconductor wafer 1, damage to the semiconductor wafer 1 can be suppressed.

<B-1.変形例>
ステップS3の裏面研削工程においてリブ11またはリブ12を形成する代わりに、ステップS3の裏面研削工程においては実施の形態1と同様にリブ10を形成し、ステップS4の裏面側構造形成工程において半導体ウエハ1の裏面1b側を加工した後、リブ10のうち内周面側を部分的に除去することにより、リブ10のうち除去されなかった部分であるリブ11またはリブ12を形成してもよい。この場合、ステップS4において半導体ウエハ1の裏面1b側を加工する際に半導体ウエハ1の強度をより高く保てる。
<B-1. Modified Examples>
Instead of forming rib 11 or rib 12 in the back grinding step of step S3, rib 10 may be formed in the back grinding step of step S3 as in the first embodiment, and after processing the back surface 1b side of semiconductor wafer 1 in the back surface side structure forming step of step S4, the inner peripheral surface side of rib 10 may be partially removed to form rib 11 or rib 12 which is the portion of rib 10 that was not removed. In this case, the strength of semiconductor wafer 1 can be maintained higher when processing the back surface 1b side of semiconductor wafer 1 in step S4.

<C.実施の形態3>
本実施の形態の半導体装置の製造方法は、実施の形態2の半導体装置の製造方法と比べると、ステップS6において、テープ6を半導体ウエハ1に貼り付ける前に、テープ6を加工しテープ6に部分的に薄い領域を設ける点が異なる。本実施の形態の半導体装置の製造方法は、その他の点では実施の形態2の半導体装置の製造方法と同様である。以下、半導体ウエハ1に設けられるリブがリブ11である場合を想定して説明するが、半導体ウエハ1に設けられるリブがリブ12である場合も同様である。
<C. Third embodiment>
The method for manufacturing a semiconductor device according to the present embodiment differs from the method for manufacturing a semiconductor device according to the second embodiment in that in step S6, tape 6 is processed to provide a partially thin region on tape 6 before tape 6 is attached to semiconductor wafer 1. In other respects, the method for manufacturing a semiconductor device according to the present embodiment is similar to the method for manufacturing a semiconductor device according to the second embodiment. The following description will be given assuming that the rib provided on semiconductor wafer 1 is rib 11, but the same applies when the rib provided on semiconductor wafer 1 is rib 12.

本実施の形態のステップS6においては、リブ11の内周面11bおよび半導体ウエハ1の裏面1bのうちリブ11が設けられていない領域にテープ6を貼り付ける前に、リブ11の内周面11bおよび半導体ウエハ1の裏面1bのうちリブ11が設けられていない領域の形状にテープ6が追従できるように、テープ6を加工しテープ6に部分的に薄い領域を設ける。例えば、テープ6を加工し、リブ11に貼り付けられる領域に沿ってテープ6を部分的に薄くする。 In step S6 of this embodiment, before the tape 6 is applied to the inner circumferential surface 11b of the rib 11 and the area of the back surface 1b of the semiconductor wafer 1 where the rib 11 is not provided, the tape 6 is processed to provide a partially thin area so that the tape 6 can follow the shape of the inner circumferential surface 11b of the rib 11 and the area of the back surface 1b of the semiconductor wafer 1 where the rib 11 is not provided. For example, the tape 6 is processed to partially thin the tape 6 along the area where the tape 6 is applied to the rib 11.

例えば、テープ6にリブ11に貼り付けられる領域に沿って切り込み6aを入れてから、リブ11の内周面11bおよび半導体ウエハ1の裏面1bのリブ11が設けられていない領域にテープ6を貼り付ける(図17を参照)。 For example, cuts 6a are made in the tape 6 along the areas to be attached to the ribs 11, and then the tape 6 is attached to the inner surface 11b of the ribs 11 and to areas of the back surface 1b of the semiconductor wafer 1 where the ribs 11 are not provided (see FIG. 17).

例えば、テープ6をリブ11に貼り付けられる領域に沿って切削し溝6bを形成してから、リブ11の内周面11bおよび半導体ウエハ1の裏面1bのリブ11が設けられていない領域にテープ6を貼り付ける(図18を参照)。 For example, the tape 6 is cut along the area to be attached to the rib 11 to form a groove 6b, and then the tape 6 is attached to the inner surface 11b of the rib 11 and to the area of the back surface 1b of the semiconductor wafer 1 where the rib 11 is not provided (see Figure 18).

切り込み6aまたは溝6bは、例えば、テープ6の、半導体ウエハ1の外周に対応する位置より1~3mm程度内側の円環領域に設けられる。これにより、テープ6は、半導体ウエハ1のリブ11の形状に追従しやすくなり、テープ6と半導体ウエハ1の間に隙間が生じにくくなり、ステップS8のめっき工程において、半導体ウエハ1の裏面1bがより良く保護される。 The notches 6a or grooves 6b are provided, for example, in an annular region of the tape 6 that is about 1 to 3 mm inward from a position on the tape 6 that corresponds to the outer periphery of the semiconductor wafer 1. This makes it easier for the tape 6 to conform to the shape of the ribs 11 of the semiconductor wafer 1, making it less likely for gaps to form between the tape 6 and the semiconductor wafer 1, and providing better protection for the back surface 1b of the semiconductor wafer 1 in the plating process of step S8.

部分的に薄い領域が設けられたテープ6を面内方向に引っ張った状態で、半導体ウエハ1の裏面1bのリブ11が設けられていない領域およびリブ11の内周面11bにテープ6を貼り付けることで、半導体ウエハ1とテープ6との間に隙間がより生じにくいようにできる。 By pulling the tape 6, which has a partially thin area, in the in-plane direction, and attaching the tape 6 to the area on the back surface 1b of the semiconductor wafer 1 where the ribs 11 are not provided and to the inner surface 11b of the ribs 11, it is possible to make it less likely that gaps will occur between the semiconductor wafer 1 and the tape 6.

テープ6が半導体ウエハ1のリブ11の形状に追従しやすくなる分、リブ11の形状に対する制約が小さくなり、リブ11の形状を、半導体ウエハ1の剛性をより保ちやすい形状にできる。例えば、リブ11の内周面11bと半導体ウエハ1の裏面1bのうちリブ11が形成されていない領域との間の折れ曲がり11cの角度θをより大きくできる。 As the tape 6 can more easily follow the shape of the ribs 11 of the semiconductor wafer 1, there are fewer restrictions on the shape of the ribs 11, and the shape of the ribs 11 can be made to better maintain the rigidity of the semiconductor wafer 1. For example, the angle θ of the bend 11c between the inner surface 11b of the ribs 11 and the area of the back surface 1b of the semiconductor wafer 1 where the ribs 11 are not formed can be made larger.

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。 The embodiments can be freely combined, modified, or omitted as appropriate.

1 半導体ウエハ、1a おもて面、1b 裏面、2 パターン領域、3 保護テープ、4 裏面構造領域、5 リングフレーム、6 テープ、6a 切り込み、6b 溝、7 めっき膜、8 裏面保護テープ、9 バリ、10,11 リブ、11b 内周面、11c 折れ曲がり、12 リブ、12b 内周面、100 半導体チップ。 1 Semiconductor wafer, 1a front surface, 1b back surface, 2 pattern area, 3 protective tape, 4 back surface structure area, 5 ring frame, 6 tape, 6a notch, 6b groove, 7 plating film, 8 back surface protective tape, 9 burrs, 10, 11 rib, 11b inner surface, 11c bend, 12 rib, 12b inner surface, 100 semiconductor chip.

Claims (18)

第1主面および第2主面を有する半導体ウエハの前記第2主面側を部分的に除去することで前記半導体ウエハの前記第2主面に前記半導体ウエハの外周に沿って前記半導体ウエハの厚さ方向のうち前記第1主面から前記第2主面に向かう一方方向に凸であるリブを形成し、
前記半導体ウエハを、前記リブが形成されている領域よりも平面視における内側で前記半導体ウエハの厚さ方向に切断して前記半導体ウエハから前記リブを除去し、
前記半導体ウエハから前記リブが除去された後、前記半導体ウエハの前記第2主面に第1テープを貼りつけ、
前記半導体ウエハの前記第2主面に前記第1テープが貼りつけられた状態で、前記半導体ウエハの前記第1主面にめっきを行
前記半導体ウエハの前記切断の前に、前記半導体ウエハの前記第2主面のうち前記リブが形成されていない領域に第2テープを貼り付け、
前記半導体ウエハの前記第2主面のうち前記リブが形成されていない前記領域に前記第2テープが貼りつけられた状態で前記半導体ウエハの前記切断をし、
前記半導体ウエハの前記第2主面への前記第1テープの前記貼りつけにおいては、前記半導体ウエハの前記第2主面に、前記第2テープを介して前記第1テープを貼り付ける、
半導体装置の製造方法。
a semiconductor wafer having a first main surface and a second main surface, the second main surface side of the semiconductor wafer being partially removed to form a rib on the second main surface of the semiconductor wafer along an outer periphery of the semiconductor wafer, the rib being convex in one direction from the first main surface toward the second main surface in a thickness direction of the semiconductor wafer;
cutting the semiconductor wafer in a thickness direction of the semiconductor wafer on the inner side in a plan view from a region in which the ribs are formed, thereby removing the ribs from the semiconductor wafer;
applying a first tape to the second main surface of the semiconductor wafer after the ribs have been removed from the semiconductor wafer;
With the first tape attached to the second main surface of the semiconductor wafer, plating is performed on the first main surface of the semiconductor wafer;
before the cutting of the semiconductor wafer, a second tape is attached to an area of the second main surface of the semiconductor wafer where the ribs are not formed;
cutting the semiconductor wafer in a state where the second tape is attached to the area of the second main surface of the semiconductor wafer where the ribs are not formed;
In the bonding of the first tape to the second main surface of the semiconductor wafer, the first tape is bonded to the second main surface of the semiconductor wafer via the second tape.
A method for manufacturing a semiconductor device.
請求項1に記載の半導体装置の製造方法であって、
前記半導体ウエハの前記切断においては、前記半導体ウエハを前記第2主面から前記第1主面に向けて切断する、
半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1,
In the cutting of the semiconductor wafer, the semiconductor wafer is cut from the second main surface toward the first main surface.
A method for manufacturing a semiconductor device.
請求項1または2に記載の半導体装置の製造方法であって、
前記半導体ウエハの前記切断においては、前記半導体ウエハのうち前記第2主面に前記リブが形成されていない領域であって且つ前記第2主面に前記第2テープが貼り付けられている領域を切断する、
半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, further comprising the steps of:
In the cutting of the semiconductor wafer, a region of the semiconductor wafer where the ribs are not formed on the second main surface and where the second tape is attached to the second main surface is cut.
A method for manufacturing a semiconductor device.
請求項1または2に記載の半導体装置の製造方法であって、
前記半導体ウエハの前記第2主面のうち前記リブが形成されていない前記領域への前記第2テープの前記貼りつけは、前記半導体ウエハの前記第2主面のうち前記リブが形成されていない前記領域のうち選択的な領域への前記第2テープの貼りつけであり、
前記半導体ウエハの前記切断においては、前記半導体ウエハのうち前記第2主面に前記リブが形成されていない領域であって且つ前記第2主面に前記第2テープが貼り付けられていない領域を切断する、
半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, further comprising the steps of:
the joining of the second tape to the region of the second main surface of the semiconductor wafer where the rib is not formed is joining of the second tape to a selective region of the region of the second main surface of the semiconductor wafer where the rib is not formed,
In the cutting of the semiconductor wafer, a region of the semiconductor wafer where the ribs are not formed on the second main surface and where the second tape is not attached to the second main surface is cut.
A method for manufacturing a semiconductor device.
請求項1からのいずれか1項に記載の半導体装置の製造方法であって、
前記半導体ウエハの前記第1主面側に対する加工をし、
前記半導体ウエハの前記第1主面側に対する前記加工をした後に前記半導体ウエハの前記第1主面に第3テープを貼り付け、
前記半導体ウエハの前記第1主面に前記第3テープが貼り付けられた状態で、前記リブの前記形成および前記リブの前記除去をする、
半導体装置の製造方法。
5. A method for manufacturing a semiconductor device according to claim 1 , comprising the steps of:
Processing the first main surface side of the semiconductor wafer;
a third tape is attached to the first main surface of the semiconductor wafer after the processing on the first main surface side of the semiconductor wafer is performed;
forming the rib and removing the rib with the third tape attached to the first main surface of the semiconductor wafer;
A method for manufacturing a semiconductor device.
請求項1からのいずれか1項に記載の半導体装置の製造方法であって、
前記リブの前記形成の後であって前記リブの前記除去の前に、前記半導体ウエハの前記第2主面側に対する加工をする、
半導体装置の製造方法。
6. A method for manufacturing a semiconductor device according to claim 1 , comprising the steps of:
after the formation of the rib and before the removal of the rib, processing is performed on the second main surface side of the semiconductor wafer;
A method for manufacturing a semiconductor device.
請求項1からのいずれか1項に記載の半導体装置の製造方法であって、
前記第1テープは環状のフレームによって支持されたテープである、
半導体装置の製造方法。
7. A method for manufacturing a semiconductor device according to claim 1 , comprising the steps of:
The first tape is a tape supported by an annular frame.
A method for manufacturing a semiconductor device.
第1主面および第2主面を有する半導体ウエハの前記第2主面側を部分的に除去することで前記半導体ウエハの前記第2主面に前記半導体ウエハの外周に沿って前記半導体ウエハの厚さ方向のうち前記第1主面から前記第2主面に向かう一方方向に凸である第1リブを形成し、
前記第1リブの内周面は、より前記一方方向側においてより外側に位置し、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に第1テープを貼りつけ、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に前記第1テープが貼りつけられた状態で、前記半導体ウエハの前記第1主面にめっきを行い、
前記第1テープは環状のフレームによって支持されたテープであ
前記第1リブの前記内周面と前記半導体ウエハの前記第2主面のうち前記第1リブが形成されていない領域との間に折れ曲がりがあり、当該折れ曲がりの角度は30度以下である、
半導体装置の製造方法。
a first rib that is convex in one direction from the first main surface to the second main surface in a thickness direction of the semiconductor wafer along an outer periphery of the semiconductor wafer is formed on the second main surface of the semiconductor wafer by partially removing the second main surface side of the semiconductor wafer having a first main surface and a second main surface;
The inner circumferential surface of the first rib is located further outward in the one direction,
a first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
plating the first main surface of the semiconductor wafer while the first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
the first tape being a tape supported by an annular frame;
a bend is formed between the inner peripheral surface of the first rib and a region of the second main surface of the semiconductor wafer where the first rib is not formed, and the angle of the bend is 30 degrees or less;
A method for manufacturing a semiconductor device.
第1主面および第2主面を有する半導体ウエハの前記第2主面側を部分的に除去することで前記半導体ウエハの前記第2主面に前記半導体ウエハの外周に沿って前記半導体ウエハの厚さ方向のうち前記第1主面から前記第2主面に向かう一方方向に凸である第1リブを形成し、
前記第1リブの内周面は、より前記一方方向側においてより外側に位置し、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に第1テープを貼りつけ、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に前記第1テープが貼りつけられた状態で、前記半導体ウエハの前記第1主面にめっきを行い、
前記第1テープは環状のフレームによって支持されたテープであり、
前記第1リブの前記内周面は前記半導体ウエハの周方向と直交する方向に関して凹状の曲線形状を有する、
半導体装置の製造方法。
a first rib that is convex in one direction from the first main surface to the second main surface in a thickness direction of the semiconductor wafer along an outer periphery of the semiconductor wafer is formed on the second main surface of the semiconductor wafer by partially removing the second main surface side of the semiconductor wafer having a first main surface and a second main surface;
The inner circumferential surface of the first rib is located further outward in the one direction,
a first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
plating the first main surface of the semiconductor wafer while the first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
the first tape being a tape supported by an annular frame;
the inner peripheral surface of the first rib has a concave curved shape in a direction perpendicular to the circumferential direction of the semiconductor wafer;
A method for manufacturing a semiconductor device.
請求項に記載の半導体装置の製造方法であって、
前記第1リブの前記内周面の前記半導体ウエハの周方向と直交する方向に関する前記凹状の曲線形状の曲率半径は前記第1リブの高さ以上である、
半導体装置の製造方法。
10. The method of manufacturing a semiconductor device according to claim 9 ,
a radius of curvature of the concave curved shape of the inner peripheral surface of the first rib in a direction perpendicular to the circumferential direction of the semiconductor wafer is equal to or greater than a height of the first rib;
A method for manufacturing a semiconductor device.
第1主面および第2主面を有する半導体ウエハの前記第2主面側を部分的に除去することで前記半導体ウエハの前記第2主面に前記半導体ウエハの外周に沿って前記半導体ウエハの厚さ方向のうち前記第1主面から前記第2主面に向かう一方方向に凸である第1リブを形成し、
前記第1リブの内周面は、より前記一方方向側においてより外側に位置し、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に第1テープを貼りつけ、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に前記第1テープが貼りつけられた状態で、前記半導体ウエハの前記第1主面にめっきを行い、
前記第1テープは環状のフレームによって支持されたテープであり、
前記第1リブの内周面と前記半導体ウエハの前記第2主面のうち前記第1リブが形成されていない領域との間は折れ曲がりがなく、前記第1リブの内周面と前記半導体ウエハの前記第2主面のうち前記第1リブが形成されていない領域とは滑らかに接続されている、
半導体装置の製造方法。
a first rib that is convex in one direction from the first main surface to the second main surface in a thickness direction of the semiconductor wafer along an outer periphery of the semiconductor wafer is formed on the second main surface of the semiconductor wafer by partially removing the second main surface side of the semiconductor wafer having a first main surface and a second main surface;
The inner circumferential surface of the first rib is located further outward in the one direction,
a first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
plating the first main surface of the semiconductor wafer while the first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
the first tape being a tape supported by an annular frame;
There is no bending between an inner peripheral surface of the first rib and a region of the second main surface of the semiconductor wafer where the first rib is not formed, and the inner peripheral surface of the first rib and the region of the second main surface of the semiconductor wafer where the first rib is not formed are smoothly connected.
A method for manufacturing a semiconductor device.
第1主面および第2主面を有する半導体ウエハの前記第2主面側を部分的に除去することで前記半導体ウエハの前記第2主面に前記半導体ウエハの外周に沿って前記半導体ウエハの厚さ方向のうち前記第1主面から前記第2主面に向かう一方方向に凸である第1リブを形成し、
前記第1リブの内周面は、より前記一方方向側においてより外側に位置し、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に第1テープを貼りつけ、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に前記第1テープが貼りつけられた状態で、前記半導体ウエハの前記第1主面にめっきを行い、
前記第1テープは環状のフレームによって支持されたテープであり、
前記第1リブの内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に前記第1テープを貼り付ける前に、前記第1リブの内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域の形状に前記第1テープが追従できるように、前記第1テープを加工し前記第1テープに部分的に薄い領域を設ける、
半導体装置の製造方法。
a first rib that is convex in one direction from the first main surface to the second main surface in a thickness direction of the semiconductor wafer along an outer periphery of the semiconductor wafer is formed on the second main surface of the semiconductor wafer by partially removing the second main surface side of the semiconductor wafer having a first main surface and a second main surface;
The inner circumferential surface of the first rib is located further outward in the one direction,
a first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
plating the first main surface of the semiconductor wafer while the first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
the first tape being a tape supported by an annular frame;
before attaching the first tape to the inner peripheral surface of the first rib and to the region of the second main surface of the semiconductor wafer where the first rib is not provided, the first tape is processed to provide a partially thin region in the first tape so that the first tape can conform to the shape of the inner peripheral surface of the first rib and to the shape of the region of the second main surface of the semiconductor wafer where the first rib is not provided;
A method for manufacturing a semiconductor device.
第1主面および第2主面を有する半導体ウエハの前記第2主面側を部分的に除去することで前記半導体ウエハの前記第2主面に前記半導体ウエハの外周に沿って前記半導体ウエハの厚さ方向のうち前記第1主面から前記第2主面に向かう一方方向に凸である第1リブを形成し、
前記第1リブの内周面は、より前記一方方向側においてより外側に位置し、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に第1テープを貼りつけ、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に前記第1テープが貼りつけられた状態で、前記半導体ウエハの前記第1主面にめっきを行い、
前記第1テープは環状のフレームによって支持されたテープであり、
前記第1リブの内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に前記第1テープを貼り付ける前に、前記第1テープを加工し前記第1リブに貼り付けられる領域に沿って前記第1テープを部分的に薄くする、
半導体装置の製造方法。
a first rib that is convex in one direction from the first main surface to the second main surface in a thickness direction of the semiconductor wafer along an outer periphery of the semiconductor wafer is formed on the second main surface of the semiconductor wafer by partially removing the second main surface side of the semiconductor wafer having a first main surface and a second main surface;
The inner circumferential surface of the first rib is located further outward in the one direction,
a first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
plating the first main surface of the semiconductor wafer while the first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
the first tape being a tape supported by an annular frame;
before attaching the first tape to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided, the first tape is processed to partially thin the first tape along the area to be attached to the first rib;
A method for manufacturing a semiconductor device.
第1主面および第2主面を有する半導体ウエハの前記第2主面側を部分的に除去することで前記半導体ウエハの前記第2主面に前記半導体ウエハの外周に沿って前記半導体ウエハの厚さ方向のうち前記第1主面から前記第2主面に向かう一方方向に凸である第1リブを形成し、
前記第1リブの内周面は、より前記一方方向側においてより外側に位置し、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に第1テープを貼りつけ、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に前記第1テープが貼りつけられた状態で、前記半導体ウエハの前記第1主面にめっきを行い、
前記第1テープは環状のフレームによって支持されたテープであり、
前記第1リブの内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に前記第1テープを貼り付ける前に、前記第1テープに前記第1リブに貼り付けられる領域に沿って切り込みを入れるまたは前記第1テープを前記第1リブに貼り付けられる領域に沿って切削する、
半導体装置の製造方法。
a first rib that is convex in one direction from the first main surface to the second main surface in a thickness direction of the semiconductor wafer along an outer periphery of the semiconductor wafer is formed on the second main surface of the semiconductor wafer by partially removing the second main surface side of the semiconductor wafer having a first main surface and a second main surface;
The inner circumferential surface of the first rib is located further outward in the one direction,
a first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
plating the first main surface of the semiconductor wafer while the first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
the first tape being a tape supported by an annular frame;
before attaching the first tape to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided, making a cut in the first tape along the area to be attached to the first rib or cutting the first tape along the area to be attached to the first rib;
A method for manufacturing a semiconductor device.
第1主面および第2主面を有する半導体ウエハの前記第2主面側を部分的に除去することで前記半導体ウエハの前記第2主面に前記半導体ウエハの外周に沿って前記半導体ウエハの厚さ方向のうち前記第1主面から前記第2主面に向かう一方方向に凸である第1リブを形成し、
前記第1リブの内周面は、より前記一方方向側においてより外側に位置し、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に第1テープを貼りつけ、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に前記第1テープが貼りつけられた状態で、前記半導体ウエハの前記第1主面にめっきを行い、
前記第1テープは環状のフレームによって支持されたテープであり、
前記第1テープを面内方向に引っ張った状態で、前記第1リブの内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に前記第1テープを貼り付ける、
半導体装置の製造方法。
a first rib that is convex in one direction from the first main surface to the second main surface in a thickness direction of the semiconductor wafer along an outer periphery of the semiconductor wafer is formed on the second main surface of the semiconductor wafer by partially removing the second main surface side of the semiconductor wafer having a first main surface and a second main surface;
The inner circumferential surface of the first rib is located further outward in the one direction,
a first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
plating the first main surface of the semiconductor wafer while the first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
the first tape being a tape supported by an annular frame;
while pulling the first tape in an in-plane direction, attaching the first tape to an inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
A method for manufacturing a semiconductor device.
請求項から15のいずれか1項に記載の半導体装置の製造方法であって、
前記半導体ウエハの前記第1主面側に対する加工をし、
前記半導体ウエハの前記第1主面側に対する前記加工をした後に前記半導体ウエハの前記第1主面に第3テープを貼り付け、
前記半導体ウエハの前記第1主面に前記第3テープが貼り付けられた状態で、前記第1リブの前記形成をする、
半導体装置の製造方法。
16. A method for manufacturing a semiconductor device according to claim 8 , comprising the steps of:
Processing the first main surface side of the semiconductor wafer;
a third tape is attached to the first main surface of the semiconductor wafer after the processing on the first main surface side of the semiconductor wafer is performed;
forming the first rib with the third tape attached to the first main surface of the semiconductor wafer;
A method for manufacturing a semiconductor device.
請求項から16のいずれか1項に記載の半導体装置の製造方法であって、
前記第1リブの前記形成をした後に前記半導体ウエハの前記第2主面側に対する加工をする、
半導体装置の製造方法。
17. A method for manufacturing a semiconductor device according to claim 8 , comprising the steps of:
After the first rib is formed, the second main surface of the semiconductor wafer is processed.
A method for manufacturing a semiconductor device.
第1主面および第2主面を有する半導体ウエハの前記第2主面側を部分的に除去することで前記半導体ウエハの前記第2主面に前記半導体ウエハの外周に沿って前記半導体ウエハの厚さ方向のうち前記第1主面から前記第2主面に向かう一方方向に凸である第1リブを形成し、
前記第1リブの内周面は、より前記一方方向側においてより外側に位置し、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に第1テープを貼りつけ、
前記第1リブの前記内周面および前記半導体ウエハの前記第2主面のうち前記第1リブが設けられていない領域に前記第1テープが貼りつけられた状態で、前記半導体ウエハの前記第1主面にめっきを行い、
前記第1テープは環状のフレームによって支持されたテープであり、
前記半導体ウエハの前記第2主面側を部分的に除去することで前記半導体ウエハの前記第2主面に前記半導体ウエハの外周に沿って前記一方方向に凸である第2リブを形成し、
前記第2リブの前記形成の後に前記半導体ウエハの前記第2主面側に対する加工をし、
前記半導体ウエハの前記第2主面側に対する前記加工をした後に、前記第2リブのうち内周面側を部分的に除去することにより前記第2リブのうち除去されなかった部分である前記第1リブを形成する、
半導体装置の製造方法。
a first rib that is convex in one direction from the first main surface to the second main surface in a thickness direction of the semiconductor wafer along an outer periphery of the semiconductor wafer is formed on the second main surface of the semiconductor wafer by partially removing the second main surface side of the semiconductor wafer having a first main surface and a second main surface;
The inner circumferential surface of the first rib is located further outward in the one direction,
a first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
plating the first main surface of the semiconductor wafer while the first tape is attached to the inner peripheral surface of the first rib and to an area of the second main surface of the semiconductor wafer where the first rib is not provided;
the first tape being a tape supported by an annular frame;
a second rib that is convex in the one direction along an outer periphery of the semiconductor wafer is formed on the second main surface of the semiconductor wafer by partially removing the second main surface side of the semiconductor wafer;
After the formation of the second rib, processing is performed on the second main surface side of the semiconductor wafer;
After the processing on the second main surface side of the semiconductor wafer is performed, an inner peripheral surface side of the second rib is partially removed to form the first rib, which is a portion of the second rib that has not been removed.
A method for manufacturing a semiconductor device.
JP2022003199A 2022-01-12 2022-01-12 Method for manufacturing semiconductor device Active JP7645827B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022003199A JP7645827B2 (en) 2022-01-12 2022-01-12 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022003199A JP7645827B2 (en) 2022-01-12 2022-01-12 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2023102609A JP2023102609A (en) 2023-07-25
JP7645827B2 true JP7645827B2 (en) 2025-03-14

Family

ID=87377276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022003199A Active JP7645827B2 (en) 2022-01-12 2022-01-12 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP7645827B2 (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027477A (en) 2005-07-19 2007-02-01 Toyota Motor Corp Manufacturing method of semiconductor device
JP2008294287A (en) 2007-05-25 2008-12-04 Nitto Denko Corp Retaining method of semiconductor wafer
JP2009279661A (en) 2008-05-19 2009-12-03 Fuji Electric Device Technology Co Ltd Semiconductor device, method of manufacturing semiconductor device, and manufacturing device for semiconductor device
JP2014086667A (en) 2012-10-26 2014-05-12 Fuji Electric Co Ltd Semiconductor device manufacturing method
JP2015177170A (en) 2014-03-18 2015-10-05 株式会社ディスコ Processing method of wafer
WO2016170579A1 (en) 2015-04-20 2016-10-27 三菱電機株式会社 Semiconductor device manufacturing method
JP2018060983A (en) 2016-10-07 2018-04-12 トヨタ自動車株式会社 Manufacturing method of semiconductor wafer and semiconductor device
JP2019057526A (en) 2017-09-19 2019-04-11 株式会社ディスコ Wafer processing method
JP2021027070A (en) 2019-07-31 2021-02-22 日東電工株式会社 Sheet material pasting method and sheet material pasting device
JP2021040046A (en) 2019-09-03 2021-03-11 株式会社東芝 Manufacturing method for semiconductor device
JP2021094661A (en) 2019-12-18 2021-06-24 株式会社ディスコ Grinding device and method for grinding work-piece

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027477A (en) 2005-07-19 2007-02-01 Toyota Motor Corp Manufacturing method of semiconductor device
JP2008294287A (en) 2007-05-25 2008-12-04 Nitto Denko Corp Retaining method of semiconductor wafer
JP2009279661A (en) 2008-05-19 2009-12-03 Fuji Electric Device Technology Co Ltd Semiconductor device, method of manufacturing semiconductor device, and manufacturing device for semiconductor device
JP2014086667A (en) 2012-10-26 2014-05-12 Fuji Electric Co Ltd Semiconductor device manufacturing method
JP2015177170A (en) 2014-03-18 2015-10-05 株式会社ディスコ Processing method of wafer
WO2016170579A1 (en) 2015-04-20 2016-10-27 三菱電機株式会社 Semiconductor device manufacturing method
JP2018060983A (en) 2016-10-07 2018-04-12 トヨタ自動車株式会社 Manufacturing method of semiconductor wafer and semiconductor device
JP2019057526A (en) 2017-09-19 2019-04-11 株式会社ディスコ Wafer processing method
JP2021027070A (en) 2019-07-31 2021-02-22 日東電工株式会社 Sheet material pasting method and sheet material pasting device
JP2021040046A (en) 2019-09-03 2021-03-11 株式会社東芝 Manufacturing method for semiconductor device
JP2021094661A (en) 2019-12-18 2021-06-24 株式会社ディスコ Grinding device and method for grinding work-piece

Also Published As

Publication number Publication date
JP2023102609A (en) 2023-07-25

Similar Documents

Publication Publication Date Title
JP7587624B2 (en) Semiconductor device manufacturing method
TWI849524B (en) Method of producing a substrate and system for producing a substrate
JP2008098529A (en) Semiconductor device and manufacturing method thereof
JP2016009706A (en) Semiconductor device manufacturing method, semiconductor substrate, and semiconductor device
CN108364865A (en) Method, semi-conductor device manufacturing method and semiconductor wafer
JP2010016188A (en) Method of manufacturing semiconductor device, and semiconductor device
JP7645827B2 (en) Method for manufacturing semiconductor device
CN103069546B (en) The manufacture method of semiconductor devices
JP2005019435A (en) Method of polishing wafer
JP2011054914A (en) Manufacturing method of semiconductor device and semiconductor wafer
CN111489996A (en) Substrate alignment system and related method
CN111490011B (en) Method for aligning semiconductor wafer for singulation
US20230343578A1 (en) Semiconductor device manufacturing method and wafer structural object
JP7094719B2 (en) Manufacturing method of semiconductor device and semiconductor device
WO2024128057A1 (en) Method for manufacturing semiconductor device
US20240194530A1 (en) Manufacturing method of semiconductor device
US20240312805A1 (en) Method for manufacturing a semiconductor apparatus, semiconductor manufacturing apparatus and semiconductor apparatus
JP3602718B2 (en) Dicing method
JP7491098B2 (en) Semiconductor Device
JP7585714B2 (en) Method for manufacturing chip configuration wafer
JP2006032598A (en) Semiconductor device and method for manufacturing the same
WO2023243470A1 (en) Wafer structure and method for manufacturing semiconductor devices
JP2004200432A (en) Semiconductor device and its manufacturing method
JP2010016189A (en) Shielding plate and method of manufacturing semiconductor device using the same
JP2019197755A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250304

R150 Certificate of patent or registration of utility model

Ref document number: 7645827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150