JP7633356B2 - ディスプレイ装置及びディスプレイパネル - Google Patents

Description

本開示の実施例は、ディスプレイ装置及びディスプレイパネルに関するものであり、より具体的には、ディスプレイパネルの表示領域に配置されるデータリンクラインの長さを等しく形成することで、ナローベゼルを実現して映像品質を改善することができるディスプレイ装置及びディスプレイパネルに関する。

情報化社会が発展することによって画像を表示するディスプレイ装置に対する多様な要求が増加しているし、液晶ディスプレイ装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、有機発光ディスプレイ装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）などのような多様な類型のディスプレイ装置が活用されている。

このようなディスプレイ装置のうちで有機発光ディスプレイ装置は、自ら発光する有機発光ダイオードを利用することで、高速な応答速度、高コントラスト、発光効率、輝度及び視野角などにおいて長所を有する。

このような有機発光ディスプレイ装置は、ディスプレイパネルに配列された複数のサブピクセル（Ｓｕｂｐｉｘｅｌ）それぞれに配置された有機発光ダイオードを含み、有機発光ダイオードに流れる電流制御を通じて有機発光ダイオードを発光させることで、それぞれのサブピクセルが示す輝度を制御してイメージを表示することができる。

このようなディスプレイ装置は表示領域の外殻に形成されるベゼル領域を最小化することで、ディスプレイ装置の全体重さと大きさを減少させてディスプレイ装置の外観を美麗にさせるため、ベゼル領域の幅を最小化するための研究が活発に進められている。

本開示の発明者らはナローベゼルを実現しながら映像品質を改善することができるディスプレイ装置及びディスプレイパネルを発明した。

本開示の実施例は、ディスプレイパネルの表示領域に位置するデータリンクラインを等しい長さで形成することで、ナローベゼルを具現して映像品質を改善することができるディスプレイ装置及びディスプレイパネルを提供することができる。

本開示の実施例は、データ駆動回路に対応される第１領域のデータラインを直線構造の第１データリンクライングループで連結し、データ駆動回路の外殻に対応される第２領域のデータラインを等しい長さを有する折曲構造の第２データリンクライングループで連結することで、ナローベゼルを実現して映像品質を改善することができるディスプレイ装置及びディスプレイパネルを提供することができる。

本開示の実施例は、複数のサブピクセル、列方向に配置された複数のデータライン、及び行方向に配置された複数のゲートラインを含むディスプレイパネルと、前記複数のデータラインを通じて前記ディスプレイパネルにデータ電圧を供給するデータ駆動回路と、前記複数のゲートラインを通じて前記ディスプレイパネルにゲート信号を供給するゲート駆動回路と、前記データ駆動回路と前記ゲート駆動回路を制御するタイミングコントローラーを含むが、前記ディスプレイパネルは前記データ駆動回路に対応される第１領域に配置された第１データライングループを連結する直線構造の第１データリンクライングループと、前記データ駆動回路の外殻に対応される第２領域に配置された第２データライングループを同一長さの水平の第２データリンクラインで連結する折曲構造の第２データリンクライングループを含むディスプレイ装置を提供することができる。

本開示の実施例は、複数のサブピクセルと、データ駆動回路に対応される第１領域に配置された第１データライングループ及び前記データ駆動回路の外殻に対応される第２領域に配置された第２データライングループが列方向に配置された複数のデータラインと、行方向に配置された複数のゲートラインと、ベゼル領域で前記第１データライングループに連結される直線構造の第１データリンクライングループと、同一長さの水平の第２データリンクラインが表示領域を通じて前記第２データライングループに連結される折曲構造の第２データリンクライングループを含むディスプレイパネルを提供することができる。

本開示の実施例によれば、ナローベゼルを実現しながら映像品質を改善することができるディスプレイ装置及びディスプレイパネルを提供することができる。

また、本開示の実施例によれば、ディスプレイパネルの表示領域に位置するデータリンクラインを等しい長さで配列することで、ナローベゼルを具現して映像品質を改善することができる。

また、本開示の実施によれば、データ駆動回路に対応される第１領域のデータラインを直線構造の第１データリンクライングループで連結し、データ駆動回路の外殻に対応される第２領域のデータラインを等しい長さを有する折曲構造の第２データリンクライングループで連結することで、ナローベゼルを具現して映像品質を改善することができる。

本開示の実施例によるディスプレイ装置を概略的に示した図面である。 本開示の実施例によるディスプレイ装置のシステム例示図である。 本開示の実施例によるディスプレイ装置のサブピクセル回路を例示で示した図面である。 ディスプレイパネルを例示で示した平面図である。 図４のＡ部分を拡大した図面である。 本開示の実施例によるディスプレイパネルの構造を例示で示した平面図である。 本開示の実施例によるディスプレイ装置でデータ駆動回路に対応される第１領域に配置されたデータラインの連結構造のみを別に示した図面である。 本開示の実施例によるディスプレイ装置でデータ駆動回路の外殻に対応される第２領域に配置されたデータラインの連結構造のみを別に示した図面である。 本開示の実施例によるディスプレイ装置で、水平の第２データリンクラインの長さが相異な場合に一部領域に染みが発生する現象を例示で示した図面である。 本開示の実施例によるディスプレイ装置で、折曲構造の第２データリンクライングループによって染みが現われる現象を回路的に示した図面である。 本開示の実施例によるディスプレイ装置で、水平の第２データリンクラインの形状による染みを示した図面である。 本開示の実施例によるディスプレイ装置で、水平の第２データリンクラインの配列構造を異にしたディスプレイパネルの構造を例示で示した平面図である。

以下、本発明の一実施例を例示的な図面を参照して詳細に説明する。各図面の構成要素に参照符号を付け加えるにおいて、同一の構成要素に対してはたとえ他の図面上に表示されてもできるだけ同一の符号が付され得る。また、本発明を説明するにおいて、関連される公知構成または機能に対する具体的な説明が本発明の要旨から外れると判断される場合には、その詳細な説明は省略され得る。本明細書上で言及された「含む」、「有する」、「なされる」などが使用される場合、「～だけ」が使用されない以上、他の要素が加えられ得る。構成要素を単数で表現した場合に特別な明示的な記載事項がない限り、複数を含み得る。

また、本発明の構成要素を説明するにおいて、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。このような用語はその構成要素を他の構成要素と区別するためのものであるだけで、その用語によって該当構成要素の本質、順番、順序でまたは個数などが限定されない。

構成要素の位置関係に対する説明において、ふたつ以上の構成要素が「連結」、「結合」または「接続」などであると記載された場合、ふたつ以上の構成要素が直接的に「連結」、「結合」または「接続」され得るが、ふたつ以上の構成要素と異なる構成要素がさらに「介在」、「連結」、「結合」または「接続」され得ることもあると理解されるべきである。ここで、他の構成要素はお互いに「連結」、「結合」または「接続」されるふたつ以上の構成要素中の一つ以上に含まれ得る。

構成要素や、動作方法、製作方法などと関連された時間的流れ関係に対する説明において、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」などで時間的先後関係または流れ的先後関係が説明される場合、「直ちに」または「直接」が使用されない限り、連続的ではない場合も含まれ得る。

一方、構成要素に対する数値またはその対応情報（例：レベルなど）が言及された場合、別途の明示上記載がなくても、数値またはその対応情報は各種要因（例：工程上の要因、内部または外部衝撃、ノイズなど）によって発生することがある誤差範囲を含むと解釈され得る。

以下、添付された図面を参照しながら開示の多様な実施例を詳細に説明する。

図１は、本開示の実施例によるディスプレイ装置を概略的に示した図面である。

図１を参照すれば、本開示の実施例によるディスプレイ装置１００は、ディスプレイパネル１１０及びディスプレイパネル１１０を駆動するための駆動回路を含むことができる。

ディスプレイパネル１１０は映像が表示される表示領域（ＤＡ）と映像が表示されないベゼル領域（ＢＡ）を含むことができる。ベゼル領域（ＢＡ）は非表示領域とも称される。

ディスプレイパネル１１０は映像表示のために複数のサブピクセル（ＳＰ）を含むことができる。例えば、複数のサブピクセル（ＳＰ）は表示領域（ＤＡ）に配置され得る。場合によって、ベゼル領域（ＢＡ）に少なくとも一つのサブピクセル（ＳＰ）が配置され得る。ベゼル領域（ＢＡ）に配置される少なくとも一つのサブピクセル（ＳＰ）はドミサブピクセルとも称される。

ディスプレイパネル１１０は複数のサブピクセル（ＳＰ）を駆動するための複数の信号配線を含み得る。例えば、複数信号配線は複数のデータライン（ＤＬ）及び複数のゲートライン（ＧＬ）を含み得る。信号配線はサブピクセル（ＳＰ）の構造によって、複数のデータライン（ＤＬ）及び複数のゲートライン（ＧＬ）と異なる信号配線をさらに含み得る。例えば、他の信号配線は駆動電圧ライン及び基準電圧ラインなどを含み得る。

複数のデータライン（ＤＬ）及び複数のゲートライン（ＧＬ）はお互いに交差し得る。複数のデータライン（ＤＬ）それぞれは第１方向に延在しながら配置され得る。複数のゲートライン（ＧＬ）それぞれは第２方向に延在しながら配置され得る。ここで、第１方向は列（Ｃｏｌｕｍｎ）方向であり、第２方向は行（Ｒｏｗ）方向であり得る。本明細書で、列（Ｃｏｌｕｍｎ）方向と行（Ｒｏｗ）方向は相対的なものである。例えば、列方向は縦方向であり、行方向は横方向であり得る。他の例を挙げると、列方向は横方向であり、行方向は縦方向であってもよい。

駆動回路は複数のデータライン（ＤＬ）を駆動するためのデータ駆動回路１３０及び複数のゲートライン（ＧＬ）を駆動するためのゲート駆動回路１２０を含み得る。駆動回路はデータ駆動回路１３０及びゲート駆動回路１２０を制御するためのタイミングコントローラー１４０をさらに含み得る。

データ駆動回路１３０は複数のデータライン（ＤＬ）を駆動するための回路であり、複数のデータライン（ＤＬ）で映像信号に該当するデータ信号（データ電圧とも称する）を出力することができる。ゲート駆動回路１２０は複数のゲートライン（ＧＬ）を駆動するための回路であり、ゲート信号を生成して複数のゲートライン（ＧＬ）にゲート信号を出力することができる。ゲート信号は一つ以上のスキャン信号と発光信号を含み得る。

タイミングコントローラー１４０は、各フレームで具現するタイミングによってスキャンを始めて、スキャンに合わせて適当な時間にデータ駆動を制御することができる。タイミングコントローラー１４０は、外部で入力される入力映像データをデータ駆動回路１３０で使用するデータ信号形式に該当するように切り替え、変換された映像データ（ＤＡＴＡ）をデータ駆動回路１３０に供給することができる。

タイミングコントローラー１４０は、入力映像データと共に、ディスプレイ駆動制御信号を外部のホストシステム２００から受信することができる。例えば、ディスプレイ駆動制御信号らは垂直同期信号、水平同期信号、入力データイネーブル信号、クロック信号などを含み得る。

タイミングコントローラー１４０は、ホストシステム２００で入力されたディスプレイ駆動制御信号らに基づき、データ駆動制御信号（ＤＣＳ）及びゲート駆動制御信号（ＧＣＳ）を生成することができる。タイミングコントローラー１４０は、データ駆動制御信号（ＤＣＳ）をデータ駆動回路１３０に供給することで、データ駆動回路１３０の駆動動作及び駆動タイミングを制御することができる。タイミングコントローラー１４０は、ゲート駆動制御信号（ＧＣＳ）をゲート駆動回路１２０に供給することで、ゲート駆動回路１２０の駆動動作及び駆動タイミングを制御することができる。

データ駆動回路１３０は一つ以上のソース駆動集積回路（Ｓｏｕｒｃｅ Ｄｒｉｖｉｎｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＳＤＩＣ）を含み得る。各ソース駆動集積回路はシフトレジスター（Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）、ラッチ回路（Ｌａｔｃｈ Ｃｉｒｃｕｉｔ）、デジタルアナログコンバータ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：ＤＡＣ）、出力バッファーなどを含むことができる。各ソース駆動集積回路は、場合によって、アナログデジタルコンバータ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）をさらに含み得る。

例えば、各ソース駆動集積回路はテープ自動ボンディング（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ：ＴＡＢ）方式でディスプレイパネル１１０と連結されるか、またはチップオンガラス（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ：ＣＯＧ）またはチップオンパネル（Ｃｈｉｐ Ｏｎ Ｐａｎｅｌ：ＣＯＰ）方式でディスプレイパネル１１０のボンディングパッドに連結されるか、またはチップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ：ＣＯＦ）方式で構成され、ディスプレイパネル１１０と連結されることができる。

ゲート駆動回路１２０はタイミングコントローラー１４０の制御によって、ターンオンレベル電圧のゲート信号、またはターンオフレベル電圧のゲート信号を出力することができる。ゲート駆動回路１２０は複数のゲートライン（ＧＬ）でターンオンレベル電圧のゲート信号を順次に供給することで、複数のゲートライン（ＧＬ）を順次に駆動することができる。

ゲート駆動回路１２０は一つ以上のゲート駆動集積回路（Ｇａｔｅ Ｄｒｉｖｉｎｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＧＤＩＣ）を含むことができる。

ゲート駆動回路１２０はテープ自動ボンディング（ＴＡＢ）方式でディスプレイパネル１１０と連結されるか、またはチップオンガラス（ＣＯＧ）またはチップオンパネル（ＣＯＰ）方式でディスプレイパネル１１０のボンディングパッド（Ｂｏｎｄｉｎｇ Ｐａｄ）に連結されるか、またはチップオンフィルム（ＣＯＦ）方式に従ってディスプレイパネル１１０と連結されることができる。または、ゲート駆動回路１２０はゲートインパネル（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ：ＧＩＰ）タイプでディスプレイパネル１１０のベゼル領域（ＢＡ）に形成されることができる。ゲート駆動回路１２０は基板上に配置されるか、または基板に連結されることができる。すなわち、ゲート駆動回路１２０はゲートインパネル（ＧＩＰ）タイプの場合基板のベゼル領域（ＢＡ）に配置されることができる。ゲート駆動回路１２０はチップオンガラス（ＣＯＧ）タイプ、チップオンフィルム（ＣＯＦ）タイプなどの場合基板に連結されることができる。

一方、データ駆動回路１３０及びゲート駆動回路１２０のうちで少なくとも一つの駆動回路は、表示領域（ＤＡ）に配置されることもできる。例えば、データ駆動回路１３０及びゲート駆動回路１２０のうちで少なくとも一つの駆動回路はサブピクセル（ＳＰ）と重畳されないように配置されてもよく、サブピクセル（ＳＰ）と一部または全体が重畳されるように配置されてもよい。

データ駆動回路１３０はディスプレイパネル１１０の一側（例：上側または下側）に連結され得る。駆動方式、パネル設計方式などによって、データ駆動回路１３０はディスプレイパネル１１０の両側（例：上側下側）にすべて連結されてもよく、またはディスプレイパネル１１０の４側面のうちでふたつ以上の側面に連結されてもよい。

ゲート駆動回路１２０はディスプレイパネル１１０の一側（例：左側または右側）に連結され得る。駆動方式、パネル設計方式などによって、ゲート駆動回路１２０はディスプレイパネル１１０の両側（例：左側と右側）にすべて連結されてもよく、またはディスプレイパネル１１０の４側面のうちでふたつ以上の側面に連結されてもよい。

タイミングコントローラー１４０は、データ駆動回路１３０と別途の部品で構成されてもよく、またはデータ駆動回路１３０と共に統合されて集積回路で構成されてもよい。タイミングコントローラー１４０は通常のディスプレイ技術で利用されるコントローラー（Ｃｏｎｔｒｏｌｌｅｒ）や、タイミングコントローラーを含んで他の制御機能もさらに遂行することができる制御装置であってもよく、または制御装置内回路であってもよい。タイミングコントローラー１４０は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、またはプロセッサ（Ｐｒｏｃｅｓｓｏｒ）などの多様な回路や電子部品で構成され得る。

タイミングコントローラー１４０は印刷回路基板、軟性印刷回路などに実装され、印刷回路基板、軟性印刷回路などを通じてデータ駆動回路１３０及びゲート駆動回路１２０と電気的に連結されることができる。タイミングコントローラー１４０は、あらかじめ決まった一つ以上のインターフェースによってデータ駆動回路１３０と信号を送受信することができる。ここで、例えば、インターフェースはＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）インターフェース、ＥＰＩインターフェース、ＳＰ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）などを含み得る。

本開示の実施例によるディスプレイ装置１００はディスプレイパネル１１０が自体的に発光する自体発光ディスプレイ装置であることがある。本開示の実施例によるディスプレイ装置１００が自体発光ディスプレイ装置の場合、複数のサブピクセル（ＳＰ）それぞれは発光素子を含むことができる。例えば、本開示の実施例によるディスプレイ装置１００は、発光素子が有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）で構成された有機発光ディスプレイ装置であり得る。他の例を挙げると、本開示の実施例によるディスプレイ装置１００は発光素子が無機物基盤の発光ダイオードで具現された無機発光ディスプレイ装置であってもよい。また他の例を挙げると、本開示の実施例によるディスプレイ装置１００は発光素子が自ら光を出す半導体結晶である量子ドット（Ｑｕａｎｔｕｍ Ｄｏｔ）で構成された量子ドットディスプレイ装置であってもよい。

図２は、本開示の実施例によるディスプレイ装置のシステム例示図である。

図２を参照すれば、本開示の実施例によるディスプレイ装置１００はデータ駆動回路１３０が多様な方式（ＴＡＢ、ＣＯＧ、ＣＯＦなど）のうちでＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式で構成され、ゲート駆動回路１２０が多様な方式（ＴＡＢ、ＣＯＧ、ＣＯＦ、ＧＩＰなど）のうちでＧＩＰ（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）形態で構成された場合を示したものである。

ゲート駆動回路１２０がＧＩＰ形態で構成される場合、ゲート駆動回路１２０に含まれた複数のゲート駆動集積回路（ＧＤＩＣ）はディスプレイパネル１１０のベゼル領域に直接形成されることができる。この時、ゲート駆動集積回路（ＧＤＩＣ）はベゼル領域に配置されたゲート駆動関連信号配線を通じて、スキャン信号の生成に必要な各種信号（クロック、ゲートハイ信号、ゲートロー信号など）の供給を受けることができる。

同じく、データ駆動回路１３０に含まれた一つ以上のソース駆動集積回路（ＳＤＩＣ）はそれぞれソースフィルム（ＳＦ）上に実装されることができ、ソースフィルム（ＳＦ）の一側はディスプレイパネル１１０と電気的に連結され得る。また、ソースフィルム（ＳＦ）の上部にはソース駆動集積回路（ＳＤＩＣ）とディスプレイパネル１１０を電気的に連結するための配線が配置され得る。

このようなディスプレイ装置１００は複数のソース駆動集積回路（ＳＤＩＣ）と異なる装置の間の回路的な連結のため、少なくとも一つのソース印刷回路基板（Ｓｏｕｒｃｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＳＰＣＢ）と、制御部品及び各種電気装置を実装するためのコントロール印刷回路基板（Ｃｏｎｔｒｏｌ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＣＰＣＢ）を含み得る。

この時、少なくとも一つのソース印刷回路基板（ＳＰＣＢ）にはソース駆動集積回路（ＳＤＩＣ）が実装されたソースフィルム（ＳＦ）の他側が連結され得る。すなわち、ソース駆動集積回路（ＳＤＩＣ）が実装されたソースフィルム（ＳＦ）は一側がディスプレイパネル１１０と電気的に連結され、他側がソース印刷回路基板（ＳＰＣＢ）と電気的に連結され得る。

コントロール印刷回路基板（ＣＰＣＢ）にはタイミングコントローラー１４０とパワー管理回路１５０が実装され得る。タイミングコントローラー１４０はデータ駆動回路１３０及びゲート駆動回路１２０の動作を制御することができる。パワー管理回路１５０はディスプレイパネル１１０、データ駆動回路１３０、及びゲート駆動回路１２０などで駆動電圧や電流を供給でき、供給される電圧や電流を制御することができる。

少なくとも一つのソース印刷回路基板（ＳＰＣＢ）とコントロール印刷回路基板（ＣＰＣＢ）は少なくとも一つの連結部材を通じて回路的に連結され、連結部材は例えば、フレキシブル印刷回路（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ：ＦＰＣ）、フレキシブルフラットケーブル（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ：ＦＦＣ）などで構成され得る。また、少なくとも一つのソース印刷回路基板（ＳＰＣＢ）とコントロール印刷回路基板（ＣＰＣＢ）は一つの印刷回路基板に統合されて構成されてもよい。

ディスプレイ装置１００はコントロール印刷回路基板（ＣＰＣＢ）と電気的に連結されたセットボード（Ｓｅｔ Ｂｏａｒｄ）１７０をさらに含むことができる。この時、セットボード１７０はパワーボード（Ｐｏｗｅｒ Ｂｏａｒｄ）とすることもできる。このようなセットボード１７０にはディスプレイ装置１００の全体パワーを管理するメインパワー管理回路１６０が存在することができる。メインパワー管理回路１６０はパワー管理回路１５０と連動されることができる。

上のような構成でなされたディスプレイ装置１００の場合、駆動電圧はセットボード１７０で発生されてコントロール印刷回路基板（ＣＰＣＢ）内のパワー管理回路１５０に伝達される。パワー管理回路１５０はディスプレイ駆動または特性値センシングに必要な駆動電圧をフレキシブル印刷回路（ＦＰＣ）、またはフレキシブルフラットケーブル（ＦＦＣ）を通じてソース印刷回路基板（ＳＰＣＢ）に伝達する。ソース印刷回路基板（ＳＰＣＢ）に伝達された駆動電圧はソース駆動集積回路（ＳＤＩＣ）を通じてディスプレイパネル１１０内の特定サブピクセル（ＳＰ）を発光するとかセンシングするために供給される。

この時、ディスプレイ装置１００内のディスプレイパネル１１０に配列された各サブピクセル（ＳＰ）は発光素子と、これを駆動するための駆動トランジスタなどの回路素子で構成されることができる。

各サブピクセル（ＳＰ）を構成する回路素子の種類及び個数は、提供機能及び設計方式などによって多様に定まり得る

図３は、本開示の実施例によるディスプレイ装置のサブピクセル回路を例示で示した図面である。

図３を参照すれば、本開示の実施例によるディスプレイ装置１００のサブピクセル（ＳＰ）は第１乃至第７スイッチングトランジスタ（Ｔ１－Ｔ７）、駆動トランジスタ（ＤＲＴ）、ストレージコンデンサ（Ｃｓｔ）、及び発光素子（ＥＤ）を含むことができる。

ここで、発光素子（ＥＤ）は一例で、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などのように自ら光を出すことができる自発光素子であり得る。

本明細書の一実施例によるサブピクセル（ＳＰ）で、第２乃至第４スイッチングトランジスタ（Ｔ２－Ｔ４）、第６スイッチングトランジスタ（Ｔ６）、第７スイッチングトランジスタ（Ｔ７）及び駆動トランジスタ（ＤＲＴ）はＰ型トランジスタであり得る。また、第１スイッチングトランジスタ（Ｔ１）と第５スイッチングトランジスタ（Ｔ５）はＮ型トランジスタであり得る。

Ｐ型トランジスタはＮ型トランジスタに比べて比較的信頼性が高い。Ｐ型トランジスタの場合、発光時ソース電極を高電位駆動電圧（ＶＤＤ）で固定させることができるために発光素子（ＥＤ）に流れる電流がコンデンサ（Ｃｓｔ）によって変動し難いという長所がある。したがって、電流を安定的に供給しやすい。

Ｐ型トランジスタは、発光素子（ＥＤ）のアノード電極と連結されて飽和（Ｓａｔｕｒａｔｉｏｎ）領域で動作する場合しきい電圧の変化に依らずに一定の電流を流すことができるので、信頼性が比較的高い。

このようなサブピクセル（ＳＰ）構造で、Ｎ型トランジスタ（Ｔ１、Ｔ５）は酸化物半導体を利用して形成される酸化物トランジスタ（例えば、インジウム、ガリウム、亜鉛酸化物またはＩＧＺＯのような酸化物半導体から形成されたチャンネルを有するトランジスタ）で構成され得る。その他のＰ型トランジスタ（ＤＲＴ、Ｔ２－Ｔ４、Ｔ６、Ｔ７）はシリコンのような半導体から形成されたシリコントランジスタ（例えば、ＬＴＰＳまたは低温ポリシリコンで指称される低温プロセスを利用して形成されたポリシリコンチャンネルを有するトランジスタ）で構成されてもよい。

酸化物トランジスタはシリコントランジスタより相対的に漏洩電流が低い特徴を有するので、酸化物トランジスタを利用してトランジスタを構成する場合、駆動トランジスタ（ＤＲＴ）のゲート電極から電流が漏洩することを防止することでフリッカーのような映像品質の不良を減少させることができる効果がある。

一方、Ｎ型トランジスタに該当する第１スイッチングトランジスタ（Ｔ１）と第５スイッチングトランジスタ（Ｔ５）を除いた残りのＰ型トランジスタ（ＤＲＴ、Ｔ２－Ｔ４、Ｔ６、Ｔ７）は低温ポリシリコンで構成され得る。

この時、スイチングトランジスタのソース電極及びドレイン電極は入力される電圧によってドレイン電極とソース電極の名称が変わり得る。

第１スイッチングトランジスタ（Ｔ１）のゲート電極は、第１スキャン信号（ＳＣＡＮ１）の供給を受ける。第１スイッチングトランジスタ（Ｔ１）のドレイン電極は駆動トランジスタ（ＤＲＴ）のゲート電極と連結される。また、第１スイッチングトランジスタ（Ｔ１）のソース電極は駆動トランジスタ（ＤＲＴ）のドレイン電極と連結される。

第１スイッチングトランジスタ（Ｔ１）は第１スキャン信号（ＳＣＡＮ１）によってターンオンされ、一端子が高電位駆動電圧（ＶＤＤ）で固定されたストレージコンデンサ（Ｃｓｔ）によって駆動トランジスタ（ＤＲＴ）のゲート電圧を一定に維持させる。

第１スイッチングトランジスタ（Ｔ１）は酸化物トランジスタを構成するため、Ｎ型ＭＯＳトランジスタでなされることができる。Ｎ型ＭＯＳトランジスタは正孔ではない電子をキャリアで使用するために、Ｐ型ＭＯＳトランジスタに比べて移動度が速いので、スイチング速度も速いことがある。

第２スイッチングトランジスタ（Ｔ２）のゲート電極は第２スキャン信号（ＳＣＡＮ２）の供給を受ける。第２スイッチングトランジスタ（Ｔ２）のソース電極はデータ電圧（Ｖｄａｔａ）の供給を受けることができる。第２スイッチングトランジスタ（Ｔ２）のドレイン電極は駆動トランジスタ（ＤＲＴ）のソース電極と連結される。

第２スイッチングトランジスタ（Ｔ２）は第２スキャン信号（ＳＣＡＮ２）によってターンオンされ、データ電圧（Ｖｄａｔａ）を駆動トランジスタ（ＤＲＴ）のソース電極に供給する。

第３スイッチングトランジスタ（Ｔ３）のゲート電極は発光信号（ＥＭ）の供給を受ける。第３スイッチングトランジスタ（Ｔ３）のソース電極は高電位駆動電圧（ＶＤＤ）の供給を受ける。第３スイッチングトランジスタ（Ｔ３）のドレイン電極は駆動トランジスタ（ＤＲＴ）のソース電極と連結される。

第３スイッチングトランジスタ（Ｔ３）は発光信号（ＥＭ）によってターンオンされ、高電位駆動電圧（ＶＤＤ）を駆動トランジスタ（ＤＲＴ）のソース電極に供給する。

第４スイッチングトランジスタ（Ｔ４）のゲート電極は発光信号（ＥＭ）の供給を受ける。第４スイッチングトランジスタ（Ｔ４）のソース電極は駆動トランジスタ（ＤＲＴ）のドレイン電極と連結される。第４スイッチングトランジスタ（Ｔ４）のドレイン電極は発光素子（ＥＤ）のアノード電極と連結される。

第４スイッチングトランジスタ（Ｔ４）は発光信号（ＥＭ）によってターンオンされ、発光素子（ＥＤ）のアノード電極に駆動電流を供給する。

第５スイッチングトランジスタ（Ｔ５）のゲート電極は第４スキャン信号（ＳＣＡＮ４）の供給を受ける。

ここで、第４スキャン信号（ＳＣＡＮ４）は他の位置のサブピクセル（ＳＰ）に供給される第１スキャン信号（ＳＣＡＮ１）と位相が異なる信号であり得る。例えば、第１スキャン信号（ＳＣＡＮ１）がｎ番目ゲートラインに印加される場合、第４スキャン信号（ＳＣＡＮ４）はｎ－１番目ゲートラインに印加される第１スキャン信号（ＳＣＡＮ１［００ｎ－１］）を利用することができる。すなわち、第４スキャン信号（ＳＣＡＮ４）はディスプレイパネル１１０が駆動される位相によってゲートライン（ＧＬ）を異にする第１スキャン信号（ＳＣＡＮ１）を利用することができる。

第５スイッチングトランジスタ（Ｔ５）のドレイン電極は安定化電圧（Ｖｉｎｉ）の供給を受ける。第５スイッチングトランジスタ（Ｔ５）のソース電極は駆動トランジスタ（ＤＲＴ）のゲート電極とストレージコンデンサ（Ｃｓｔ）に連結される。

第５スイッチングトランジスタ（Ｔ５）は第４スキャン信号（ＳＣＡＮ４）によってターンオンされ、駆動トランジスタ（ＤＲＴ）のゲート電極に安定化電圧（Ｖｉｎｉ）を供給する。

第６スイッチングトランジスタ（Ｔ６）のゲート電極には、第３スキャン信号（ＳＣＡＮ３）が供給される。

第６スイッチングトランジスタ（Ｔ６）のソース電極には、リセット電圧（ＶＡＲ）が供給される。第６スイッチングトランジスタ（Ｔ６）のドレイン電極は発光素子（ＥＤ）のアノード電極と連結される。

第６スイッチングトランジスタ（Ｔ６）は第３スキャン信号（ＳＣＡＮ３）によってターン－オンされ、発光素子（ＥＤ）のアノード電極にリセット電圧（ＶＡＲ）を供給する。

第７スイッチングトランジスタ（Ｔ７）のゲート電極には、第５スキャン信号（ＳＣＡＮ５）が供給される。

第７スイッチングトランジスタ（Ｔ７）のソース電極には、バイアス電圧（ＶＯＢＳ）が供給される。第７スイッチングトランジスタ（Ｔ７）のドレイン電極は駆動トランジスタ（ＤＲＴ）のソース電極と連結される。

ここで、第５スキャン信号（ＳＣＡＮ５）は他の位置のサブピクセル（ＳＰ）に供給される第３スキャン信号（ＳＣＡＮ３）と位相が異なる信号であり得る。例えば、第３スキャン信号（ＳＣＡＮ３）がｎ番目ゲートラインに印加される場合、第５スキャン信号（ＳＣＡＮ５）はｎ－１番目ゲートラインに印加される第３スキャン信号（ＳＣＡＮ３）であり得る。すなわち、第５スキャン信号（ＳＣＡＮ５）はディスプレイパネル１１０が駆動される位相によってゲートライン（ＧＬ）を異にする第３スキャン信号（ＳＣＡＮ３）を利用することができる。

一方、第５スキャン信号（ＳＣＡＮ５）は駆動トランジスタ（ＤＲＴ）にバイアス電圧（ＶＯＢＳ）を印加するための信号であるので、データ電圧（Ｖｄａｔａ）を印加するための第２スキャン信号（ＳＣＡＮ２）とは区分されることが望ましい。

駆動トランジスタ（ＤＲＴ）のゲート電極は第１スイッチングトランジスタ（Ｔ１）のドレイン電極に連結されている。駆動トランジスタ（ＤＲＴ）のソース電極は第２スイッチングトランジスタ（Ｔ２）のドレイン電極に連結されている。駆動トランジスタ（ＤＲＴ）のドレイン電極は第１スイッチングトランジスタ（Ｔ１）のソース電極に連結されている。

駆動トランジスタ（ＤＲＴ）はゲート電極とソース電極の電圧差によってターンオンされ、発光素子（ＥＤ）で駆動電流が印加される。

第１スイッチングトランジスタ（Ｔ１）のソース電極とドレイン電極はそれぞれ駆動トランジスタ（ＤＲＴ）のドレイン電極とゲート電極に連結され、第１スイッチングトランジスタ（Ｔ１）がターンオンされた状態で駆動トランジスタ（ＤＲＴ）のソース電極に印加されるデータ電圧（Ｖｄａｔａ）によって駆動トランジスタ（ＤＲＴ）のしきい電圧をサンプリングし、補償動作を行うことができる。

ストレージコンデンサ（Ｃｓｔ）の一電極は高電位駆動電圧（ＶＤＤ）が印加され、他の電極は駆動トランジスタ（ＤＲＴ）のゲート電極と連結されている。ストレージコンデンサ（Ｃｓｔ）は駆動トランジスタ（ＤＲＴ）のゲート電極の電圧を保存する。

発光素子（ＥＤ）のアノード電極は第４スイッチングトランジスタ（Ｔ４）のドレイン電極及び第６スイッチングトランジスタ（Ｔ６）のドレイン電極と連結されている。発光素子（ＥＤ）のカソード電極には低電位駆動電圧（ＶＳＳ）が印加される。

発光素子（ＥＤ）は駆動トランジスタ（ＤＲＴ）によって流れる駆動電流によって所定の明るさで発光する。

この時、安定化電圧（Ｖｉｎｉ）は駆動トランジスタ（ＤＲＴ）のゲート電極に形成されるキャパシタの変化を安定化させるために供給され、リセット電圧（ＶＡＲ）は発光素子（ＥＤ）のアノード電極をリセットさせるために供給される。

発光素子（ＥＤ）のアノード電極と駆動トランジスタ（ＤＲＴ）との間に位置して発光信号（ＥＭ）に制御される第４スイッチングトランジスタ（Ｔ４）をターンオフさせた状態で発光素子（ＥＤ）のアノード電極にリセット電圧（ＶＡＲ）を供給する場合、発光素子（ＥＤ）のアノード電極はリセットされることができる。

リセット電圧（ＶＡＲ）を供給する第６スイッチングトランジスタ（Ｔ６）は発光素子（ＥＤ）のアノード電極と連結される。

駆動トランジスタ（ＤＲＴ）の駆動動作と発光素子（ＥＤ）のアノード電極をリセットさせる動作が別に実行され得るように、駆動トランジスタ（ＤＲＴ）を駆動し、または駆動トランジスタ（ＤＲＴ）を安定化させるための第４スキャン信号（ＳＣＡＮ４）と発光素子（ＥＤ）のアノード電極でリセット電圧（ＶＡＲ）の供給を制御するための第３スキャン信号（ＳＣＡＮ３）はお互いに分離され得る。

この時、安定化電圧（Ｖｉｎｉ）及びリセット電圧（ＶＡＲ）を供給するスイチングトランジスタ（Ｔ５、Ｔ６）をターンオンさせる時、駆動トランジスタ（ＤＲＴ）のドレイン電極と発光素子（ＥＤ）のアノード電極を連結する第４スイッチングトランジスタ（Ｔ４）をターンオフさせて駆動トランジスタ（ＤＲＴ）の駆動電流が発光素子（ＥＤ）のアノード電極に流れないように遮断し、アノード電極にリセット電圧（ＶＡＲ）以外の他の電圧による影響を受けないようにサブピクセル（ＳＰ）を構成することができる。

このように、８個のトランジスタ（ＤＲＴ、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７）と１個のストレージコンデンサ（Ｃｓｔ）でなされるサブピクセル（ＳＰ）は８Ｔ１Ｃ構造であると称され得る。

ここでは、多様な構造のサブピクセル（ＳＰ）回路のうちで８Ｔ１Ｃ構造を例示で示したが、サブピクセル（ＳＰ）を構成するトランジスタとコンデンサの構造及び個数は多様に変更され得る。一方、複数のサブピクセル（ＳＰ）それぞれが等しい構造であってもよく、複数のサブピクセル（ＳＰ）のうちで一部は他の構造であってもよい。

図４は、ディスプレイパネルを例示で示した平面図である。

図４を参照すれば、ディスプレイパネル１１０は映像を表示する表示領域（ＤＡ）と表示領域（ＤＡ）の外側で映像が表示されないベゼル領域（ＢＡ）で区分され得る。

表示領域（ＤＡ）には一方向にゲート信号の印加を受ける第１乃至第ｍゲートライン（ＧＬ１乃至ＧＬｍ）と、第１乃至第ｍゲートライン（ＧＬ１乃至ＧＬｍ）と交差して複数のサブピクセル（ＳＰ）を定義し、データ信号の印加を受ける第１乃至第ｎデータライン（ＤＬ１乃至ＤＬｎ）がマトリックス形態で配置され得る。

第１乃至第ｍゲートライン（ＧＬ１乃至ＧＬｍ）と第１乃至第ｎデータライン（ＤＬ１乃至ＤＬｎ）の交差支点にはサブピクセル（ＳＰ）を駆動するための複数のトランジスタ（ＴＲ）が構成され、トランジスタ（ＴＲ）と接触されたピクセル電極（ＰＥ）はサブピクセル（ＳＰ）に一対一で対応されるように構成される。

第１乃至第ｍゲートライン（ＧＬ１乃至ＧＬｍ）と第１乃至第ｎデータライン（ＤＬ１乃至ＤＬｎ）はベゼル領域（ＢＡ）に形成された第１乃至第ｍゲートリンクライン（ＧＬＬ１乃至ＧＬＬｍ）及び第１乃至第ｎデータリンクライン（ＤＬＬ１乃至ＤＬＬｎ）を通じて第１乃至第ｍゲートパッド（ＧＰ１乃至ＧＰｍ）と第１乃至第ｎデータパッド（ＤＰ１乃至ＤＰｎ）にそれぞれ連結される。

この時、第１乃至第ｍゲートパッド（ＧＰ１乃至ＧＰｍ）はゲート駆動回路１２０に電気的に連結され、第１乃至第ｍゲートパッド（ＧＰ１乃至ＧＰｍ）が形成される領域がゲート駆動回路１２０の領域に対応し得る。

また、第１乃至第ｎデータパッド（ＤＰ１乃至ＤＰｎ）はデータ駆動回路２３０に電気的に連結され、第１乃至第ｎデータパッド（ＤＰ１乃至ＤＰｎ）が形成される領域がデータ駆動回路１３０の領域に対応し得る。

図５は、図４のＡ部分を拡大した図面である。

図５を参照すれば、データ駆動回路１３０に隣接したベゼル領域（ＢＡ）は複数のデータリンクライン（ＤＬＬ１－ＤＬＬｎ）が形成されるデータリンク領域（ＤＬＡ）と、複数のデータパッド（ＤＰ１－ＤＰｎ）が形成されるデータパッド領域（ＤＰＡ）を含むことができる。

データパッド領域（ＤＰＡ）に形成される第１乃至第ｎデータパッド（ＤＰ１乃至ＤＰｎ）は一定な間隔のパッドピッチ（Ｐ１）を有して離隔される。

第１乃至第ｎデータパッド（ＤＰ１乃至ＤＰｎ）に一対一で対応する第１乃至第ｎデータリンクライン（ＤＬＬ１乃至ＤＬＬｎ）は第１乃至第ｎデータライン（ＤＬ１乃至ＤＬｎ）にデータ信号を印加する役割をする。

水平方向に第１乃至第ｎデータパッド（ＤＰ１乃至ＤＰｎ）が配列されるデータパッドの幅（ＷＤＰ）はデータ駆動回路１３０の幅に対応する。データ駆動回路１３０は表示領域の幅（ＷＤＡ）より小さく形成されるため、データパッドの幅（ＷＤＰ）は表示領域の幅（ＷＤＡ）より小さく形成される。

よって、従来のディスプレイパネル１１０において、第１乃至第ｎデータリンクライン（ＤＬＬ１乃至ＤＬＬｎ）は第１乃至第ｎデータパッド（ＤＰ１乃至ＤＰｎ）でディスプレイパネル１１０方向に斜線形態で延長された斜線構造を有し得る。

この時、第１乃至第ｎデータリンクライン（ＤＬＬ１乃至ＤＬＬｎ）を等しい幅で設計することができ、第１乃至第ｎデータリンクライン（ＤＬＬ１乃至ＤＬＬｎ）の間の離隔距離は一定なリンクピッチ（Ｐ２）を有し得る。

このような斜線構造は第ｎ／２データリンクライン（ＤＬＬｎ／２）を基準で第ｎ／２－１データリンクライン（ＤＬＬｎ／２－１）で第１データリンクライン（ＤＬＬ１）にいくほどデータリンクラインの長さが長くなって、第ｎ／２＋１データリンクライン（ＤＬＬｎ／２＋１）で第ｎデータリンクライン（ＤＬＬｎ）にいくほどデータリンクラインの長さが長くなるようになる。

この時、データパッドの幅（ＷＤＰ）と表示領域の幅（ＷＤＡ）の差、及びデータリンクライン（ＤＬＬ１乃至ＤＬＬｎ）の間のリンクピッチ（Ｐ２）を考慮し、データリンク領域（ＤＬＡ）の厚さを定め得る。

例えば、データパッドの幅（ＷＤＰ）と表示領域との幅（ＷＤＡ）の差が大きいほど最外側に位置するデータリンクライン（ＤＬＬ１とＤＬＬｎ）が水平に近くなるため、データリンクライン（ＤＬＬ１乃至ＤＬＬｎ）の間のリンクピッチ（Ｐ２）を考慮してデータパッドと表示領域（ＤＡ）の間の距離を大きくすることが好ましい。

特に、ディスプレイ装置１００が大画面で構成されるか、または解像度が増加するほどデータライン（ＤＬ）及びデータリンクライン（ＤＬＬ）の個数が増加するようになる。その結果、データリンク領域（ＤＬＡ）の幅が増加するようになって、ベゼル領域（ＢＡ）の大きさも増加するようになる。

本開示のディスプレイ装置１００はディスプレイパネル１１０の表示領域（ＤＡ）に配置されるデータリンクライン（ＤＬＬ）を等しい長さで形成することで、ナローベゼルを具現して映像品質の劣化を低減または防止できる。

図６は、本開示の実施例によるディスプレイパネルの構造を例示で示した平面図である。

図６を参照すれば、本開示の実施例によるディスプレイパネル１１０は映像を表示する表示領域（ＤＡ）と表示領域（ＤＡ）の外側で映像が表示されないベゼル領域（ＢＡ）に区分され得る。

ここでは、データ駆動回路１３０に連結されるデータパッド（ＤＰ）とデータパッド（ＤＰ）でディスプレイパネル１１０方向に延長されるデータリンクライン（ＤＬＬ）のみをベゼル領域（ＢＡ）に表示した。

表示領域（ＤＡ）には、第１方向（例えば、列方向）に延長されてデータ駆動回路１３０に出力されるデータ電圧（Ｖｄａｔａ）が印加される複数のデータライン（ＤＬ）が配置され得る。また、第２方向（例えば、行方向）に延長されてゲート駆動回路１２０に出力されるゲート信号が印加される複数のゲートライン（図４のＧＬ）が配置され得る。ゲートライン（図４のＧＬ）とデータライン（ＤＬ）が交差する領域には、複数のサブピクセル（図４のＳＰ）が形成され得る。

ここでは説明の便宜のため、ゲートライン（図４のＧＬ）を略してデータリンクライン（ＤＬＬ）とデータライン（ＤＬ）のみを表示した。

複数のデータライン（ＤＬ）はデータ駆動回路１３０でディスプレイパネル１１０の第１方向（列方向）に配列され得る。

複数のデータライン（ＤＬ）はデータ駆動回路１３０に対応する第１領域（Ａｒｅａ１）に配置された第１データライングループ（ＤＬＧ１）と、データ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）を含み得る。

本開示のディスプレイ装置１００は、データ駆動回路１３０が位置する領域をナローベゼルで構成するために、データ駆動回路１３０に対応する第１領域（Ａｒｅａ１）に配置された第１データライングループ（ＤＬＧ１）を直線構造の第１データリンクライングループ（ＤＬＬＧ１）に連結し、データ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）を折曲構造の第２データリンクライングループ（ＤＬＬＧ２）に連結する。

データ駆動回路１３０に対応する第１領域（Ａｒｅａ１）はディスプレイパネル１１０の表示領域（ＤＡ）のうちでデータ駆動回路１３０の幅に対応する領域である。第１領域（Ａｒｅａ１）はデータ駆動回路１３０と第１方向（列方向）に対応する領域であるので、第１領域（Ａｒｅａ１）に配置された第１データライングループ（ＤＬＧ１）は直線構造の第１データリンクライングループ（ＤＬＬＧ１）を利用してデータ駆動回路１３０と連結されることができる。

第１データリンクライングループ（ＤＬＬＧ１）はデータ駆動回路１３０に延長されてデータ駆動回路１３０に対応する第１領域（Ａｒｅａ１）の第１データライングループ（ＤＬＧ１）にそれぞれ連結される。よって、第１データリンクライングループ（ＤＬＬＧ１）はデータリンク領域（ＤＬＡ）に位置することができる。

データ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）はディスプレイパネル１１０の表示領域（ＤＡ）のうちでデータ駆動回路１３０の幅から外れた外側領域に該当する。本開示のディスプレイ装置１００はデータ駆動回路１３０と第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）を連結する折曲構造の第２データリンクライングループ（ＤＬＬＧ２）を含む。

第２データリンクライングループ（ＤＬＬＧ２）はデータ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）の第２データライングループ（ＤＬＧ２）を連結するために、直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）、垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）、及び水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を含み得る。

直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）はデータパッド（ＤＰ）からデータ駆動回路１３０に対応する第１領域（Ａｒｅａ１）で直線に延長される。

垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）はデータ駆動回路１３０に対応する第１領域（Ａｒｅａ１）の第１データライングループ（ＤＬＧ１）と平行に第１方向（列方向）に配置される。垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）は表示領域（ＤＡ）に形成される。この時、垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）は第１データライングループ（ＤＬＧ１）の間の空間に一つずつ配置され得る。

直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）は第１方向（列方向）に延長されてデータ駆動回路１３０に対応される第１領域（Ａｒｅａ１）で垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）に連結される。

水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）は第２方向（行方向）に延長されてデータ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）に連結される。水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）は表示領域（ＤＡ）に形成され得る。

よって、データ駆動回路１３０の外側に対応される第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）はデータパッド（ＤＰ）から延長される直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）、第１データライングループ（ＤＬＧ１）と平行に第１方向（列方向）に配置される垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）、及び第２方向（行方向）に延長される直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）を通じてデータ駆動回路１３０に連結され得る。

本開示のディスプレイ装置１００は水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）と異なる信号配線の間に形成される寄生キャパシタンスを減少させるために、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を等しい長さで形成することができる。

例えば、第２領域（Ａｒｅａ）に配置される第２データライングループ（ＤＬＧ２）のうちで左側最外側に配置されるデータライン（ＤＬ１）は第１領域（Ａｒｅａ１）に配置される垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）のうちで一番左側に位置するデータリンクライン（ＤＬＬＧ２＿Ｖ１）と連結される。

また、第２領域（Ａｒｅａ）に配置される第２データライングループ（ＤＬＧ２）のうちで左側から２番目に配置されるデータライン（ＤＬ２）は第１領域（Ａｒｅａ１）に位置する垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）のうちで左側から２番目に配置されるデータリンクライン（ＤＬＬＧ２＿Ｖ２）と連結される。

このように、第２領域（Ａｒｅａ）に配置される第２データライングループ（ＤＬＧ２）と第１領域（Ａｒｅａ１）に位置する垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）を連結する水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を等しい長さで形成することで、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）と異なる信号配線との間に形成される寄生キャパシタンスを減少させることができる。

ここでは、データ駆動回路１３０から遠くなるほど水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）がディスプレイパネル１１０の外側に配置される構造を例示で示している。

また、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を等しい長さで形成する構造は、ディスプレイパネル１１０の左側第２領域（Ａｒｅａ２）だけでなくディスプレイパネル１１０の右側第２領域（Ａｒｅａ２）にも等しく適用することができる。

この時、ディスプレイパネル１１０の左側第２領域（Ａｒｅａ２）に配置される水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ１）構造とディスプレイパネル１１０の右側第２領域（Ａｒｅａ２）に配置される水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ２）構造はディスプレイパネル１１０の中央を基準に対称となるように形成されることが望ましい。

水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）はコンタクトホール（ＣＮＴ）を通じて垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）と第２データライングループ（ＤＬＧ２）に連結されることができる。また、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）は垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）及び第２データライングループ（ＤＬＧ２）と異なる層に形成され得る。

一方、データ駆動回路１３０に対応される第１領域（Ａｒｅａ１）に配置される垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）によるキャパシタンスを考慮し、データ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）の第２データライングループ（ＤＬＧ２）の間にはドミデータリンクライン（ＤＤＬＬ）が追加に配置され得る。

このように、データパッド（ＤＰ）から延長される直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）、第１データライングループ（ＤＬＧ１）と平行に配置される垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）、及び第２方向（水平方向）に延長される直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）を利用してデータ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）の第２データライングループ（ＤＬＧ２）を連結する場合、データパッド（ＤＰ）と表示領域（ＤＡ）との間の距離を小さくしてもデータリンクラインの間のリンクピッチを確保できる。

よって、データリンク領域（ＤＬＡ）の幅を減らすことができてナローベゼルを構成できる。

図７は、本開示の実施例によるディスプレイ装置でデータ駆動回路に対応する第１領域に配置されたデータラインの連結構造のみを別に示した図面であり、図８は本開示の実施例によるディスプレイ装置でデータ駆動回路の外側に対応する第２領域に配置されたデータラインの連結構造のみを別に示した図面である。

図７及び図８は、理解の便宜のため、データ駆動回路１３０に対応する第１領域（Ａｒｅａ１）とデータ駆動回路１３０との外側に対応する第２領域（Ａｒｅａ２）を分離して示した図面である。

先ず、図７を参照すれば、本開示の実施例によるディスプレイ装置１００で、データ駆動回路１３０に対応する第１領域（Ａｒｅａ１）はディスプレイパネル１１０の表示領域（ＤＡ）のうちでデータ駆動回路１３０の幅に対応する領域である。第１領域（Ａｒｅａ１）はデータ駆動回路１３０と第１方向（列方向）に対応する領域であるので、第１領域（Ａｒｅａ１）に配置された第１データライングループ（ＤＬＧ１）は直線構造の第１データリンクライングループ（ＤＬＬＧ１）を通じてデータパッド（ＤＰ）に連結され得る。

第１データリンクライングループ（ＤＬＬＧ１）はデータパッド（ＤＰ）から延長され、データ駆動回路１３０に対応される第１領域（Ａｒｅａ１）に配置された第１データライングループ（ＤＬＧ１）に直接連結される。よって、第１データリンクライングループ（ＤＬＬＧ１）はデータリンク領域（ＤＬＡ）に位置することができる。

図８を参照すれば、本開示の実施例によるディスプレイ装置１００で、データ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）はディスプレイパネル１１０の表示領域（ＤＡ）のうちでデータ駆動回路１３０の幅を脱した外側領域に該当する。

第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）は折曲構造の第２データリンクライングループ（ＤＬＬＧ２）によってデータパッド（ＤＰ）に連結される。

第２データリンクライングループ（ＤＬＬＧ２）は直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）、垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）、及び水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を含むことができる。

直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）はデータパッド（ＤＰ）からデータ駆動回路１３０に対応する第１領域（Ａｒｅａ１）で延長される。

垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）は第１領域（Ａｒｅａ１）で第１データライングループ（ＤＬＧ１）と平行に配置される。

直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）は第１領域（Ａｒｅａ１）で垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）に連結される。

水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）は第２方向（行方向）に延長されてデータ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）に連結される。

本開示のディスプレイ装置１００は水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）と異なる信号配線との間に形成される寄生キャパシタンスを減少させるために、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）の長さ（ＬＨ）を等しく形成することができる。

例えば、第２領域（Ａｒｅａ）に配置される第２データライングループ（ＤＬＧ２）のうちで左側最外側に配置されるデータライン（ＤＬ１）は第１領域（Ａｒｅａ１）に配置される垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）のうちで一番左側に位置するデータリンクライン（ＤＬＬＧ２＿Ｖ１）と連結される。

また、第２領域（Ａｒｅａ）に配置される第２データライングループ（ＤＬＧ２）のうちで左側から２番目に配置されるデータライン（ＤＬ２）は第１領域（Ａｒｅａ１）に位置する垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）のうちで左側から２番目に配置されるデータリンクライン（ＤＬＬＧ２＿Ｖ２）と連結される。

このように、ディスプレイパネル１１０の左側第２領域（Ａｒｅａ２）に形成される水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ１）の長さ（ＬＨ）をすべて等しく形成することで、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）と異なる信号配線の間に形成される寄生キャパシタンスを減少させることができる。

同じく、ディスプレイパネル１１０の右側第２領域（Ａｒｅａ２）に形成される水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ２）の長さ（ＬＨ）もすべて等しく形成することで、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）と異なる信号配線との間に形成される寄生キャパシタンスを減少させることができる。

この時、ディスプレイパネル１１０の左側第２領域（Ａｒｅａ２）に配置される水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ１）構造とディスプレイパネル１１０の右側第２領域（Ａｒｅａ２）に配置される水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ２）構造はディスプレイパネル１１０の中央を基準に対称となるように形成することが望ましい。

図９は、本開示の実施例によるディスプレイ装置であり、水平の第２データリンクラインの長さが相異な場合に一部領域に染みが発生する現象を例示で示した図面である。

図９を参照すれば、本開示の実施例によるディスプレイ装置１００はデータ駆動回路１３０に対応する第１領域（Ａｒｅａ１）に配置された第１データライングループ（ＤＬＧ１）を直線構造の第１データリンクライングループ（ＤＬＬＧ１）に連結し、データ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）を折曲構造の第２データリンクライングループ（ＤＬＬＧ２）に連結することができる。

第２データリンクライングループ（ＤＬＬＧ２）はデータ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）の第２データライングループ（ＤＬＧ２）を連結するために、直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）、垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）、及び水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を含むことができる。

この時、第１領域（Ａｒｅａ１）に配置される垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）と第２領域（Ａｒｅａ２）に配置される第２データライングループ（ＤＬＧ２）を連結する水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）の長さ（ＬＨ１－ＬＨ３）が位置によって変わる場合、第２データライングループ（ＤＬＧ２）と水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）が連結される折曲点（ＶＨ）に沿って輝度が異なる染み（Ｓｔａｉｎ）が現われ得る。

図１０は、本開示の実施例によるディスプレイ装置であり、折曲構造の第２データリンクライングループによって染みが現われる現象を回路的に示した図面である。

図１０を参照すれば、本開示の実施例によるディスプレイ装置１００であり、第２データライングループ（ＤＬＧ２）と水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）が連結される折曲点（図９のＶＨ）に沿って輝度が異なる染み（Ｓｔａｉｎ）が現われ得る。このような現象は実験結果、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）とスキャン信号（ＳＣＡＮ）が印加されるゲートラインとの間に形成される寄生キャパシタンス（Ｃｐ）が重要な原因であることで確認された。

特に、駆動トランジスタ（ＤＲＴ）のゲート電圧を一定なように維持するために第１スイッチングトランジスタ（Ｔ１）に印加される第１スキャン信号（ＳＣＡＮ１）と、駆動トランジスタ（ＤＲＴ）のゲート電極に安定化電圧（Ｖｉｎｉ）を印加するために第５スイッチングトランジスタ（Ｔ５）を制御する第４スキャン信号（ＳＣＡＮ４）が水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）に寄生キャパシタンス（Ｃｐ）を大きく形成することで確認された。

その結果、第２データライングループ（ＤＬＧ２）と水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）が連結される折曲点（図９のＶＨ）に沿って輝度差が発生し、染み（Ｓｔａｉｎ）が現われることがある。

よって、本開示のディスプレイ装置１００は第２領域（Ａｒｅａ）に配置される第２データライングループ（ＤＬＧ２）と第１領域（Ａｒｅａ１）に位置する垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）を連結する水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を等しい長さで形成することで、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）と異なる信号配線の間に形成される寄生キャパシタンスを減少させ、映像品質を改善することができる。

図１１は、本開示の実施例によるディスプレイ装置であり、水平の第２データリンクラインの形状による染みを示した図面である。

図１１を参照すれば、本開示の実施例によるディスプレイ装置１００は第１領域（Ａｒｅａ１）に配置される垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）と第２領域（Ａｒｅａ２）に配置される第２データライングループ（ＤＬＧ２）を連結する水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）の長さが位置によって変わる場合、第２データライングループ（ＤＬＧ２）と水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）が連結される折曲点（ＶＨ）に沿って輝度が異なる染み（Ｓｔａｉｎ）が現われ得る（（ａ）の場合）。

一方、第２領域（Ａｒｅａ）に配置される第２データライングループ（ＤＬＧ２）と第１領域（Ａｒｅａ１）に位置する垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）を連結する水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を等しい長さで形成する場合には、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）と異なる信号配線の間に形成される寄生キャパシタンスが減少される。その結果、第２データライングループ（ＤＬＧ２）と水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）が連結される折曲点（ＶＨ）に沿って発生する染み（Ｓｔａｉｎ）が減少され得る（（ｂ）の場合）。

図１２は、本開示の実施例によるディスプレイ装置で、水平の第２データリンクラインの配列構造を異にしたディスプレイパネルの構造を例示で示した平面図である。

図１２を参照すれば、本開示の実施例によるディスプレイパネル１１０は映像を表示する表示領域（ＤＡ）と表示領域（ＤＡ）の外側で映像が表示されないベゼル領域（ＢＡ）で区分され得る。

表示領域（ＤＡ）には第１方向（例えば、列方向）に延長されてデータ駆動回路１３０から出力されるデータ電圧（Ｖｄａｔａ）が印加される複数のデータライン（ＤＬ）が配置され得る。また、第２方向（例えば、行方向）に延長されてゲート駆動回路（図１の１２０）から出力されるゲート信号が印加される複数のゲートライン（図４のＧＬ）が配置され得る。ゲートライン（図４のＧＬ）とデータライン（ＤＬ）が交差する領域には複数のサブピクセル（図４のＳＰ）が形成され得る。

複数のデータライン（ＤＬ）はデータ駆動回路１３０に対応する第１領域（Ａｒｅａ１）に配置された第１データライングループ（ＤＬＧ１）と、データ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）を含み得る。

本開示のディスプレイ装置１００はデータ駆動回路１３０が位置する領域をナローベゼルで構成するために、データ駆動回路１３０に対応される第１領域（Ａｒｅａ１）に配置された第１データライングループ（ＤＬＧ１）を直線構造の第１データリンクライングループ（ＤＬＬＧ１）に連結し、データ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）を折曲構造の第２データリンクライングループ（ＤＬＬＧ２）に連結する。

データ駆動回路１３０に対応する第１領域（Ａｒｅａ１）はディスプレイパネル１１０の表示領域（ＤＡ）のうちでデータ駆動回路１３０の幅に対応する領域である。第１領域（Ａｒｅａ１）はデータ駆動回路１３０と第１方向（列方向）に対応する領域であるので、第１領域（Ａｒｅａ１）に配置された第１データライングループ（ＤＬＧ１）は直線構造の第１データリンクライングループ（ＤＬＬＧ１）を利用してデータ駆動回路１３０と連結され得る。

第１データリンクライングループ（ＤＬＬＧ１）はデータ駆動回路１３０で延長されてデータ駆動回路１３０に対応される第１領域（Ａｒｅａ１）の第１データライングループ（ＤＬＧ１）にそれぞれ連結される。よって、第１データリンクライングループ（ＤＬＬＧ１）はデータリンク領域（ＤＬＡ）に位置し得る。

データ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）はディスプレイパネル１１０の表示領域（ＤＡ）のうちでデータ駆動回路１３０の幅から外れた外側領域に該当する。本開示のディスプレイ装置１００はデータ駆動回路１３０と第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）を連結する折曲構造の第２データリンクライングループ（ＤＬＬＧ２）を含む。

第２データリンクライングループ（ＤＬＬＧ２）はデータ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）の第２データライングループ（ＤＬＧ２）を連結するために、直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）、垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）、及び水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を含み得る。

直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）はデータパッド（ＤＰ）からデータ駆動回路１３０に対応する第１領域（Ａｒｅａ１）に直線で延長される。

垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）はデータ駆動回路１３０に対応する第１領域（Ａｒｅａ１）の第１データライングループ（ＤＬＧ１）と平行に第１方向（列方向）に配置される。垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）は表示領域（ＤＡ）に形成される。この時、垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）は第１データライングループ（ＤＬＧ１）の間空間に一つずつ配置され得る。

直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）は第１方向（列方向）に延長されてデータ駆動回路１３０に対応する第１領域（Ａｒｅａ１）で垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）に連結される。

水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）は第２方向（行方向）に延長されてデータ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）に連結される。水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）は表示領域（ＤＡ）に形成されることができる。

よって、データ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）に配置された第２データライングループ（ＤＬＧ２）はデータパッド（ＤＰ）から延長される直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）、第１データライングループ（ＤＬＧ１）と平行に第１方向（列方向）に配置される垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）、及び第２方向（行方向）に延長される直線の第２データリンクライン（ＤＬＬＧ２＿Ｓ）を通じてデータ駆動回路１３０に連結されることができる。

本開示のディスプレイ装置１００は水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）と異なる信号配線との間に形成される寄生キャパシタンスを減少させるために、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を等しい長さで形成することができる。

例えば、第２領域（Ａｒｅａ）に配置される第２データライングループ（ＤＬＧ２）のうちで左側最外側に配置されるデータライン（ＤＬ１）は第１領域（Ａｒｅａ１）に配置される垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）のうちで最も左側に位置するデータリンクライン（ＤＬＬＧ２＿Ｖ１）と連結される。

また、第２領域（Ａｒｅａ）に配置される第２データライングループ（ＤＬＧ２）のうちで左側から１番目に配置されるデータライン（ＤＬ２）は第１領域（Ａｒｅａ１）に位置する垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）のうちで左側から２番目に配置されるデータリンクライン（ＤＬＬＧ２＿Ｖ２）と連結される。

このように、第２領域（Ａｒｅａ）に配置される第２データライングループ（ＤＬＧ２）と第１領域（Ａｒｅａ１）に位置する垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）を連結する水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を等しい長さで形成することで、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）と異なる信号配線との間に形成される寄生キャパシタンスを減少させることができる。

この時、第２領域（Ａｒｅａ）に配置される第２データライングループ（ＤＬＧ２）と第１領域（Ａｒｅａ１）に位置する垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）を連結する水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）はデータ駆動回路１３０から遠くなるほどディスプレイパネル１１０の中央に配置されることができる。

また、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を等しい長さで形成する構造は、ディスプレイパネル１１０の左側第２領域（Ａｒｅａ２）だけでなく、ディスプレイパネル１１０の右側第２領域（Ａｒｅａ２）にも等しく適用され得る。

この時、ディスプレイパネル１１０の左側第２領域（Ａｒｅａ２）に配置される水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ１）構造とディスプレイパネル１１０の右側第２領域（Ａｒｅａ２）に配置される水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ２）構造はディスプレイパネル１１０の中央を基準に対称となるように形成することが望ましい。

水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）はコンタクトホール（ＣＮＴ）を通じて垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）と第２データライングループ（ＤＬＧ２）に連結され得る。また、水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）は垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）及び第２データライングループ（ＤＬＧ２）と異なる層に形成され得る。

このように、折曲構造の第２データリンクライングループ（ＤＬＬＧ２）を通じてデータ駆動回路１３０の外側に対応する第２領域（Ａｒｅａ２）の第２データライングループ（ＤＬＧ２）を連結する時、第２領域（Ａｒｅａ）に配置される第２データライングループ（ＤＬＧ２）と第１領域（Ａｒｅａ１）に位置する垂直の第２データリンクライン（ＤＬＬＧ２＿Ｖ）を連結する水平の第２データリンクライン（ＤＬＬＧ２＿Ｈ）を等しい長さで形成することで、ナローベゼルを具現しながら寄生キャパシタンス（Ｃｐ）による染み（Ｓｔａｉｎ）を減少させることができる。

以上で説明した本開示の実施例を簡略に説明すれば下のようである。

本開示の実施例によるディスプレイ装置は、複数のサブピクセル、列方向に配置された複数のデータライン、及び行方向に配置された複数のゲートラインを含むディスプレイパネルと、複数のデータラインを通じてディスプレイパネルにデータ電圧を供給するデータ駆動回路と、複数のゲートラインを通じてディスプレイパネルにゲート信号を供給するゲート駆動回路と、データ駆動回路とゲート駆動回路を制御するタイミングコントローラーを含むが、ディスプレイパネルはデータ駆動回路に対応される第１領域に配置された第１データライングループを連結する直線構造の第１データリンクライングループと、データ駆動回路の外側に対応する第２領域に配置された第２データライングループを同一長さの水平の第２データリンクラインに連結する折曲構造の第２データリンクライングループを含み得る。

第１データリンクライングループはデータ駆動回路と第１データライングループを直線で連結することができる。

折曲構造の第２データリンクライングループはデータ駆動回路に延長される直線の第２データリンクラインと、第１領域に配置される垂直の第２データリンクラインと、垂直の第２データリンクラインと第２データライングループを連結する水平の第２データリンクラインを含み得る。

直線の第２データリンクラインはベゼル領域に配置され得る。

垂直の第２データリンクラインは第１領域で第１データライングループと平行に配置され得る。

水平の第２データリンクラインはデータ駆動回路から遠くなるほどディスプレイパネルの外側に配列され得る。

水平の第２データリンクラインはデータ駆動回路から遠くなるほどディスプレイパネルの中央に配列され得る。

水平の第２データリンクラインはディスプレイパネルの左側第２領域に配置される水平の第２データリンクラインとディスプレイパネルの右側第２領域に配置される水平の第２データリンクラインがディスプレイパネルの中央を基準に対称となるように形成され得る。

水平の第２データリンクラインは第２データライングループと異なる層に形成され得る。

ディスプレイ装置は第２領域の第２データライングループの間に配置されるドミデータリンクラインをさらに含み得る。

また、本開示の実施例によるディスプレイパネルは複数のサブピクセルと、データ駆動回路に対応される第１領域に配置された第１データライングループ及びデータ駆動回路の外側に対応する第２領域に配置された第２データライングループが列方向に配置された複数のデータラインと、行方向に配置された複数のゲートラインと、ベゼル領域で第１データライングループに連結される直線構造の第１データリンクライングループと、同一長さの水平の第２データリンクラインが表示領域を通じて第２データライングループに連結される折曲構造の第２データリンクライングループを含み得る。

以上の説明は本発明の技術思想を例示的に説明したことに過ぎないものであり、本発明が属する技術分野で通常の知識を有した者なら本発明の本質的な特性から脱しない範囲で多様な修正及び変形が可能であろう。また、本発明に開示された実施例は本発明の技術思想を限定するためではなく説明するためのものであるので、このような実施例によって本発明の技術思想の範囲が限定されるものではない。

１００ ディスプレイ装置
１１０ ディスプレイパネル

Claims (21)

1. 複数のサブピクセル、列方向に配置された複数のデータライン、及び行方向に配置された複数のゲートラインを含むディスプレイパネルと、
   前記複数のデータラインを通じて前記ディスプレイパネルにデータ電圧を供給するデータ駆動回路と、
   前記複数のゲートラインを通じて前記ディスプレイパネルにゲート信号を供給するゲート駆動回路と、
   前記データ駆動回路と前記ゲート駆動回路を制御するタイミングコントローラーを含み、
   前記ディスプレイパネルは、
   前記複数のデータラインのうちで前記データ駆動回路に対応される第１領域に配置された第１データライングループを連結する直線構造の第１データリンクライングループと、
   前記複数のデータラインのうちで前記第１領域の外側に位置する第２領域に配置された第２データライングループを同一長さの第２－３データリンクラインに連結する折曲構造の第２データリンクライングループと、
   前記第２領域の前記第２データライングループの間にそれぞれ配置されるドミデータリンクラインと
   を含むディスプレイ装置。
2. 前記第１データリンクライングループは、
   前記データ駆動回路と前記第１データライングループを直線で連結する請求項１に記載のディスプレイ装置。
3. 前記折曲構造の第２データリンクライングループは、
   前記データ駆動回路で延長される第２－１データリンクラインと、
   前記第１領域に配置される第２－２データリンクラインと、
   前記第２－２データリンクラインと前記第２データライングループを連結する前記第２－３データリンクラインとを含む請求項１に記載のディスプレイ装置。
4. 前記第２－１データリンクラインは、ベゼル領域に配置される請求項３に記載のディスプレイ装置。
5. 前記第２－２データリンクラインは、前記第１領域で前記第１データライングループと平行に配置される請求項３に記載のディスプレイ装置。
6. 前記第２－３データリンクラインは、前記データ駆動回路から遠くなるほど前記ディスプレイパネルの外側方向に配列される請求項１に記載のディスプレイ装置。
7. 前記第２－３データリンクラインは、前記データ駆動回路から遠くなるほど前記ディスプレイパネルの中央方向に配列される請求項１に記載のディスプレイ装置。
8. 前記第２－３データリンクラインは、
   前記ディスプレイパネルの左側第２領域に配置される第２－３データリンクラインの一部と前記ディスプレイパネルの右側第２領域に配置される第２－３データリンクラインの一部が前記ディスプレイパネルの中央を基準に対称となるように形成される請求項１に記載のディスプレイ装置。
9. 前記第２－３データリンクラインは、前記第２データライングループと異なる層に形成される請求項１に記載のディスプレイ装置。
10. 前記第２－２データリンクラインは、前記第１領域で前記第１データライングループと相互に配置される請求項３に記載のディスプレイ装置。
11. 複数のサブピクセルと、
    データ駆動回路に対応される第１領域に配置された第１データライングループ及び前記第１領域の外側に位置する第２領域に配置された第２データライングループを含む複数のデータラインと、
    前記第２領域の前記第２データライングループの間に配置されるドミデータリンクラインと、
    複数のゲートラインと、
    ベゼル領域で前記第１データライングループに連結される直線構造の第１データリンクライングループと、
    同一長さの第２－３データリンクラインが表示領域を通じて前記第２データライングループに連結される折曲構造の第２データリンクライングループと
    を含むディスプレイパネル。
12. 前記第１データリンクライングループは、前記データ駆動回路と前記第１データライングループを直線で連結する請求項１１に記載のディスプレイパネル。
13. 前記折曲構造の第２データリンクライングループは、
    前記データ駆動回路で延長される第２－１データリンクラインと、
    前記第１領域に配置される第２－２データリンクラインと、
    前記第２－２データリンクラインと前記第２データライングループを連結する前記第２－３データリンクラインとを含む請求項１１に記載のディスプレイパネル。
14. 前記第２－１データリンクラインは、ベゼル領域に配置される請求項１３に記載のディスプレイパネル。
15. 前記第２－２データリンクラインは、前記第１領域で前記第１データライングループと平行に配置される請求項１３に記載のディスプレイパネル。
16. 前記第２－３データリンクラインは、前記データ駆動回路から遠くなるほど前記ディスプレイパネルの外側方向に配列される請求項１１に記載のディスプレイパネル。
17. 前記第２－３データリンクラインは、前記データ駆動回路から遠くなるほど前記ディスプレイパネルの中央方向に配列される請求項１１に記載のディスプレイパネル。
18. 前記第２－３データリンクラインは、
    前記ディスプレイパネルの左側第２領域に配置される第２－３データリンクラインの一部と前記ディスプレイパネルの右側第２領域に配置される第２－３データリンクラインの一部が前記ディスプレイパネルの中央を基準に対称となるように形成される請求項１１に記載のディスプレイパネル。
19. 前記第２－３データリンクラインは、前記第２データライングループと異なる層に形成される請求項１１に記載のディスプレイパネル。
20. 前記第２－２データリンクラインは、前記第１領域で前記第１データライングループと相互に配置される請求項１３に記載のディスプレイパネル
21. 複数のサブピクセル、複数のデータライン及び複数のゲートラインを含むディスプレイパネルと、
    前記複数のデータラインに複数のデータ電圧を供給するデータ駆動回路と、
    前記複数のゲートラインに複数のゲート信号を供給するゲート駆動回路と、
    前記データ駆動回路と前記ゲート駆動回路を制御するタイミングコントローラーを含み、
    前記ディスプレイパネルは、
    前記複数のデータラインのうちで前記データ駆動回路に対応される第１領域に配置された第１データライングループに連結される線形構造の第１データリンクライングループと、
    前記複数のデータラインのうちで前記第１領域の外側に位置する第２領域に配置された第２データライングループに連結され、前記第１領域で第１方向に配置されるデータリンクラインと前記第１方向に直交する第２方向に延長されるデータリンクラインが等しい長さを有する第２データリンクライングループと、
    前記第２領域の前記第２データライングループの間にそれぞれ配置されるドミデータリンクラインと
    を含むディスプレイ装置。