[go: up one dir, main page]

JP7629589B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP7629589B2
JP7629589B2 JP2022015945A JP2022015945A JP7629589B2 JP 7629589 B2 JP7629589 B2 JP 7629589B2 JP 2022015945 A JP2022015945 A JP 2022015945A JP 2022015945 A JP2022015945 A JP 2022015945A JP 7629589 B2 JP7629589 B2 JP 7629589B2
Authority
JP
Japan
Prior art keywords
growth
epitaxial layer
wafer
epitaxial
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022015945A
Other languages
English (en)
Other versions
JP2023113512A (ja
Inventor
孝興 ▲辻▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2022015945A priority Critical patent/JP7629589B2/ja
Publication of JP2023113512A publication Critical patent/JP2023113512A/ja
Application granted granted Critical
Publication of JP7629589B2 publication Critical patent/JP7629589B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、エピタキシャルウェーハの製造方法に関するものである。
気相成長によりシリコン単結晶基板の表面上にエピタキシャル層を形成したシリコンエピタキシャルウェーハは電子デバイスに広く使用されている(特許文献1-6)。近年、電子デバイスの微細化によって、エピタキシャルウェーハでの表面品質の要求が厳しくなっている。この表面品質の一つにヘイズレベルがある。ヘイズとはエピタキシャルウェーハの表面に発生した微小な凹凸であり、暗室内で集光ランプ等を用いてエピタキシャル層の表面を観察すると、光が乱反射して白く曇って見えるものである。ヘイズレベルの評価は、例えばケー・エル・エー社製のパーティクルカウンターSP3(光散乱測定装置)を用いて、ヘイズの散乱光測定により検出することができる。
ヘイズレベルはエピタキシャル成長条件(特に成長温度と成長速度)に深く関係している。また、ヘイズレベルはシリコン単結晶基板の面方位も関係しており、(100)面方位よりも(110)面方位において悪化しやすい傾向にある。近年、電子デバイスの高性能化のため、(100)面方位から(110)面方位の単結晶基板へと移行する動きが見られている。このようにヘイズレベルの改善(特には(110)面方位での改善)が必要となっている。
特表2003-505317号公報 特開2011-44692号公報 特開2015-213102号公報 特開2020-107729号公報 特開2020-107730号公報 特開2005-294711号公報
本発明は上記のような課題を解決するためになされたものであり、半導体基板(特には面方位{110}のシリコン単結晶ウェーハ)上に、ヘイズレベルの悪化を抑えてエピタキシャル成長を効率良く行う方法を提供することを目的とする。
上記目的を達成するために、本発明は、半導体基板の表面上にエピタキシャル層を気相成長させるエピタキシャルウェーハの製造方法であって、
前記半導体基板の表面上に半導体材料の第1のエピタキシャル層を第1の成長温度と第1の成長速度とで成長させる第1の成長ステップと、
前記第1のエピタキシャル層上に半導体材料の第2のエピタキシャル層を、前記第1の成長温度と等しい第2の成長温度と前記第1の成長速度よりも低い第2の成長速度とで成長させる第2の成長ステップと、
を含むことを特徴とするエピタキシャルウェーハの製造方法を提供する。
本発明のエピタキシャルウェーハの製造方法であれば、半導体基板の表面上にヘイズレベルの悪化を抑えてエピタキシャル成長を行うことが可能となり、ヘイズレベルが低減されたエピタキシャルウェーハを効率良く生産性高く製造することができる。例えば面方位{110}のシリコン単結晶ウェーハのようなヘイズレベルが悪化しやすい半導体基板上にエピタキシャル層を気相成長する際に特に有効である。
このとき、前記第1のエピタキシャル層と前記第2のエピタキシャル層の合計膜厚を100とした場合に、
前記第2の成長ステップにおいて成長させる前記第2のエピタキシャル層の膜厚を2.5以上とすることができる。
このような膜厚の第2のエピタキシャル層を第1のエピタキシャル層上に成長させることで、より確実に、第1のエピタキシャル層でのヘイズレベルを改善して高品質のエピタキシャルウェーハを得ることができる。
さらには、前記第2の成長ステップにおいて成長させる前記第2のエピタキシャル層の膜厚を10以上とすることができる。
これにより、より一層、ヘイズレベルの悪化を抑えることができる。
また、前記半導体基板として、面方位{110}の基板を用いることができる。
{100}面方位に比べて{110}面方位の方がヘイズレベルが悪化しやすい傾向があるため、ヘイズレベルを抑制できる効果を有する本発明はより有効である。
また、前記半導体基板として、シリコン単結晶ウェーハを用いることができる。
エピタキシャル層を成長させる半導体基板としてシリコン単結晶ウェーハはよく用いられており、需要が高い。
本発明のエピタキシャルウェーハの製造方法によって、ヘイズレベルが低減された高品質のエピタキシャルウェーハを生産性高く製造することができる。特には、面方位{110}のシリコン単結晶ウェーハ上へエピタキシャル層を形成する際に有効な方法である。
本発明のエピタキシャルウェーハの製造方法の一例を示す説明図である。 気相成長時のウェーハの温度プロファイルを示すグラフである。 枚葉式の気相成長装置の構成の一例を示す概略図である。 比較例1におけるエピタキシャルウェーハの製造方法を示す説明図である。 比較例1におけるウェーハの温度プロファイルを示すグラフである。 実施例1-4、比較例1-2におけるヘイズレベルの評価結果を示すグラフである。
以下、本発明の実施形態について図面を参照して説明するが、本発明はこれに限定されるものではない。
前述したように、特にはヘイズレベルが悪化しやすい傾向のある半導体基板(面方位{110}のシリコン単結晶ウェーハ等)上にエピタキシャル層を形成して、ヘイズレベルが低減されたエピタキシャルウェーハを製造する方法が求められていた。本発明者が鋭意研究を行ったところ、第1の成長ステップ(第1の成長温度と第1の成長速度で第1のエピタキシャル層を成長させる)と、第2の成長ステップ(第2の成長温度と第2の成長速度で第2のエピタキシャル層を成長させる)を含み、第2の成長温度が第1の成長温度と等しく、第2の成長速度が第1の成長速度よりも低い条件でエピタキシャルウェーハを製造すれば、ヘイズレベルが低くて良好なエピタキシャルウェーハを高い生産性で得ることができることを見出し、本発明を完成させた。
なお以下では、半導体基板として面方位{110}のシリコン単結晶ウェーハ(シリコン単結晶基板)を、また、半導体材料の第1のエピタキシャル層および第2のエピタキシャル層としてシリコン単結晶膜を例に挙げて説明する。シリコン単結晶ウェーハやシリコン単結晶膜は需要が高い。また、主面が{110}面の基板ではエピタキシャル層表面のヘイズレベルが悪化しやすく、ヘイズレベルを改善できる本発明は特に有効である。ただし、本発明はこれに限定されるものではなく、所望の面方位の半導体基板を用いて所望の半導体材料のエピタキシャル層を成長させることができる。
最初に、本発明のエピタキシャルウェーハの製造方法において使用される気相成長装置の好適な一例として、枚葉式の気相成長装置の構成について説明する。図3は枚葉式の気相成長装置の概略の一例である。
図3に示すように、気相成長装置1は、反応容器2と、該反応容器2の内部に設けられてシリコン単結晶基板Wを上面で支持するサセプタ3とを備えている。
そして、反応容器2には、該反応容器2内に原料ガス(例えば、トリクロロシラン)及びキャリアガス(例えば、水素)を含む気相成長用ガスをサセプタ3の上側の領域に導入してサセプタ3上のシリコン単結晶基板Wの主面上に供給する気相成長用ガス導入管4が設けられている。また、反応容器2のうちの、気相成長用ガス導入管4が設けられた側と同じ側には、反応容器2内にパージガス(例えば、水素)をサセプタ3の下側の領域に導入するパージガス導入管5が設けられている。
さらに、反応容器2のうちの、気相成長用ガス導入管4及びパージガス導入管5が設けられた側と反対側には、反応容器2内のガス(気相成長用ガス及びパージガス)が排気される排気管6が設けられている。
また、反応容器2の外部には、該反応容器2を上側と下側とから加熱する加熱装置7a、7bが設けられている。加熱装置7a、7bとしては、例えば、ハロゲンランプ等が挙げられる。
サセプタ3は、例えば炭化ケイ素で被覆されたグラファイトにより構成されている。このサセプタ3は、例えば略円板状に形成され、その上面には、該上面上にシリコン単結晶基板Wを位置決めするための平面視で略円形状の凹部である座ぐり3aが形成されているものである。
また、サセプタ3の下面には、該裏面からサセプタ3を支持するサセプタ支持部材8が設けられている。このサセプタ支持部材8は、矢印Aで示す上下方向に移動可能で、かつ、矢印Bで示す方向に回転可能とされている。
次に、本発明のエピタキシャルウェーハの製造方法について説明する。図1は、化学気相成長(CVD:Chemical Vaper Deposition)によりシリコンエピタキシャルウェーハを製造する方法の説明図である。具体的には、シリコンエピタキシャルウェーハを製造するまでの各工程におけるウェーハの構成例を示している。
また、図2に気相成長時のウェーハの温度プロファイルを示す。
<半導体基板の準備>
図1の上段に示すように、半導体基板として、一例としてシリコン単結晶基板W(以下、単にウェーハという場合がある)を準備する。半導体基板Wの特性(導電型、抵抗率、面方位、直径など)は、製造しようとするシリコンエピタキシャルウェーハの使用目的に応じて適宜設定すれば良い。
ここでは面方位{110}のシリコン単結晶基板とする。なお、主面が{110}面ジャストのものに限らず、{110}面からオフ角(例えば0度超、0.5度未満)だけ傾斜したものとすることもできる。これらのようにすれば、面方位{100}のものに比べて高いキャリア移動度を有するものとすることができるし、後にヘイズレベルが低減されたシリコンエピタキシャルウェーハを得ることができる。
まず、浮遊帯域溶融(Floating Zone:FZ)法あるいはチョクラルスキー(Czochralski:CZ)法等の公知の方法によって、主軸方位が<110>のシリコン単結晶インゴットを製造する。そして、得られたシリコン単結晶インゴットを、頭部と尾部とを切断した後、インゴット周辺部を回転して削り、直径を正確に出すとともにインゴットを完全な円柱ブロックにする。
このように仕上げられた円柱ブロックに対して、内周刃切断機等のスライサーにより、主面が{110}面ジャストになるようにスライシングする。
そして、スライシング後のシリコン単結晶基板の両面外周縁にベベル加工により面取りを施す。
面取り終了後のシリコン単結晶基板に対して遊離砥粒を用いて両面ラップを行い、ラップウェーハとする。あるいは、固定砥粒を用いて両面を研削し、研削ウェーハとする。
次いで、ラップウェーハあるいは研削ウェーハをエッチング液に浸漬することにより、両面を化学エッチング処理する。化学エッチング処理は、ラップや研削によってシリコン単結晶基板の表面に生じたダメージ層を除去するために行われる。
この化学エッチング処理後に、表面あるいは表裏面をメカノケミカルポリッシングにより鏡面研磨を行い、さらに最終洗浄を施す。
このようにして、主面が{100}面のシリコン単結晶基板よりもキャリア移動度が高い、主面が{110}面(すなわち、面方位{110})のシリコン単結晶基板を用意する。
<自然酸化膜の除去>
次に、準備したウェーハWの表面上に第1のエピタキシャル層11(ここではシリコン単結晶膜)を気相成長させるにあたり、ウェーハWの表面の自然酸化膜を除去する。
具体的には、ウェーハWを例えば図3に示すような枚葉式の気相成長装置1の反応容器2内に投入し、サセプタ3の上面の座ぐり3a内に載置する。
その後、気相成長装置1に備えられた加熱装置7a、7bにより、図2の「Ramp」の部分で示すように、ウェーハWを「Bake」のための所定の熱処理温度T0(ここでは温度T)まで昇温させる。図2では、この熱処理温度T0は、後述する第1のエピタキシャル層11における第1の成長温度T1(図2の「Depo1」での温度)と同じ例を示しているが、その第1の成長温度T1と異なっていたとしても良い。この熱処理温度T0は、例えば1100℃付近の温度、具体的には例えば1100℃±60℃とすることができる。そして、「Bake」の部分で示すように、ウェーハWの温度を熱処理温度T0(温度T)に所定時間維持しつつ、気相成長用ガス導入管4及びパージガス導入管5をそれぞれ介して反応容器2に水素を導入して、水素雰囲気下でウェーハWの表面に形成された自然酸化膜を除去する為の熱処理(Bake)を行う。なお、ウェーハWが投入される前段階から反応容器2内に水素を導入しておき、ウェーハWの投入後に加熱する手順でも良い。
<第1のエピタキシャル層の気相成長(第1の成長ステップ)>
その後、図1の中段に示すように、自然酸化膜を除去したウェーハWの表面上に、第1の成長温度T1と第1の成長速度GR1とで第1のエピタキシャル層11を成長させる。図2の「Depo1」の部分で示すようにウェーハWの温度を第1の成長温度T1(ここでは、自然酸化膜の除去時の熱処理温度T0と同じで温度T)としたうえで、反応容器2内に、シリコン単結晶膜の原料となる原料ガス(具体的にはトリクロロシラン(TCS)等のシランガス)、原料ガスを希釈するためのキャリアガス(例えば水素)及びシリコン単結晶膜に導電型を付与するドーパントガス(例えばボロンやリンを含むガス)を含む気相成長用ガスを流す。そして、この気相成長用ガスにより、ウェーハWの表面上に半導体材料の第1のエピタキシャル層11(シリコン単結晶膜)を成長させる。
この第1のエピタキシャル層11の特性(膜厚、抵抗率、導電型など)は、製造しようとするシリコンエピタキシャルウェーハの使用目的に応じて適宜設定すれば良い。そして、所望の特性を有した第1のエピタキシャル層11が得られるように、第1の成長ステップの成長条件(第1の成長温度T1、第1の成長速度GR1、第1の成長時間等)を設定する。
具体的には、第1の成長時間は、第1のエピタキシャル層11について所望の膜厚が得られるように設定すれば良い。
また、第1の成長温度T1や第1の成長速度GR1は、例えば第1のエピタキシャル層11での生産性を考慮して成膜時間を短くすることができる成長温度、成長速度とするのが好ましい。例えば1100℃付近(1100℃±60℃の範囲)とすることができる。また、第1の成長速度GR1は、例えば成長速度が高い領域(一例を挙げると、2.5μm/min以上の領域)とすることができる。成長速度は、成長温度を高くすることや、反応容器に導入する原料ガスの流量や、気相成長用ガス(原料ガスとキャリアガスを含む)中の原料ガスの濃度によって調整することができる。
このようにして第1のエピタキシャル層を成長させた後、反応容器への気相成長用ガスの導入を停止させて、エピタキシャル層の成長を一旦停止させる。
<第2のエピタキシャル層の気相成長(第2の成長ステップ)>
次に、図1の下段に示すように、第1のエピタキシャル層11上に、第2の成長温度T2と第2の成長速度GR2とで(図2の「Depo2」)第2のエピタキシャル層12(シリコン単結晶膜)を成長させて、エピタキシャルウェーハ13(シリコンエピタキシャルウェーハ)を製造する。このとき、エピタキシャル層のヘイズレベル(表面の凹凸)を低減するために、エピタキシャル層の成長条件を、前述した第1の成長ステップの成長条件から、予め定めた第2の成長ステップの成長条件(第2の成長温度T2、第2の成長速度GR2、第2の成長時間等)に切り替えたうえで、図1の下段に示すように、第1のエピタキシャル層11の上に第2のエピタキシャル層12(シリコン単結晶膜)を気相成長させる。
このとき、第2の成長温度T2は第1の成長温度T1と等しく設定し、かつ、第2の成長速度GR2は第1の成長速度GR1よりも低く設定し、第2のエピタキシャル層12の気相成長を行う。
すなわち、第1の成長温度T1(図2の場合、温度T)を例えば1100℃に設定した場合には、第2の成長温度T2は、同様にその1100℃のままとする。
また、第1の成長速度GR1を例えば2.5μm/minに設定した場合には、第2の成長速度GR2は、2.5μm/minよりも低い成長速度(例えば2.0μm/min、1.5μm/min、1.0μm/minなど)に設定する。この場合の成長速度の調整方法は、第1の成長ステップのときと同様に、原料ガスの流量や濃度の調整で行うことができる。
第1の成長ステップの成長条件と第2の成長ステップの成長条件とが上記のような関係となるように設定して気相成長を行うことで、第1の成長ステップの成長条件で単層のエピタキシャル層を成長させた場合(第1のエピタキシャル層のみを成長させた場合)に比べて、最終的に得られるエピタキシャルウェーハ13の表面(第2のエピタキシャル層12の表面)におけるヘイズレベルを低減することができる。例えば、ケー・エル・エー社製の光散乱測定器(SP3)を用いてDWOチャンネル(Dark Field Wide Oblique)にて主面を評価した場合に、2.0ppm、又はさらにはそれ以下の優れたヘイズレベルのものを得ることができる。
また、このように第1の成長ステップとそれより成長速度が低い第2の成長ステップの2段階に分けて行うことで、成長速度がより低い第2の成長ステップの成長条件で単層のエピタキシャル層を成長させた場合(第2のエピタキシャル層のみを成長させた場合)に比べて、効率良くエピタキシャル成長を行うことができ、生産性を上げることができる。
なお、第2の成長時間は、第2のエピタキシャル層12について所望の膜厚が得られるように設定すれば良い。
ただし、この第2のエピタキシャル層12の膜厚と第1のエピタキシャル層11の膜厚の関係において、これらの層の合計膜厚を100とした場合に、第2のエピタキシャル層の膜厚を例えば2.5以上とするのが好ましい(合計膜厚に対する第2のエピタキシャル層の膜厚の割合:2.5%以上)。このようにすることで、ヘイズレベルの改善をより確実なものとすることができる。より好ましくは、第2のエピタキシャル層の膜厚を10以上とすることができる(10%以上)。また、第2のエピタキシャル層の膜厚の上限は100未満であれば良く特に限定されないが、例えば25もあれば(25%)、ヘイズレベルを極めて十分に改善できるし、生産性を大きく損なうこともないので好ましい。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
直径300mm、主面の面方位が(110)のP型シリコン単結晶ウェーハを複数(3枚)準備して、図3に示す気相成長装置1と同様の構成である、枚葉式の気相成長装置(アプライドマテリアルズ社製装置:センチュラ)を用いて、各シリコン単結晶ウェーハの表面の自然酸化膜を除去後、その表面上に異なる成長条件で2層のシリコン単結晶膜の成膜を行い、エピタキシャルウェーハを製造した。具体的には、以下のような成長条件とした。
<自然酸化膜の除去条件>
水素雰囲気下にて熱処理(熱処理温度:1100℃)
<第1のエピタキシャル層(1層目)の成長条件>
成長温度:1100℃
成長速度:2.5μm/min
膜厚:1.95μm
<第2のエピタキシャル層(2層目)の成長条件>
成長温度:1100℃
成長速度:1.5μm/min
膜厚:0.05μm
<合計膜厚に対する第2のエピタキシャル層の膜厚の割合>
2.5%
なお、気相成長時、原料ガスとしてトリクロロシランを、キャリアガスとして水素を用いた。原料ガスの供給量は1層目では12slm程度とし、2層目では6slm程度とした。キャリアガスの供給量は90slmとした。パージガスについても水素を選択し、供給量を25slmとした。
その後、成長させたエピタキシャル層表面のヘイズを評価した。ヘイズは、ケー・エル・エー社製の光散乱測定器(SP3)を用いてDWOチャンネルにてヘイズレベルを評価した。評価の結果、2.0ppmであった。この評価値は、上記のようにして同一条件で複数(上述の3枚)のエピタキシャルウェーハを製造して、それらのエピタキシャルウェーハについて評価を行って得たヘイズレベルの平均値である。
(比較例1)
実施例1と同様のシリコン単結晶ウェーハを同様の枚数だけ準備して、実施例1と同様の装置を用い、実施例1と同様の自然酸化膜除去を行った後に、実施例1の1層目と同様の成長温度、成長速度(1100℃、2.5μm/min)で膜厚2μmの単層のエピタキシャル層(シリコン単結晶膜)を成長させてエピタキシャルウェーハを製造した。このエピタキシャル層は、実施例1で言うところの第1のエピタキシャル層のみの構成なので、<合計膜厚に対する第2のエピタキシャル層の膜厚の割合>は0%である。
なお、比較例1のエピタキシャルウェーハの製造方法の説明図を図4に示し、気相成長時のウェーハの温度プロファイルを図5に示す。
その後、成長させたエピタキシャル層表面のヘイズレベルを実施例1と同様にして評価したところ、2.4ppmであった。
(比較例2、実施例2~4)
合計膜厚が2μmのところ、<合計膜厚に対する第2のエピタキシャル層の膜厚の割合>は比較例1では0%、実施例1は2.5%であったが、さらに5%、10%、25%、100%と変化させてエピタキシャル層を形成した(順に、実施例2~4、比較例2)。なお、比較例2におけるエピタキシャル層は、実施例1で言うところの第2のエピタキシャル層のみの構成となる。
実施例1と同様にしてヘイズレベルを測定した結果、それぞれ、1.8ppm、1.6ppm、1.5ppm、1.4ppmとなりヘイズレベルは改善された。
実施例1-4、比較例1-2のヘイズレベルの評価結果を図6に示す。図6に示すように<合計膜厚に対する第2のエピタキシャル層の膜厚の割合>が2.5%以上にてヘイズレベルは2.0ppm以下に改善できた。ただし、比較例2では、ヘイズレベルの抑制はより確実になったが、成長速度が低いために生産性が実施例4に比べて33%悪化することになったため、有効な製造方法とは言えない。生産性も考慮すると、第2のエピタキシャル層の厚さは2.5%以上25以下%がより好ましく、さらには10%以上25%以下が好ましい。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…枚葉式の気相成長装置、 2…反応容器、 3…サセプタ、
3a…座ぐり、 4…気相成長用ガス導入管、 5…パージガス導入管、
6…排気管、 7a、7b…加熱装置、 8…サセプタ支持部材、
W…シリコン単結晶基板、
11…第1のエピタキシャル層(シリコン単結晶膜)、
12…第2のエピタキシャル層(シリコン単結晶膜)、
13…エピタキシャルウェーハ(シリコンエピタキシャルウェーハ)。

Claims (4)

  1. 半導体基板の表面上にエピタキシャル層を気相成長させるエピタキシャルウェーハの製造方法であって、
    前記半導体基板の表面上に半導体材料の第1のエピタキシャル層を第1の成長温度と第1の成長速度とで成長させる第1の成長ステップと、
    前記第1のエピタキシャル層上に半導体材料の第2のエピタキシャル層を、前記第1の成長温度と等しい第2の成長温度と前記第1の成長速度よりも低い第2の成長速度とで成長させる第2の成長ステップと、
    を含み、
    前記第1のエピタキシャル層と前記第2のエピタキシャル層の合計膜厚を100とした場合に、
    前記第2の成長ステップにおいて成長させる前記第2のエピタキシャル層の膜厚を2.5以上とすることを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記第2の成長ステップにおいて成長させる前記第2のエピタキシャル層の膜厚を10以上とすることを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。
  3. 前記半導体基板として、面方位{110}の基板を用いることを特徴とする請求項1または請求項2に記載のエピタキシャルウェーハの製造方法。
  4. 前記半導体基板として、シリコン単結晶ウェーハを用いることを特徴とする請求項1から請求項3のいずれか一項に記載のエピタキシャルウェーハの製造方法。
JP2022015945A 2022-02-03 2022-02-03 エピタキシャルウェーハの製造方法 Active JP7629589B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022015945A JP7629589B2 (ja) 2022-02-03 2022-02-03 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022015945A JP7629589B2 (ja) 2022-02-03 2022-02-03 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2023113512A JP2023113512A (ja) 2023-08-16
JP7629589B2 true JP7629589B2 (ja) 2025-02-14

Family

ID=87566348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022015945A Active JP7629589B2 (ja) 2022-02-03 2022-02-03 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP7629589B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044692A (ja) 2009-07-24 2011-03-03 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP2012043892A (ja) 2010-08-17 2012-03-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP2015213102A (ja) 2014-05-01 2015-11-26 信越半導体株式会社 エピタキシャルウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044692A (ja) 2009-07-24 2011-03-03 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP2012043892A (ja) 2010-08-17 2012-03-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP2015213102A (ja) 2014-05-01 2015-11-26 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP2023113512A (ja) 2023-08-16

Similar Documents

Publication Publication Date Title
CN104718601B (zh) 具有SiC外延膜的4H‑SiC外延晶片的制造方法
TWI435962B (zh) 經磊晶塗覆之半導體晶圓及製造經磊晶塗覆之半導體晶圓之裝置與方法
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
CN108713075B (zh) 氮化铝单晶基板的制造方法
CN107004583B (zh) 晶片支承台、化学气相生长装置、外延晶片及其制造方法
KR20090055567A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN115704109A (zh) SiC外延晶片及SiC外延晶片的制造方法
JP7629589B2 (ja) エピタキシャルウェーハの製造方法
JP4423903B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP7322408B2 (ja) 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法
JP2024019474A (ja) 炭化ケイ素半導体エピタキシャル基板
JP7629154B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN113544817B (zh) 硅外延晶片的制造方法和硅外延晶片
CN111051581B (zh) 碳化硅外延晶片
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
JP7600612B2 (ja) 炭化珪素多結晶膜の成膜方法および炭化珪素多結晶基板の製造方法
EP4525023A1 (en) Epitaxial wafer
JP2018157138A (ja) エピタキシャルウェーハの製造方法
TW202022174A (zh) 用於製造磊晶塗覆的半導體晶圓的方法
TW202421821A (zh) 異質磊晶基板的製造方法
WO2023181586A1 (ja) 窒化アルミニウム単結晶基板、及び窒化アルミニウム単結晶基板の製造方法
TW202424291A (zh) 異質磊晶用單晶矽基板、磊晶基板、半導體裝置及異質磊晶用單晶矽基板的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241230

R150 Certificate of patent or registration of utility model

Ref document number: 7629589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150