JP7621110B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP7621110B2 JP7621110B2 JP2020212544A JP2020212544A JP7621110B2 JP 7621110 B2 JP7621110 B2 JP 7621110B2 JP 2020212544 A JP2020212544 A JP 2020212544A JP 2020212544 A JP2020212544 A JP 2020212544A JP 7621110 B2 JP7621110 B2 JP 7621110B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pixel circuit
- wiring
- electrically connected
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Description
本発明は、表示装置に関する。 The present invention relates to a display device .
例えば、有機エレクトロルミネッセンス（ＥＬ）素子を用いた有機ＥＬ表示装置（有機ＥＬディスプレイ）は、高輝度で自発光であること、直流低電圧駆動が可能であること、応答性が高速であること、固体有機膜による発光であることから、表示性能に優れていると共に、薄型化、軽量化、低消費電力化が可能である。このため、将来的に液晶表示装置に代わる表示装置として期待されている（例えば、下記特許文献１を参照。）。
For example, organic EL display devices (organic EL displays) that use organic electroluminescence (EL) elements are highly luminous and self-luminous, can be driven at a low DC voltage, have high response speeds, and emit light from a solid organic film. As a result, they have excellent display performance and can be made thin, lightweight, and consume less power. For these reasons, they are expected to replace liquid crystal display devices in the future (see, for example,
具体的に、有機ＥＬ表示装置は、複数の画素が面内にマトリックス状に並んで配置された表示領域を含む表示パネルを備えている。表示パネルは、表示領域の面内における横方向と縦方向とに並ぶ複数の走査線（ゲートライン）と複数の信号線（データライン）及び複数の電源線（電源ライン）とを含み、これら複数の走査線と複数の信号線とによって区画された領域毎に、上述した画素を構成する画素回路が設けられた構成となっている。 Specifically, an organic EL display device has a display panel including a display area in which a plurality of pixels are arranged in a matrix on a surface. The display panel includes a plurality of scanning lines (gate lines), a plurality of signal lines (data lines), and a plurality of power lines (power lines) arranged in the horizontal and vertical directions on the surface of the display area, and a pixel circuit that constitutes the above-mentioned pixels is provided in each area partitioned by the plurality of scanning lines and the plurality of signal lines.
表示パネルは、画素回路として、発光素子である有機ＥＬ素子と、保持容量であるコンデンサと、スイッチング素子である２つの薄膜トランジスタ（ＴＦＴ）素子とを備えている。表示パネルでは、走査線と接続された選択用ＴＦＴ素子のスイッチング動作により、選択用ＴＦＴ素子を介して信号線と接続された保持容量に信号線の電位（画像データ）が保持される。また、保持容量の電位に応じて、駆動用ＴＦＴ素子を介して電源線と接続された有機ＥＬ素子に駆動電流が流れる。これにより、有機ＥＬ素子を発光（点灯）させることが可能である。 The display panel has a pixel circuit that includes an organic EL element, which is a light-emitting element, a capacitor, which is a storage capacitance, and two thin film transistor (TFT) elements, which are switching elements. In the display panel, the potential (image data) of the signal line is stored in the storage capacitance connected to the signal line via the selection TFT element through the switching operation of the selection TFT element connected to the scan line. In addition, depending on the potential of the storage capacitance, a drive current flows through the organic EL element connected to the power line via the drive TFT element. This makes it possible to cause the organic EL element to emit light (light up).
また、表示パネルには、ベゼル（額縁）と呼ばれる周辺領域が表示領域の周囲を囲むように設けられている。周辺領域には、表示領域の外側へと引き出された複数の走査線と複数の信号線との各々に対応した複数の接続部が、この周辺領域の横方向と縦方向とに並んで設けられている。複数の走査線及び複数の信号線は、これら複数の接続部に接続されたフレキシブルプリント配線基板（ＦＰＣ）を介して外部の駆動回路（ドライバ）と電気的に接続されている。 The display panel also has a peripheral area called a bezel (frame) that surrounds the periphery of the display area. In the peripheral area, a number of connection parts corresponding to a number of scanning lines and a number of signal lines that are drawn out to the outside of the display area are arranged in the horizontal and vertical directions of the peripheral area. The multiple scanning lines and multiple signal lines are electrically connected to an external drive circuit (driver) via a flexible printed circuit board (FPC) that is connected to the multiple connection parts.
ところで、上述した従来の表示装置では、表示領域の外側に周辺領域を設けることによって、パネルサイズが大きくなるだけでなく、パネル重量が増加するといった課題がある。また、マルチディスプレイとして、複数の表示パネルを面内に並べて１つの画面として表示する場合、上述した表示パネルの周辺領域が邪魔な存在となるといった課題がある。 However, in the conventional display devices described above, providing a peripheral area outside the display area not only increases the panel size, but also increases the panel weight, which is an issue. In addition, when multiple display panels are arranged on a surface as a multi-display to display a single screen, the peripheral area of the display panel described above becomes an obstacle.
本発明は、このような従来の事情に鑑みて提案されたものであり、表示パネルの周辺領域を縮小化することを可能とした表示装置を提供することを目的とする。 The present invention has been proposed in view of the above-mentioned conventional circumstances, and has an object to provide a display device that makes it possible to reduce the peripheral area of the display panel.
上記目的を達成するために、本発明は以下の手段を提供する。
〔１〕 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備え、
前記表示パネルは、前記画素を構成する画素回路が設けられた画素回路基板と、
前記画素回路を駆動する駆動回路が設けられた駆動回路基板と、
前記画素回路基板の一方の面側に配置されて、前記複数の画素回路の各々と電気的に接続される複数の第１の配線と、
前記画素回路基板の厚み方向に配置されて、前記複数の第１の配線の各々と電気的に接続される複数のコンタクトプラグと、
前記画素回路基板の他方の面側に配置されて、前記複数のコンタクトプラグの各々と電気的に接続される複数の第２の配線と、
前記駆動回路基板の一方の面側又は他方の面側に配置されて、前記駆動回路と電気的に接続される複数の第３の配線とを有し、
前記画素回路基板の他方の面と前記駆動回路基板の一方の面又は他方の面とが対向した状態で、前記第２の配線と前記第３の配線とが電気的に接続されると共に、
前記表示領域と平面視で重なる領域内に、前記駆動回路基板が設けられ、
前記画素回路基板は、前記表示領域の面内において交差する一の方向に並ぶ複数の走査線と、前記表示領域の面内において交差する他の方向に並ぶ複数の信号線とを含み、
前記複数の走査線と前記複数の信号線とによって区画された領域毎に、前記画素回路が設けられ、
前記第１の配線、前記コンタクトプラグ及び前記第２の配線は、前記走査線と、前記信号線との各々に対応して設けられ、
前記複数の第３の配線は、前記複数の走査線と、前記複数の信号線との各々に対応した線列毎に、前記一の方向と前記他の方向とに各々並んで設けられ、
前記駆動回路は、前記複数の走査線と電気的に接続される走査線駆動回路であり、
前記表示パネルは、前記複数の信号線と電気的に接続される信号線駆動回路が設けられたフレキシブルプリント配線板を有し、
前記信号線に対応して設けられた前記第２の配線と、前記フレキシブルプリント配線板とが電気的に接続されると共に、
前記表示領域と平面視で重なる領域内に、前記フレキシブルプリント配線板が設けられていることを特徴とする表示装置。
In order to achieve the above object, the present invention provides the following means.
[1] A display panel including a display area in which a plurality of pixels are arranged in a plane,
The display panel includes a pixel circuit substrate on which pixel circuits constituting the pixels are provided;
a drive circuit board provided with a drive circuit for driving the pixel circuit;
a plurality of first wirings arranged on one surface side of the pixel circuit substrate and electrically connected to each of the plurality of pixel circuits;
a plurality of contact plugs arranged in a thickness direction of the pixel circuit substrate and electrically connected to the plurality of first wirings,
a plurality of second wirings arranged on the other surface side of the pixel circuit substrate and electrically connected to each of the plurality of contact plugs ;
a plurality of third wirings arranged on one surface side or the other surface side of the drive circuit board and electrically connected to the drive circuit;
The second wiring and the third wiring are electrically connected in a state in which the other surface of the pixel circuit substrate faces one surface or the other surface of the drive circuit substrate, and
the drive circuit board is provided in a region overlapping with the display region in a plan view ,
the pixel circuit substrate includes a plurality of scanning lines arranged in one direction intersecting within a plane of the display area, and a plurality of signal lines arranged in another direction intersecting within the plane of the display area,
the pixel circuit is provided for each area partitioned by the plurality of scanning lines and the plurality of signal lines;
the first wiring, the contact plug, and the second wiring are provided corresponding to the scanning lines and the signal lines, respectively;
the third wirings are arranged in line in the one direction and the other direction for each of the scanning lines and the signal lines;
the driving circuit is a scanning line driving circuit electrically connected to the plurality of scanning lines,
the display panel includes a flexible printed wiring board provided with a signal line drive circuit electrically connected to the plurality of signal lines;
The second wiring provided corresponding to the signal line is electrically connected to the flexible printed wiring board,
A display device, comprising : a flexible printed wiring board provided in a region that overlaps with the display region in a plan view .
以上のように、本発明によれば、表示パネルの周辺領域を縮小化することを可能とした表示装置を提供することが可能である。 As described above, according to the present invention, it is possible to provide a display device that enables the peripheral area of the display panel to be reduced.
以下、本発明の実施形態について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を模式的に示している場合があり、各構成要素の数や寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
In addition, the drawings used in the following description may show characteristic parts in a schematic manner for the sake of convenience in order to make the characteristics easier to understand, and the number of components and dimensional ratios are not necessarily the same as in reality. Furthermore, the materials, dimensions, etc. exemplified in the following description are merely examples, and the present invention is not necessarily limited to them, and can be appropriately changed and implemented within the scope of the present invention.
（第１の実施形態）
〔表示装置〕
先ず、本発明の第１の実施形態として、例えば図１～図９に示す表示装置１Ａについて説明する。
(First embodiment)
[Display Device]
First, as a first embodiment of the present invention, a
なお、図１は、表示装置１Ａの構成を示す回路図である。図２は、画素回路３の構成を示す回路図である。図３は、表示パネル２Ａの構成を示す要部断面図である。図４は、画素回路基板４の構成を示す断面図である。図５は、画素回路基板４の構成を示す透視平面図である。図６は、画素回路基板４の別の構成を示す透視平面図である。図７は、画素回路基板４の別の構成を示す透視平面図である。図８は、画素回路基板４の別の構成を示す透視平面図である。図９は、表示パネル２Ａを裏面側から見た平面図である。
Note that FIG. 1 is a circuit diagram showing the configuration of
本実施形態の表示装置１Ａは、図１、図２及び図３に示すように、有機ＥＬ素子を用いてカラー表示を行う有機ＥＬ表示装置（有機ＥＬディスプレイ）に本発明を適用したものである。
As shown in Figures 1, 2, and 3, the
具体的に、この表示装置１Ａは、複数の画素Ｐが面内に並んで配置された表示領域Ｅを含む表示パネル２Ａを備えている。表示パネル２Ａは、画素Ｐを構成する画素回路３が設けられた画素回路基板４を有している。
Specifically, this
画素回路基板４は、表示領域Ｅの面内において交差する一の方向（図１及び図２では縦方向）に並ぶ複数の走査線５と、表示領域Ｅの面内において交差する他の方向（図１及び図２では横方向）に並ぶ複数の信号線６及び複数の電源線７とを含む。画素回路基板４は、これら複数の走査線５と複数の信号線６及び複数の電源線７とによって区画された領域毎に、画素回路３が設けられた構造を有している。
The
また、表示パネル２Ａは、少なくとも赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色に対応した複数の画素（「サブピクセル」という。）Ｐを１つの画素ユニット（「ピクセル」という）Ｐｕとし、この画素ユニットＰｕが面内に周期的に並んで配置された構造を有している。
The
本実施形態では、赤（Ｒ）に対応した画素Ｐと、緑（Ｇ）に対応した画素Ｐと、青（Ｂ）に対応した画素Ｐとが他の方向に周期的に並ぶことによって、１つの画素ユニットＰｕが構成されている。また、本実施形態では、平面視で矩形状の表示領域Ｅの面内に、平面視で矩形状の画素ユニットＰｕがマトリックス状に並んで配置されることによって、平面視で矩形状の表示パネル２Ａが構成されている。
In this embodiment, one pixel unit Pu is formed by arranging a pixel P corresponding to red (R), a pixel P corresponding to green (G), and a pixel P corresponding to blue (B) periodically in another direction. Also, in this embodiment, the pixel units Pu, which are rectangular in plan view, are arranged in a matrix on the surface of the display area E, which is rectangular in plan view, to form a
なお、画素ユニットＰｕについては、上述した構成に必ずしも限定されるものではなく、例えば、上記赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応した画素Ｐに加えて、白（Ｗ）に対応した画素Ｐを加えた４つの画素Ｐにより構成することも可能である。また、上述したカラー表示に対応した複数の画素Ｐが配置された構成に限らず、モノクロ表示に対応した複数の画素Ｐが配置された構成とすることも可能である。また、表示領域Ｅ及び表示パネル２Ａについては、上述した矩形状のものに必ずしも限定されるものではなく、その平面視形状について適宜変更することが可能である。
The pixel unit Pu is not necessarily limited to the above-mentioned configuration, and for example, it can be configured with four pixels P, including the pixel P corresponding to red (R), green (G), and blue (B) and a pixel P corresponding to white (W). Furthermore, it is not limited to a configuration in which a plurality of pixels P corresponding to the above-mentioned color display is arranged, and it is also possible to have a configuration in which a plurality of pixels P corresponding to monochrome display is arranged. Furthermore, the display area E and the
画素回路３は、図２及び図４に示すように、発光素子である有機ＥＬ素子８と、保持容量Ｃであるコンデンサ９と、スイッチング素子である２つのＴＦＴ素子（選択用ＴＦＴ素子１０及び駆動用ＴＦＴ素子１１）とを備えている。
As shown in Figures 2 and 4, the
有機ＥＬ素子８は、画素回路基板４を構成する基板１２の一方の面（図４では表面）側に、画素電極１３と、有機機能層１４と、共通電極１５とが順次積層された構造を有している。すなわち、この有機ＥＬ素子８は、正極（＋）となる画素電極１３と、負極（－）となる共通電極１５との間に、有機機能層１４が挟み込まれた構造を有している。
The
基板１２は、例えばプラスチック基板などのフレキシブル基板からなる。本実施形態では、基板１２として、例えば厚みが１０μｍ以下となるフィルム状のプラスチック基板を用いている。プラスチック基板には、例えばポリイミドなどの樹脂材料が用いられている。
The
なお、基板１２については、上述したフレキシブル基板を用いた構成に必ずしも限定されるものではなく、例えばガラス基板などのリジッド基板を用いた構成とすることも可能である。
The
画素電極１３は、複数の画素Ｐの各々に対応して設けられている。画素電極１３には、例えばアルミニウム（Ａｌ）などの金属電極材料が用いられている。画素電極１３は、後述する２つのＴＦＴ素子１０，１１が形成された面上を覆う層間絶縁層１６の上に形成されている。層間絶縁層１６には、例えば酸化シリコン（ＳｉＯｘ）などが用いられている。画素電極１３は、駆動用ＴＦＴ素子１１のソース電極１１ｓ側と電気的に接続されている。
The
有機機能層１４は、例えば、正孔注入層と、正孔輸送層と、発光層と、電子輸送層と、電子注入層とが順に積層された構造（「ヘテロ構造」という。）を有している。層間絶縁層１６の上には、画素電極１３の面上を除いてバンク層１７が設けられている。バンク層１７には、例えば塗布型の有機絶縁材料などが用いられている。有機機能層１４は、このバンク層１７の内側に埋め込み形成されている。
The organic
共通電極１５は、複数の画素Ｐの間で共通した１つのベタ電極を構成している。共通電極１５には、例えば酸化インジウムスズ（ＩＴＯ）などの透明電極材料が用いられている。共通電極１５は、有機機能層１４及びバンク層１７が形成された面上を覆うように形成されている。また、共通電極１５の上には、保護層１８が基板１２の全面を覆うように形成されている。保護層１８には、例えば塗布型の有機絶縁材料などが用いられている。
The
共通電極１５は、ＧＮＤ線１９と電気的に接続されている。ＧＮＤ線１９は、後述する２つのＴＦＴ素子１０，１１を構成するゲート絶縁層２０の面上に設けられている。ＧＮＤ線１９は、層間絶縁層１６を貫通するコンタクトプラグ２１ａ、層間絶縁層１６の上に形成されたコンタクト電極２１ｂ及びバンク層１７を貫通するコンタクトプラグ２１ｃを介して共通電極１５と電気的に接続されている。
The
有機ＥＬ素子８では、画素電極１３側から正孔注入層及び正孔輸送層を介して注入・輸送された正孔と、共通電極側から電子注入層及び電子輸送層を介して注入・輸送された電子とが発光層で再結合することによって、光を発することが可能となっている。
In the
有機ＥＬ素子８は、基板１２の一方の面側から光を取り出すトップエミッション構造を有している（以下、基板１２の一方の面を「表面」とし、基板１２の他方の面を「裏面」として区別する。）。
The
また、有機ＥＬ素子８を用いてカラー表示を行う場合は、白色光を発する有機ＥＬ素子に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応したカラーフィルタを組み合わせた構成としている。又は、赤色光と緑色光と青色光との各色光を発する有機ＥＬ素子を組み合わせた構成としてもよい。
When a color display is performed using the
保持容量Ｃは、コンデンサ９の一端側が選択用ＴＦＴ素子１０のソース電極１０ｓ側及び駆動用ＴＦＴ素子１１のゲート電極１１ｇ側と電気的に接続され、コンデンサ９の他端側が駆動用ＴＦＴ素子１１のソース電極１１ｓ側と電気的に接続された状態で設けられている。
The storage capacitance C is provided such that one end of the
２つのＴＦＴ素子１０，１１は、基板１２の上に並んで設けられている。２つのＴＦＴ素子１０，１１には、例えばインジウム（Ｉｎ）－錫（Ｓｎ）－亜鉛（Ｚｎ）の酸化物（ＩｎＳｎＺｎＯ）などの酸化物半導体が用いられている。また、酸化物半導体は、例えばＩｎ、ガリウム（Ｇａ）、Ｚｎ、Ｓｎ、Ａｌなどの金属元素を少なくとも１つ以上を含む酸化物であってもよく、多結晶シリコンやアモルファスシリコン、有機半導体などであってもよい。ゲート絶縁層２０には、例えば酸化シリコン（ＳｉＯｘ）などが用いられている。
The two
選択用ＴＦＴ素子１０は、ゲート電極１０ｇが走査線５と電気的に接続され、ドレイン電極１０ｄが信号線６と電気的に接続され、ソース電極１０ｓが駆動用ＴＦＴ素子１１のゲート電極１１ｇ及び保持容量Ｃ（コンデンサ９）の一端側と電気的に接続された状態で設けられている。
The
駆動用ＴＦＴ素子１１は、ゲート電極１０ｇが選択用ＴＦＴ素子１０のソース電極１０ｓ及び保持容量Ｃ（コンデンサ９の一端側）と電気的に接続され、ドレイン電極１１ｄが電源線７と電気的に接続され、ソース電極１１ｓが画素電極１３及び保持容量Ｃ（コンデンサ９）の他端側と電気的に接続された状態で設けられている。
The driving
表示パネル２Ａでは、選択用ＴＦＴ素子１０のスイッチング動作により、この選択用ＴＦＴ素子１０を介して保持容量Ｃに信号線６の電位（画像データ）が保持される。また、保持容量Ｃの電位に応じて、駆動用ＴＦＴ素子１１を介して有機ＥＬ素子８に電源線７からの駆動電流が流れる。これにより、有機ＥＬ素子８を発光（点灯）させることが可能である。
In the
ところで、本実施形態の画素回路基板４は、図３、図４及び図５に示すように、基板１２の表面側に配置された複数の第１の配線３１と、基板１２の厚み方向に配置された複数のコンタクトプラグ３２と、基板１２の裏面側に配置された複数の第２の配線３３と、基板１２の裏面側に配置された複数の接続部３４とを有している。
As shown in Figures 3, 4 and 5, the
複数の第１の配線３１は、複数の画素回路３の各々と電気的に接続されている。複数のコンタクトプラグ３２は、複数の第１の配線３１の各々と電気的に接続されている。複数の第２の配線３３は、複数のコンタクトプラグ３２の各々と電気的に接続されている。すなわち、第１の配線３１と第２の配線３３とは、コンタクトプラグ３２を介して電気的に接続されている。
The multiple
第１の配線３１及び第２の配線３３は、例えば銅やアルミニウム、モリブデン、クロムなどの導電材料を用いて線状にパターン形成されている。コンタクトプラグ３２は、例えば銅やアルミニウム、モリブデン、クロムなどの導電材料を用いて、基板１２を貫通するコンタクトホールに埋め込み形成されている。
The
第１の配線３１、コンタクトプラグ３２及び第２の配線３３は、複数の走査線５の各々に対応して設けられている。すなわち、各走査線５は、これら第１の配線３１、コンタクトプラグ３２及び第２の配線３３によって、基板１２の表面側から裏面側へと引き回されている。
The
また、第１の配線３１、コンタクトプラグ３２及び第２の配線３３は、複数の信号線６の各々に対応して設けられている。すなわち、各信号線６は、これら第１の配線３１、コンタクトプラグ３２及び第２の配線３３によって、基板１２の表面側から裏面側へと引き回されている。
The
複数の接続部３４は、複数の第２の配線３３の各々と、フレキシブルプリント配線板（ＦＰＣ）３５の一端側に設けられた複数の端子の各々との間を電気的に接続している。
The
接続部３４は、例えば異方性導電フィルム（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）などの接続材料を用いて、このＡＣＦやＡＣＰを複数の第２の配線３３の間を横断するように形成し、各第２の配線３３の間で絶縁性を保ちながら、各第２の配線３３と重なる位置にて導電性を持たせることによって、各第２の配線３３とＦＰＣ３５の各端子との間を電気的に接続すると共に、ＦＰＣ３５と画素回路基板４との接着を行っている。
The
複数の走査線５は、複数の接続部３４（以下、必要に応じて「第１の接続部３４Ａ」として区別する。）を介してＦＰＣ３５（以下、必要に応じて「第１のフレキシブルプリント配線板（ＦＰＣ）３５Ａ」として区別する。）と電気的に接続されている。
The
第１の接続部３４Ａは、複数の走査線５の各々に対応した線列毎に、一の方向（図５では縦方向）に並んで設けられている。第１のＦＰＣ３５Ａには、例えばシフトレジスタ及びレベルシフタ等を含む走査線駆動回路（ゲートドライバ）３６が設けられている。複数の走査線５は、この第１のＦＰＣ３５Ａを介してゲートドライバ３６と電気的に接続されている。ゲートドライバ３６は、複数の走査線５に走査信号を順次的に供給し、この走査信号に応答して、上記選択用ＴＦＴ素子１０の駆動を切り替える。
The
複数の信号線６は、複数の接続部３４（以下、必要に応じて「第２の接続部３４Ｂ」として区別する。）を介してＦＰＣ３５（以下、必要に応じて「第２のフレキシブルプリント配線板（ＦＰＣ）３５Ｂ」として区別する。）と電気的に接続されている。
The
第２の接続部３４Ｂは、複数の信号線６の各々に対応した線列毎に、他の方向（図５では横方向）に並んで設けられている。第２のＦＰＣ３５Ｂには、例えばシフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチ等を含む信号線駆動回路（データドライバ）３７が設けられている。複数の信号線６は、この第２のＦＰＣ３５Ｂを介してデータドライバ３７と電気的に接続されている。データドライバ３７は、複数の信号線６に画像データを供給する。
The
画素回路基板４の表示領域Ｅと平面視で重なる領域内には、複数の走査線５の各々に対応した線列毎に、複数のコンタクトプラグ３２（以下、必要に応じて「第１のコンタクトプラグ３２Ａ」として区別する。）が一の方向（図５では縦方向）に並んで設けられている。
In the area that overlaps with the display area E of the
複数の第１のコンタクトプラグ３２Ａは、領域内の複数の第１の接続部３４Ａよりも内側に位置して、各第２の配線３３（以下、必要に応じて「第１の裏面配線３３Ａ」として区別する。）の一端側と電気的に接続されている。一方、複数の第１の接続部３４Ａは、領域内における他の方向（図５では横方向）の一端側（図５では右端側）に位置して、各第１の裏面配線３３Ａの他端側と電気的に接続されている。
The first contact plugs 32A are located inside the
また、画素回路基板４の表示領域Ｅと平面視で重なる領域内には、複数の信号線６の各々に対応した線列毎に、複数のコンタクトプラグ３２（以下、必要に応じて「第２のコンタクトプラグ３２Ｂ」として区別する。）が他の方向（図５では横方向）に並んで設けられている。
In addition, within the region that overlaps with the display region E of the
複数の第２のコンタクトプラグ３２Ｂは、領域内の複数の第２の接続部３４Ｂよりも内側に位置して、各第２の配線３３（以下、必要に応じて「第２の裏面配線３３Ｂ」として区別する。）の一端側と電気的に接続されている。一方、複数の第２の接続部３４Ｂは、領域内における一の方向（図５では縦方向）の一端側（図５では上端側）に位置して、各第２の裏面配線３３Ｂの他端側と電気的に接続されている。
The second contact plugs 32B are located inside the
また、第１の配線３１、コンタクトプラグ３２及び第２の配線３３は、複数の電源線７の各々に対応して設けられている。すなわち、各電源線７は、これら第１の配線３１、コンタクトプラグ３２及び第２の配線３３によって、基板１２の表面側から裏面側へと引き回されている。
The
複数の電源線７の各々に対応して設けられた複数の第１の配線３１は、複数の電源線７の各々に対応して設けられた複数のコンタクトプラグ３２（以下、必要に応じて「第３のコンタクトプラグ３２Ｃ」として区別する。）を介して共通する１本の第２の配線３３（以下、必要に応じて「第３の裏面配線３３Ｃ」として区別する。）と電気的に接続されている。
The multiple
画素回路基板４の表示領域Ｅと平面視で重なる領域内には、複数の第３のコンタクトプラグ３２Ｃが一の方向（図５では縦方向）に並んで設けられている。複数の第３のコンタクトプラグ３２Ｃは、領域内における他の方向（図５では横方向）の他端側（図５では左端側）に位置して、一の方向（図５では縦方向）に延在する第３の裏面配線３３Ｃと電気的に接続されている。
In a region that overlaps with the display region E of the
また、第１の配線３１、コンタクトプラグ３２及び第２の配線３３は、ＧＮＤ線１９に対応して設けられている。すなわち、ＧＮＤ線１９は、これら第１の配線３１、コンタクトプラグ３２及び第２の配線３３によって、基板１２の表面側から裏面側へと引き回されている。
The
ＧＮＤ線１９に対応して設けられた第１の配線３１は、ＧＮＤ線１９に対応して設けられた複数のコンタクトプラグ３２（以下、必要に応じて「第４のコンタクトプラグ３２Ｄ」として区別する。）を介して共通する１本の第２の配線３３（以下、必要に応じて「第４の裏面配線３３Ｄ」として区別する。）と電気的に接続されている。
The
画素回路基板４の表示領域Ｅと平面視で重なる領域内には、複数の第４のコンタクトプラグ３２Ｄが一の方向（図５では縦方向）に並んで設けられている。複数の第４のコンタクトプラグ３２Ｄは、領域内における他の方向（図５では横方向）の他端側（図５では左端側）に位置して、一の方向（図５では縦方向）に延在する第４の裏面配線３３Ｄと電気的に接続されている。
In a region that overlaps with the display region E of the
画素回路基板４には、基板１２の裏面を覆う層間絶縁層３８が設けられている。第１の裏面配線３３Ａ及び第３の裏面配線３３Ｃは、基板１２及び層間絶縁層３８を貫通する第１のコンタクトプラグ３２Ａ及び第３のコンタクトプラグ３２Ｃと電気的に接続されている。一方、第２の裏面配線３３Ｂ及び第４の裏面配線３３Ｄは、基板１２を貫通する第２のコンタクトプラグ３２Ｂ及び第４のコンタクトプラグ３２Ｄと電気的に接続されている。
The
これにより、第１の裏面配線３３Ａの一部と、第２の裏面配線３３Ｂの一部とが交差した状態で配置されている。また、第３の裏面配線３３Ｃと、第２の裏面配線３３Ｂの一部とが交差した状態で配置されている。
As a result, a part of the first
以上のような構成を有する実施形態の表示装置１Ａでは、上述した表示パネル２Ａの表示領域Ｅと平面視で重なる領域内に、複数の接続部３４（第１の接続部３４Ａ及び第２の接続部３４Ｂ）が設けられている。これにより、表示パネル２Ａの表示領域Ｅと平面視で重なる領域内において、複数の接続部３４を介して第１のＦＰＣ３５Ａ及び第２のＦＰＣ３５Ｂを接続すると共に、第１のＦＰＣ３５Ａ及び第２のＦＰＣ３５Ｂに設けられたゲートドライバ３６及びデータドライバ３７を画素回路基板４の裏面側に配置することが可能である。
In the
また、画素回路基板４の表示領域Ｅと平面視で重なる領域は、基板１２の外形とほぼ一致している。これにより、表示領域Ｅの外側にゲートドライバ３６及びデータドライバ３７を配置するための周辺領域を設ける必要がなく、表示パネル２Ａの周辺領域を縮小化することが可能である。したがって、マルチディスプレイとして、複数の表示パネル２Ａを面内に並べて１つの画面として表示する場合において、継ぎ目のない（目立たない）画面表示を行うことが可能である。
In addition, the area that overlaps with the display area E of the
なお、上記表示装置１Ａでは、上述した図５に示すような画素回路基板４の構成を例示しているが、このような構成に必ずしも限定されるものではなく、例えば図６～図８に示すような構成とすることも可能である。
In the
具体的に、図６に示す画素回路基板４では、表示領域Ｅと平面視で重なる領域内において、複数の第１のコンタクトプラグ３２Ａが、他の方向（図６では横方向）の一端側（図６では左端側）に位置して、一の方向（図６では縦方向）に並んで配置されると共に、各第１の裏面配線３３Ａの一端側と電気的に接続されている。
Specifically, in the
一方、複数の第１の接続部３４Ａは、領域内の複数の第１のコンタクトプラグ３２Ａよりも内側に位置して、一の方向（図６では縦方向）に並んで配置されると共に、各第１の裏面配線３３Ａの他端側と電気的に接続されている。
On the other hand, the multiple
また、表示領域Ｅと平面視で重なる領域内において、複数の第２のコンタクトプラグ３２Ｂが、一の方向（図６では縦方向）の一端側（図６では上端側）に位置して、他の方向（図６では横方向）に並んで配置されると共に、各第２の裏面配線３３Ｂの一端側と電気的に接続されている。
In addition, in the region overlapping with the display region E in a planar view, multiple second contact plugs 32B are located at one end side (top end side in FIG. 6) in one direction (vertical direction in FIG. 6) and are arranged side by side in the other direction (horizontal direction in FIG. 6), and are electrically connected to one end side of each second
一方、複数の第２の接続部３４Ｂは、領域内の複数の第２のコンタクトプラグ３２Ｂよりも内側に位置して、他の方向（図６では横方向）に並んで配置されると共に、各第２の裏面配線３３Ｂの他端側と電気的に接続されている。
On the other hand, the multiple
このように、図６に示す画素回路基板４では、第１のコンタクトプラグ３２Ａ及び第２のコンタクトプラグ３２Ｂを表示領域Ｅと平面視で重なる領域内の端部に並べて配置することが可能である。
In this way, in the
一方、図７に示す画素回路基板４では、表示領域Ｅと平面視で重なる領域内において、複数の第１のコンタクトプラグ３２Ａが、他の方向（図７では横方向）の中央側に位置して、一の方向（図７では縦方向）に並んで配置されると共に、各第１の裏面配線３３Ａの一端側と電気的に接続されている。
On the other hand, in the
一方、複数の第１の接続部３４Ａは、領域内の複数の第１のコンタクトプラグ３２Ａよりも外側に位置して、一の方向（図７では縦方向）に並んで配置されると共に、各第１の裏面配線３３Ａの他端側と電気的に接続されている。
On the other hand, the multiple
また、表示領域Ｅと平面視で重なる領域内において、複数の第２のコンタクトプラグ３２Ｂが、一の方向（図７では縦方向）の中央側に位置して、他の方向（図７では横方向）に並んで配置されると共に、各第２の裏面配線３３Ｂの一端側と電気的に接続されている。
In addition, in the region overlapping with the display region E in a planar view, multiple second contact plugs 32B are positioned at the center in one direction (the vertical direction in FIG. 7) and arranged side by side in the other direction (the horizontal direction in FIG. 7), and are electrically connected to one end of each second
一方、複数の第２の接続部３４Ｂは、領域内の複数の第２のコンタクトプラグ３２Ｂよりも外側に位置して、他の方向（図７では横方向）に並んで配置されると共に、各第２の裏面配線３３Ｂの他端側と電気的に接続されている。
On the other hand, the multiple
このように、図７に示す画素回路基板４では、第１のコンタクトプラグ３２Ａ及び第２のコンタクトプラグ３２Ｂを表示領域Ｅと平面視で重なる領域内の中央部に並べて配置することが可能である。
In this way, in the
一方、図８に示す画素回路基板４では、表示領域Ｅと平面視で重なる領域内において、複数の第１のコンタクトプラグ３２Ａが、一方の対角方向（図８では右斜め方向）に並んで配置されると共に、各第１の裏面配線３３Ａの一端側と電気的に接続されている。
On the other hand, in the
一方、複数の第１の接続部３４Ａは、領域内の複数の第１のコンタクトプラグ３２Ａよりも外側に位置して、一方の対角方向（図８では右斜め方向）に並んで配置されると共に、各第１の裏面配線３３Ａの他端側と電気的に接続されている。
On the other hand, the multiple
また、表示領域Ｅと平面視で重なる領域内において、複数の第２のコンタクトプラグ３２Ｂが、他方の対角方向（図８では左斜め方向）に並んで配置されると共に、各第２の裏面配線３３Ｂの一端側と電気的に接続されている。
In addition, in the region that overlaps with the display region E in a plan view, multiple second contact plugs 32B are arranged in the other diagonal direction (diagonal left direction in FIG. 8) and are electrically connected to one end side of each second
一方、複数の第２の接続部３４Ｂは、領域内の複数の第２のコンタクトプラグ３２Ｂよりも外側に位置して、他方の対角方向（図８では左斜め方向）に並んで配置されると共に、各第２の裏面配線３３Ｂの他端側と電気的に接続されている。
On the other hand, the multiple
このように、図８に示す画素回路基板４では、第１のコンタクトプラグ３２Ａ及び第２のコンタクトプラグ３２Ｂを表示領域Ｅと平面視で重なる領域内の対角方向（斜め方向）に並べて配置することが可能である。
In this way, in the
また、上記表示装置１Ａでは、図９に示すように、表示パネル２Ａの背面側において、複数の走査線５の線列毎にゲートドライバ３６が設けられた複数の第１のＦＰＣ３５Ａが一の方向（図９では縦方向）に並んで配置されると共に、複数の信号線６の線列毎にデータドライバ３７が設けられた複数の第２のＦＰＣ３５Ｂが他方方向（図９では横方向）に並んで配置された構成としてもよい。
In addition, in the
〔表示装置の製造方法〕
次に、上記表示装置１Ａの製造方法について、図１０～図１７を参照しながら説明する。
なお、図１０～図１７は、画素回路基板４を作製する工程を説明するための断面図である。
[Display Device Manufacturing Method]
Next, a method for manufacturing the
10 to 17 are cross-sectional views for explaining the process of manufacturing the
本実施形態の表示装置１Ａの製造方法は、表示パネル２Ａを製造する際に、画素回路基板４を作製する工程を有する。
The manufacturing method of the
画素回路基板４を作製する工程では、先ず、図１０に示すように、第１のガラス基板１０１の面上にフィルム状に形成された基板１２を用意する。そして、この基板１２の一方の面（表面）上に、上述した走査線５、信号線６、電源線７及びＧＮＤ線１９を含む第１の配線３１と、コンタクトプラグ２１ａ、コンタクト電極２１ｂ及びコンタクトプラグ２１ｃと、画素回路３を構成する有機ＥＬ素子８（画素電極１３、有機機能層１４及び共通電極１５）、コンデンサ９、ゲート絶縁層２０を含む選択用ＴＦＴ素子１０及び駆動用ＴＦＴ素子１１と、層間絶縁層１６と、バンク層１７と、保護層１８とを形成する。
In the process of manufacturing the
なお、これらの形成工程には、従来より公知の成膜プロセスやフォトリソグラフィプロセスなどを用いることができ、その形成方法について特に限定されるものではない。 These formation processes can be performed using conventionally known film formation processes, photolithography processes, and the like, and there are no particular limitations on the formation method.
次に、図１１に示すように、基板１２の最上層に接着層１０２を介して第２のガラス基板１０３を貼り付ける。
Next, as shown in FIG. 11, a
次に、図１２に示すように、第１のガラス基板１０１側から基板１２に向けてレーザー光Ｌを照射する。このとき、レーザー光Ｌが第１のガラス基板１０１を透過し、基板１２に吸収されることで、第１のガラス基板１０１との界面付近のプラスチックフィルムの一部が熱により蒸発する。これにより、図１３に示すように、基板１２の他方の面（裏面）から第１のガラス基板１０１を剥離することができる。
Next, as shown in FIG. 12, laser light L is irradiated from the
次に、図１４に示すように、基板１２の第２のコンタクトプラグ３２Ｂ及び第４のコンタクトプラグ３２Ｄの形成位置に、基板１２及びゲート絶縁層２０を貫通するコンタクトホール１０４を形成する。
Next, as shown in FIG. 14, contact holes 104 are formed through the
次に、図１５に示すように、コンタクトホール１０４に第２のコンタクトプラグ３２Ｂ及び第４のコンタクトプラグ３２Ｄを埋め込み形成した後、基板１２の裏面に第２の裏面配線３３Ｂ及び第４の裏面配線３３Ｄをパターン形成する。
Next, as shown in FIG. 15, the
次に、図１６に示すように、基板１２の裏面に層間絶縁層３８を形成した後、基板１２の第１のコンタクトプラグ３２Ａ及び第３のコンタクトプラグ３２Ｃの形成位置に、基板１２及び層間絶縁層３８を貫通するコンタクトホール１０５を形成する。
Next, as shown in FIG. 16, an
次に、図１７に示すように、コンタクトホール１０５に第１のコンタクトプラグ３２Ａ及び第３のコンタクトプラグ３２Ｃを埋め込み形成した後、基板１２の裏面に第１の裏面配線３３Ａ及び第３の裏面配線３３Ｃをパターン形成する。
Next, as shown in FIG. 17, the first contact plug 32A and the
次に、第１の接続部３４Ａ及び第２の接続部３４ＢとなるＡＣＰを形成した後、これら第１の接続部３４Ａ及び第２の接続部３４Ｂを介して第１のＦＰＣ３５Ａ及び第２のＦＰＣ３５Ｂを接続する。最後に、第２のガラス基板１０３を接着層１０２と共に除去する。これにより、上記表示パネル２Ａを作製することが可能である。
Next, the ACP that becomes the
本実施形態の表示装置１Ａの製造方法では、上述した表示パネル２Ａの表示領域Ｅと平面視で重なる領域内に、複数の接続部３４（第１の接続部３４Ａ及び第２の接続部３４Ｂ）を設けることによって、第１のＦＰＣ３５Ａ及び第２のＦＰＣ３５Ｂに設けられたゲートドライバ３６及びデータドライバ３７を画素回路基板４の裏面側に配置することが可能である。これにより、表示領域Ｅの外側にゲートドライバ３６及びデータドライバ３７を配置するための周辺領域を設ける必要がなく、周辺領域を縮小化した表示パネル２Ａを製造することが可能である。
In the manufacturing method of the
また、基板１２として、厚みが１０μｍ以下となるフィルム状のプラスチック基板を用いることで、上述したコンタクトホール１０４，１０５のサイズ（開口径）を微細化することが可能である。これにより、画素Ｐのサイズを小さくして、表示パネル２Ａの高精細化を図ることが可能である。
In addition, by using a film-like plastic substrate with a thickness of 10 μm or less as the
（第２の実施形態）
〔表示装置〕
次に、本発明の第２の実施形態として、例えば図１８～図２１に示す表示装置１Ｂについて説明する。
Second Embodiment
[Display Device]
Next, as a second embodiment of the present invention, a
なお、図１８は、表示装置１Ｂが備える表示パネル２Ｂの構成を示す要部断面図である。図１９は、表示パネル２Ｂを裏面側から見た透視平面図である。図２０は、駆動回路基板４２の構成を示す断面図である。図２１は、表示パネル２Ｂの別の構成を示す要部断面図である。また、以下の説明では、上記表示装置１Ａと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
Note that FIG. 18 is a cross-sectional view of the essential parts of the configuration of the
本実施形態の表示装置１Ｂは、図１８及び図１９に示すように、複数の画素Ｐが面内に並んで配置された表示領域Ｅを含む表示パネル２Ｂを備えている。表示パネル２Ｂは、画素Ｐを構成する画素回路３が設けられた画素回路基板４１と、ゲートドライバ３６が設けられた駆動回路基板４２と、データドライバ３７が設けられたＦＰＣ４３とを有している。
As shown in Figures 18 and 19, the
画素回路基板４１は、上記画素回路基板４と基本的に同じ構成を有している。すなわち、この画素回路基板４１は、基板１２の一方の面（表面）上に、走査線５、信号線６、電源線７及びＧＮＤ線１９と、コンタクトプラグ２１ａ、コンタクト電極２１ｂ及びコンタクトプラグ２１ｃと、画素回路３を構成する有機ＥＬ素子８（画素電極１３、有機機能層１４及び共通電極１５）、コンデンサ９、ゲート絶縁層２０を含む選択用ＴＦＴ素子１０及び駆動用ＴＦＴ素子１１と、層間絶縁層１６と、バンク層１７と、保護層１８とが設けられた構成を有している。
The
また、画素回路基板４１は、上記図６に示す画素回路基板４のように、第１のコンタクトプラグ３２Ａ及び第２のコンタクトプラグ３２Ｂが表示領域Ｅと平面視で重なる領域内の端部に並んで配置された構成を有している。
The
駆動回路基板４２は、図１８及び図２０に示すように、基板４４の一方の面（本実施形態では表面）側に、ゲートドライバ３６を構成する複数のゲートドライバ用ＴＦＴ素子４５が並んで設けられた構成を有している。
As shown in Figures 18 and 20, the
基板４４には、上記基板１２と同じものを用いている。ゲートドライバ用ＴＦＴ素子４５には、上記２つのＴＦＴ素子１０，１１と同じものを用いている。また、基板４４の表面側には、ゲート絶縁層２０と、層間絶縁層１６とが順に積層して設けられている。
The
ところで、本実施形態の駆動回路基板４２は、図１８～図２０に示すように、基板４４の表側に配置された複数の第３の配線４６を有している。第３の配線４６には、上記第１の配線３１及び第２の配線３３と同じものを用いている。
As shown in Figures 18 to 20, the
駆動回路基板４２の面内には、複数の走査線５の各々に対応した線列毎に、複数の第３の配線４６が一の方向（図１９では縦方向）に並んで設けられている。複数の第３の配線４６は、ゲートドライバ３６（複数のゲートドライバ用ＴＦＴ素子４５）と電気的に接続されている。
On the surface of the
表示パネル２Ｂは、画素回路基板４１の裏面と駆動回路基板４２の表面とが対向した状態で、第１の裏面配線３３Ａと第３の配線４６とが第１の接続部３４Ａを介して電気的に接続された構造を有している。これにより、複数の走査線５は、駆動回路基板４２のゲートドライバ３６（複数のゲートドライバ用ＴＦＴ素子４５）と電気的に接続されている。
The
また、表示パネル２Ｂは、複数の第２の裏面配線３３ＢとＦＰＣ４３とが第２の接続部３４Ｂを介して接続された構造を有している。これにより、複数の信号線６は、ＦＰＣ４３を介してデータドライバ３７と電気的に接続されている。
The
以上のような構成を有する実施形態の表示装置１Ｂでは、上述した表示パネル２Ｂの表示領域Ｅと平面視で重なる領域内に、駆動回路基板４２及びＦＰＣ４３が設けられている。これにより、表示パネル２Ｂの表示領域Ｅと平面視で重なる領域内において、駆動回路基板４２に設けられたゲートドライバ３６及びＦＰＣ４３に設けられたデータドライバ３７を画素回路基板４１の裏面側に配置することが可能である。
In the
また、画素回路基板４１の表示領域Ｅと平面視で重なる領域は、基板４４の外形とほぼ一致している。これにより、表示領域Ｅの外側にゲートドライバ３６及びデータドライバ３７を配置するための周辺領域を設ける必要がなく、表示パネル２Ｂの周辺領域を縮小化することが可能である。したがって、マルチディスプレイとして、複数の表示パネル２Ｂを面内に並べて１つの画面として表示する場合において、継ぎ目のない（目立たない）画面表示を行うことが可能である。
In addition, the area of the
なお、上記表示装置１Ｂでは、上述した図１８に示すような表示パネル２Ｂの構成に必ずしも限定されるものではなく、例えば図２１に示すような構成とすることも可能である。
The
具体的に、図２１に示す表示パネル２Ｂは、基板４４の他方の面（裏面）側に配置された複数の第３の配線４６と、基板４４の厚み方向に配置された複数のコンタクトプラグ４７とを有している。コンタクトプラグ４７は、上記コンタクトプラグ３２と同じものを用いて、基板４４を貫通するコンタクトホールに埋め込み形成されている。
Specifically, the
複数の第３の配線４６は、複数のコンタクトプラグ４７の各々と電気的に接続されている。複数のコンタクトプラグ４７は、ゲートドライバ３６（複数のゲートドライバ用ＴＦＴ素子４５）と電気的に接続されている。すなわち、複数の第３の配線４６とゲートドライバ３６（複数のゲートドライバ用ＴＦＴ素子４５）とは、コンタクトプラグ４７を介して電気的に接続されている。
The multiple
これにより、図２１示す表示パネル２Ｂは、画素回路基板４１の裏面と駆動回路基板４２の裏面とが対向した状態で、第１の裏面配線３３Ａと第３の配線４６とが第１の接続部３４Ａ（図示せず。）を介して電気的に接続された構造を有している。
As a result, the
この場合も、表示パネル２Ｂの表示領域Ｅと平面視で重なる領域内に、駆動回路基板４２を設けることによって、この駆動回路基板４２に設けられたゲートドライバ３６を画素回路基板４１の裏面側に配置することが可能である。
In this case, too, by providing a
〔表示装置の製造方法〕
次に、上記表示装置１Ｂの製造方法について、図２２及び図２３を参照しながら説明する。
なお、図２２は、画素回路基板４１と駆動回路基板４２とを同一の母基板２００を用いて作製する工程を説明するための断面図である。図２３は、母基板２００を画素回路基板４１と駆動回路基板４２とに切断する工程を説明するための断面図である。また、以下の説明では、上記表示装置１Ａの製造方法と同様の工程については、図面を省略するものの、同じ符号を用いて説明するものとする。
[Display Device Manufacturing Method]
Next, a method for manufacturing the
22 is a cross-sectional view for explaining a process for manufacturing the
本実施形態の表示装置１Ａの製造方法は、表示パネル２を製造する際に、先ず、図２２に示すように、画素回路基板４１と駆動回路基板４２とを同一の母基板２００を用いて作製する。
In the manufacturing method of the
具体的には、第１のガラス基板１０１の面上にフィルム状に形成された基板１２及び基板４４となる母基板２００を用意する。そして、画素回路基板４１を作製する工程において、上記図１０に示す画素回路基板４を作製する工程と同様の方法を用いて、母基板２００の一方の面（表面）上に、画素回路基板４１の表面側を形成する。
Specifically, a
すなわち、上述した走査線５、信号線６、電源線７及びＧＮＤ線１９を含む第１の配線３１と、コンタクトプラグ２１ａ、コンタクト電極２１ｂ及びコンタクトプラグ２１ｃと、画素回路３を構成する有機ＥＬ素子８（画素電極１３、有機機能層１４及び共通電極１５）、コンデンサ９、ゲート絶縁層２０を含む選択用ＴＦＴ素子１０及び駆動用ＴＦＴ素子１１と、層間絶縁層１６と、バンク層１７と、保護層１８とを形成する。
That is, the
一方、駆動回路基板４２を作製する工程において、上記画素回路基板４１のゲート絶縁層２０を含む選択用ＴＦＴ素子１０及び駆動用ＴＦＴ素子１１と同時に、ゲートドライバ用ＴＦＴ素子４５を形成する。また、上記第１の配線３１と同時に、第３の配線４６を形成する。また、選択用ＴＦＴ素子１０、駆動用ＴＦＴ素子１１及びゲートドライバ用ＴＦＴ素子４５を覆う層間絶縁層１６を形成する。これにより、母基板２００の表面上に、駆動回路基板４２の表面側を形成する。
Meanwhile, in the process of producing the
次に、母基板２００の最上層に接着層１０２を介して第２のガラス基板１０３を貼り付ける。
Next, a
次に、第１のガラス基板１０１側から母基板２００に向けてレーザー光Ｌを照射する。このとき、レーザー光Ｌが第１のガラス基板１０１を透過し、母基板２００に吸収されることで、第１のガラス基板１０１との界面付近のプラスチックフィルムの一部が熱により蒸発する。これにより、母基板２００の他方の面（裏面）から第１のガラス基板１０１を剥離することができる。
Next, laser light L is irradiated from the
次に、母基板２００の第２のコンタクトプラグ３２Ｂ及び第４のコンタクトプラグ３２Ｄの形成位置に、基板１２及びゲート絶縁層２０を貫通するコンタクトホール１０４を形成する。
Next, contact holes 104 are formed through the
次に、コンタクトホール１０４に第２のコンタクトプラグ３２Ｂ及び第４のコンタクトプラグ３２Ｄを埋め込み形成した後、母基板２００の裏面に第２の裏面配線３３Ｂ及び第４の裏面配線３３Ｄをパターン形成する。
Next, the
次に、母基板２００の裏面に層間絶縁層３８を形成した後、母基板２００の第１のコンタクトプラグ３２Ａ及び第３のコンタクトプラグ３２Ｃの形成位置に、母基板２００及び層間絶縁層３８を貫通するコンタクトホール１０５を形成する。
Next, an
次に、コンタクトホール１０５に第１のコンタクトプラグ３２Ａ及び第３のコンタクトプラグ３２Ｃを埋め込み形成した後、母基板２００の裏面に第１の裏面配線３３Ａ及び第３の裏面配線３３Ｃをパターン形成する。
Next, the first contact plug 32A and the
次に、図２３に示すように、母基板２００から第２のガラス基板１０３を接着層１０２と共に除去した後、この母基板２００を画素回路基板４１と駆動回路基板４２とに切断する。
Next, as shown in FIG. 23, the
次に、第１の接続部３４Ａ及び第２の接続部３４ＢとなるＡＣＰを形成した後、画素回路基板４１の裏面と駆動回路基板４２の表面とが対向した状態で、第１の裏面配線３３Ａと第３の配線４６とを第１の接続部３４Ａを介して電気的に接続すると共に、第２の裏面配線３３ＢとＦＰＣ４３と第２の接続部３４Ｂを介して電気的に接続する。これにより、上記表示パネル２Ｂを作製することが可能である。
Next, after forming the ACP that will become the
本実施形態の表示装置１Ｂの製造方法では、上述した表示パネル２Ｂの表示領域Ｅと平面視で重なる領域内に、駆動回路基板４２及びＦＰＣ４３を設けることによって、駆動回路基板４２に設けられたゲートドライバ３６及びＦＰＣ４３に設けられたデータドライバ３７を画素回路基板４１の裏面側に配置することが可能である。これにより、表示領域Ｅの外側にゲートドライバ３６及びデータドライバ３７を配置するための周辺領域を設ける必要がなく、周辺領域を縮小化した表示パネル２Ｂを製造することが可能である。
In the manufacturing method of the
また、本実施形態の表示装置１Ｂの製造方法では、上述した母基板２００を用いて、画素回路基板４１と駆動回路基板４２とを同時に作製することが可能である。これにより、表示パネル２Ｂの製造コストを低減することが可能である。
In addition, in the manufacturing method of the
また、母基板２００として、厚みが１０μｍ以下となるフィルム状のプラスチック基板を用いることで、上述したコンタクトホール１０４，１０５のサイズ（開口径）を微細化することが可能である。これにより、画素Ｐのサイズを小さくして、表示パネル２Ａの高精細化を図ることが可能である。
In addition, by using a film-like plastic substrate with a thickness of 10 μm or less as the
なお、本実施形態では、上記母基板２００を用いて、画素回路基板４１と駆動回路基板４２とを同時に作製する場合を例示しているが、画素回路基板４１と駆動回路基板４２とを互いに異なる母基板を用いて一括して複数作製することも可能である。
In this embodiment, the
（第３の実施形態）
〔表示装置〕
次に、本発明の第３の実施形態として、例えば図２４～図２６に示す表示装置１Ｃについて説明する。
Third Embodiment
[Display Device]
Next, as a third embodiment of the present invention, a
なお、図２４は、表示装置１Ｃが備える表示パネル２Ｃのうち画素回路基板５１の構成を示す要部断面図である。図２５は、表示パネル２Ｃを裏面側から見た透視平面図である。図２６は、表示パネル２Ｂの別の構成を示す透視断面図である。また、以下の説明では、上記表示装置１Ａと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
Note that FIG. 24 is a cross-sectional view of a main portion of the configuration of a
本実施形態の表示装置１Ｃは、図２４及び図２５に示すように、複数の画素Ｐが面内に並んで配置された表示領域Ｅを含む表示パネル２Ｃを備えている。表示パネル２Ｃは、画素Ｐを構成する画素回路３が設けられた画素回路基板５１を有している。
As shown in Figs. 24 and 25, the
画素回路基板５１は、上記画素回路基板４と基本的に同じ構成を有している。すなわち、この画素回路基板４１は、基板１２の一方の面（表面）上に、走査線５、信号線６、電源線７及びＧＮＤ線１９と、コンタクトプラグ２１ａ、コンタクト電極２１ｂ及びコンタクトプラグ２１ｃと、画素回路３を構成する有機ＥＬ素子８（画素電極１３、有機機能層１４及び共通電極１５）、コンデンサ９、ゲート絶縁層２０を含む選択用ＴＦＴ素子１０及び駆動用ＴＦＴ素子１１と、層間絶縁層１６と、バンク層１７と、保護層１８とが設けられた構成を有している。
The
ところで、本実施形態の画素回路基板５１において、複数の走査線５は、基板１２の表面側に配置された複数の第１の配線５２と、基板１２の厚み方向に配置された複数の第１のコンタクトプラグ５３と、基板１２の裏面側に配置された複数の第２の配線５４とを有している。
In the
このうち、第１の配線５２は、上記走査線５に対応した第１の配線３１に相当する。第１のコンタクトプラグ５３は、上記第１のコンタクトプラグ３２Ａに相当する。第２の配線５４は、上記第１の裏面配線３３Ａに相当する。
Of these, the
一方、複数の信号線６は、基板１２の表面側に配置された複数の第３の配線５５と、基板１２の厚み方向に配置された複数の第２のコンタクトプラグ５６と、基板１２の裏面側に配置された複数の第４の配線５７とを有している。
On the other hand, the
このうち、第３の配線５５は、上記信号線６に対応した第１の配線３１に相当する。第２のコンタクトプラグ５６は、上記第２のコンタクトプラグ３２Ｂに相当する。第４の配線５７は、上記第２の裏面配線３３Ｂに相当する。
Of these, the
複数の第１のコンタクトプラグ５３と複数の第２のコンタクトプラグ５６とは、表示領域Ｅと平面視で重なる領域内において、第２の配線５４と第４の配線５７とが交差しないように、一の方向（図２５では縦方向）と他の方向（図２５では横方向）とに各々並んで設けられている。
The multiple first contact plugs 53 and the multiple second contact plugs 56 are arranged side by side in one direction (vertical direction in FIG. 25) and the other direction (horizontal direction in FIG. 25) in the area that overlaps with the display area E in a planar view so that the
具体的に、複数の第１のコンタクトプラグ５３は、表示領域Ｅと平面視で重なる領域内における横方向の一端側と他端側とに位置して、それぞれ縦方向の中央を挟んで縦方向の一方側（図２５では上側）と他方側（図２５では下側）とに並んで設けられている。 Specifically, the first contact plugs 53 are located at one and the other horizontal ends in the region that overlaps with the display region E in a planar view, and are arranged side by side on one side (upper side in FIG. 25) and the other side (lower side in FIG. 25) in the vertical direction, sandwiching the vertical center.
一方、複数の第２のコンタクトプラグ５６は、表示領域Ｅと平面視で重なる領域内における縦方向の一端側と他端側とに位置して、それぞれ横方向の中央を挟んで横方向の一方側（図２５では左側）と他方側（図２５では右側）とに並んで設けられている。 On the other hand, the second contact plugs 56 are located at one end and the other end in the vertical direction within the region that overlaps with the display region E in a planar view, and are arranged side by side on one side (the left side in FIG. 25) and the other side (the right side in FIG. 25) of the horizontal center.
これにより、複数の第２の配線５４（第１の裏面配線３３Ａ）と複数の第４の配線５７（第２の裏面配線３３Ｂ）とは、上記層間絶縁層３８が省略された基板１２の裏面の上に、互いに交差しない状態で配置されている。同様に、上記第３の裏面配線３３Ｃ及び第４の裏面配線３３Ｄは、上記層間絶縁層３８が省略された基板１２の裏面の上に配置されている。すなわち、これら第１～第４の裏面配線３３Ａ～３３Ｄは、画素回路基板５１の厚み方向における同一面内に配置されている。
As a result, the multiple second wirings 54 (first back
これにより、本実施形態の表示パネル２Ｃでは、上記表示パネル２Ａ，２Ｂよりも走査線５及び信号線６の全長を短くすることが可能である。
As a result, in the
本実施形態の表示パネル２Ｃは、上記表示パネル２Ａ，２Ｂが備える画素回路基板４を画素回路基板５１に置き換えた構成とすることが可能である。なお、表示パネル２Ｃでは、上記表示パネル２Ｂが備える画素回路基板４を画素回路基板５１に置き換えた場合、上記駆動回路基板４２に設けられた第３の配線４６を「第５の配線」とすることで、上記第３の配線５５とは区別される。
The
これにより、本実施形態の表示装置１Ｃでは、表示パネル２Ｃの周辺領域を縮小化することが可能である。また、マルチディスプレイとして、複数の表示パネル２Ｃを面内に並べて１つの画面として表示する場合において、継ぎ目のない（目立たない）画面表示を行うことが可能である。
As a result, in the
さらに、本実施形態の表示装置１Ｃでは、走査線５及び信号線６の全長を短くすることによって、各画素Ｐの高速応答による信号遅延を抑制することが可能である。
Furthermore, in the
なお、上記表示装置１Ｃでは、上述した図２５に示すような画素回路基板５１の構成を例示しているが、このような構成に必ずしも限定されるものではなく、例えば図２６に示すような構成とすることも可能である。
In the
具体的に、図２６に示す画素回路基板５１において、複数の第１のコンタクトプラグ５３は、表示領域Ｅと平面視で重なる領域内における横方向の中央側に位置して、縦方向に並んで設けられている。一方、複数の第２のコンタクトプラグ５６は、表示領域Ｅと平面視で重なる領域内における縦方向の中央側に位置して、横方向に並んで設けられている。
Specifically, in the
この場合も、複数の第２の配線５４（第１の裏面配線３３Ａ）と複数の第４の配線５７（第２の裏面配線３３Ｂ）とを、基板１２の裏面の上に互いに交差しない状態で配置しながら、走査線５及び信号線６の全長を短くすることが可能である。
In this case, too, it is possible to shorten the overall length of the
また、画素回路基板５１では、表示領域Ｅと平面視で重なる領域内において、複数の第１のコンタクトプラグ５３が一方の対角方向（斜め方向）に並んで配置されると共に、複数の第２のコンタクトプラグ５６が他方の対角方向（斜め方向）に並んで配置された構成としてもよい。
In addition, in the
この場合も、複数の第２の配線５４（第１の裏面配線３３Ａ）と複数の第４の配線５７（第２の裏面配線３３Ｂ）とを、基板１２の裏面の上に互いに交差しない状態で配置しながら、走査線５及び信号線６の全長を短くすることが可能である。
In this case, too, it is possible to shorten the overall length of the
なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、上述した有機ＥＬディスプレイに本発明を適用した場合を例示しているが、発光素子として、有機ＥＬ素子を用いたものに必ずしも限定されるものではなく、例えばマイクロＬＥＤなどのＬＥＤ素子や量子ドットなどの発光素子を用いたものであってもよい。また、液晶ディスプレイなどにも本発明を適用することが可能である。
The present invention is not necessarily limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above embodiment, the present invention is applied to the above-mentioned organic EL display, but the light-emitting element is not necessarily limited to an organic EL element, and may be an LED element such as a micro LED, or a light-emitting element such as a quantum dot. The present invention can also be applied to a liquid crystal display or the like.
１Ａ，１Ｂ，１Ｃ…表示装置 ２Ａ，２Ｂ，２Ｃ…表示パネル ３…画素回路 ４…画素回路基板 ５…走査線 ６…信号線 ７…電源線 ８…有機ＥＬ素子 ９…コンデンサ １０…選択用ＴＦＴ素子 １１…駆動用ＴＦＴ素子 １２…基板 １３…画素電極 １４…有機機能層 １５…共通電極 １６…層間絶縁層 １７…バンク層 １８…保護層 １９…ＧＮＤ線 ２０…ゲート絶縁層 ３１…第１の配線 ３２…コンタクトプラグ ３２Ａ…第１のコンタクトプラグ ３２Ｂ…第２のコンタクトプラグ ３２Ｃ…第３のコンタクトプラグ ３２Ｄ…第４のコンタクトプラグ ３３…第２の配線 ３３Ａ…第１の裏面配線 ３３Ｂ…第２の裏面配線 ３３Ｃ…第３の裏面配線 ３３Ｄ…第４の裏面配線 ３４…接続部 ３４Ａ…第１の接続部 ３４Ｂ…第２の接続部 ３５…フレキシブルプリント配線板（ＦＰＣ） ３５Ａ…第１のＦＰＣ ３５Ｂ…第２のＦＰＣ ３６…走査線駆動回路（ゲートドライバ） ３７…信号線駆動回路（データドライバ） ３８…層間絶縁層 ４１…画素回路基板 ４２…駆動回路基板 ４３…ＦＰＣ ４４…基板 ４５…ゲートドライバ用ＴＦＴ素子 ４６…第３の配線（第５の配線） ４７…コンタクトプラグ ５１…画素回路基板 ５２…第１の配線 ５３…第１のコンタクトプラグ ５４…第２の配線 ５５…第３の配線 ５６…第２のコンタクトプラグ ５７…第４の配線 ２００…母基板 Ｃ…保持容量 Ｐ…画素 Ｐｕ…画素ユニット Ｅ…表示領域
1A, 1B, 1C...
Claims (1)
前記表示パネルは、前記画素を構成する画素回路が設けられた画素回路基板と、
前記画素回路を駆動する駆動回路が設けられた駆動回路基板と、
前記画素回路基板の一方の面側に配置されて、前記複数の画素回路の各々と電気的に接続される複数の第１の配線と、
前記画素回路基板の厚み方向に配置されて、前記複数の第１の配線の各々と電気的に接続される複数のコンタクトプラグと、
前記画素回路基板の他方の面側に配置されて、前記複数のコンタクトプラグの各々と電気的に接続される複数の第２の配線と、
前記駆動回路基板の一方の面側又は他方の面側に配置されて、前記駆動回路と電気的に接続される複数の第３の配線とを有し、
前記画素回路基板の他方の面と前記駆動回路基板の一方の面又は他方の面とが対向した状態で、前記第２の配線と前記第３の配線とが電気的に接続されると共に、
前記表示領域と平面視で重なる領域内に、前記駆動回路基板が設けられ、
前記画素回路基板は、前記表示領域の面内において交差する一の方向に並ぶ複数の走査線と、前記表示領域の面内において交差する他の方向に並ぶ複数の信号線とを含み、
前記複数の走査線と前記複数の信号線とによって区画された領域毎に、前記画素回路が設けられ、
前記第１の配線、前記コンタクトプラグ及び前記第２の配線は、前記走査線と、前記信号線との各々に対応して設けられ、
前記複数の第３の配線は、前記複数の走査線と、前記複数の信号線との各々に対応した線列毎に、前記一の方向と前記他の方向とに各々並んで設けられ、
前記駆動回路は、前記複数の走査線と電気的に接続される走査線駆動回路であり、
前記表示パネルは、前記複数の信号線と電気的に接続される信号線駆動回路が設けられたフレキシブルプリント配線板を有し、
前記信号線に対応して設けられた前記第２の配線と、前記フレキシブルプリント配線板とが電気的に接続されると共に、
前記表示領域と平面視で重なる領域内に、前記フレキシブルプリント配線板が設けられていることを特徴とする表示装置。 A display panel including a display area in which a plurality of pixels are arranged in a plane,
The display panel includes a pixel circuit substrate on which pixel circuits constituting the pixels are provided;
a drive circuit board provided with a drive circuit for driving the pixel circuit;
a plurality of first wirings arranged on one surface side of the pixel circuit substrate and electrically connected to each of the plurality of pixel circuits;
a plurality of contact plugs arranged in a thickness direction of the pixel circuit substrate and electrically connected to the plurality of first wirings,
a plurality of second wirings arranged on the other surface side of the pixel circuit substrate and electrically connected to each of the plurality of contact plugs ;
a plurality of third wirings arranged on one surface side or the other surface side of the drive circuit board and electrically connected to the drive circuit;
The second wiring and the third wiring are electrically connected in a state in which the other surface of the pixel circuit substrate faces one surface or the other surface of the drive circuit substrate, and
the drive circuit board is provided in a region overlapping with the display region in a plan view ,
the pixel circuit substrate includes a plurality of scanning lines arranged in one direction intersecting within a plane of the display area, and a plurality of signal lines arranged in another direction intersecting within the plane of the display area,
the pixel circuit is provided for each area partitioned by the plurality of scanning lines and the plurality of signal lines;
the first wiring, the contact plug, and the second wiring are provided corresponding to the scanning lines and the signal lines, respectively;
the third wirings are arranged in line in the one direction and the other direction for each of the scanning lines and the signal lines;
the driving circuit is a scanning line driving circuit electrically connected to the plurality of scanning lines,
the display panel includes a flexible printed wiring board provided with a signal line drive circuit electrically connected to the plurality of signal lines;
The second wiring provided corresponding to the signal line is electrically connected to the flexible printed wiring board,
A display device, comprising : a flexible printed wiring board provided in a region that overlaps with the display region in a plan view .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020212544A JP7621110B2 (en) | 2020-12-22 | 2020-12-22 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020212544A JP7621110B2 (en) | 2020-12-22 | 2020-12-22 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022098894A JP2022098894A (en) | 2022-07-04 |
| JP7621110B2 true JP7621110B2 (en) | 2025-01-24 |
Family
ID=82261765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020212544A Active JP7621110B2 (en) | 2020-12-22 | 2020-12-22 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7621110B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119170608A (en) * | 2023-06-20 | 2024-12-20 | 京东方科技集团股份有限公司 | A display panel, a manufacturing method thereof and a spliced display device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000010111A (en) | 1998-06-19 | 2000-01-14 | Sharp Corp | Production of electrode substrate |
| CN202816322U (en) | 2012-09-19 | 2013-03-20 | 深圳市柔宇科技有限公司 | Display screen |
| US20140355181A1 (en) | 2013-05-28 | 2014-12-04 | Samsung Display Co., Ltd. | Flexible display apparatus |
| US20150228666A1 (en) | 2014-02-07 | 2015-08-13 | E Ink Corporation | Electro-optic display backplane structures with drive components and pixel electrodes on opposed surfaces |
| JP2016039208A (en) | 2014-08-06 | 2016-03-22 | 大日本印刷株式会社 | Thin-film transistor substrate with connection wiring board, method for manufacturing thin-film transistor substrate with connection wiring board, method for manufacturing connection wiring board, and electronic equipment |
| US20200091273A1 (en) | 2018-09-14 | 2020-03-19 | Lg Display Co., Ltd. | Tiling display device |
-
2020
- 2020-12-22 JP JP2020212544A patent/JP7621110B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000010111A (en) | 1998-06-19 | 2000-01-14 | Sharp Corp | Production of electrode substrate |
| CN202816322U (en) | 2012-09-19 | 2013-03-20 | 深圳市柔宇科技有限公司 | Display screen |
| US20140355181A1 (en) | 2013-05-28 | 2014-12-04 | Samsung Display Co., Ltd. | Flexible display apparatus |
| US20150228666A1 (en) | 2014-02-07 | 2015-08-13 | E Ink Corporation | Electro-optic display backplane structures with drive components and pixel electrodes on opposed surfaces |
| JP2016039208A (en) | 2014-08-06 | 2016-03-22 | 大日本印刷株式会社 | Thin-film transistor substrate with connection wiring board, method for manufacturing thin-film transistor substrate with connection wiring board, method for manufacturing connection wiring board, and electronic equipment |
| US20200091273A1 (en) | 2018-09-14 | 2020-03-19 | Lg Display Co., Ltd. | Tiling display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022098894A (en) | 2022-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12230665B2 (en) | Array substrate and preparation method therefor, and display panel and display device | |
| KR102578423B1 (en) | Multi-panel organic light emitting display device | |
| WO2014136149A1 (en) | El display device | |
| US20140300270A1 (en) | Organic el device | |
| US8638326B2 (en) | Organic light emitting diode display | |
| CN119277817A (en) | Display panel and display device | |
| JP2007184256A (en) | Dual panel type organic light emitting display and method for manufacturing the same | |
| JP7621110B2 (en) | Display device | |
| JP7326470B2 (en) | Display device | |
| US11690262B2 (en) | Display apparatus | |
| JP4639662B2 (en) | Electro-optical device and electronic apparatus | |
| WO2018220683A1 (en) | Display device and method for manufacturing display device | |
| JP7650654B2 (en) | Display device and manufacturing method thereof | |
| JP7584292B2 (en) | Multi-Display | |
| JP7621109B2 (en) | Display device | |
| JP2022098885A (en) | Display device and manufacturing method therefor | |
| JP7565782B2 (en) | Display device and manufacturing method thereof | |
| JP7638091B2 (en) | Display device and manufacturing method thereof | |
| KR20240119768A (en) | Display apparatus | |
| JP7546474B2 (en) | Multi-Display | |
| JP2014106297A (en) | Display panel and display device using the same | |
| JP7614829B2 (en) | Multi-Display | |
| JP2008218330A (en) | Organic el display device | |
| JP7565781B2 (en) | Display device and manufacturing method thereof | |
| US20240258482A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240827 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7621110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |